TW201517123A - 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體 - Google Patents

微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體 Download PDF

Info

Publication number
TW201517123A
TW201517123A TW103134008A TW103134008A TW201517123A TW 201517123 A TW201517123 A TW 201517123A TW 103134008 A TW103134008 A TW 103134008A TW 103134008 A TW103134008 A TW 103134008A TW 201517123 A TW201517123 A TW 201517123A
Authority
TW
Taiwan
Prior art keywords
film
substrate
gas
pattern
ruthenium
Prior art date
Application number
TW103134008A
Other languages
English (en)
Inventor
Satoshi Shimamoto
Toshiyuki Kikuchi
Jiro Yugami
Yoshiro Hirose
Yuichi Wada
Kenji Kanayama
Hiroshi Ashihara
Kenji Kameda
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201517123A publication Critical patent/TW201517123A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明的課題是在於提供一種使用適於次世代的半導體裝置的蝕刻技術之微細圖案的形成技術，及使用此技術之半導體裝置的製造方法或基板處理裝置。 其解決手段是使微細圖案形成方法構成可在前述核心圖案除去工程中與前述核心圖案的除去並行除去在前述核心圖案形成工程中堆積於基板背側的膜，該微細圖案形成方法包含：核心圖案形成工程，其係於基板表側形成預定的線寬的核心圖案；側壁形成工程，其係對於在前述核心圖案形成工程中形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用含碘的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案。

Description

微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體
本發明是有關利用蝕刻工程的微細圖案的形成技術，及利用此技術的半導體裝置的製造方法及基板處理裝置以及記錄媒體。
在半導體裝置中，為了謀求更進一步的高集成化，而圖案的微細化跟著進展。為了實現微細圖案，而檢討了使用蝕刻工程的各種手法(例如參照專利文獻1)。在活用該等的手法之下，可形成具有極細的溝或柱的圖案。
近年來，電晶體的元件尺寸與電晶體的縮放比例一起縮小，在以往使用的平板型電晶體構造中，基於微細化限度，難見電晶體性能提升。作為打開此限度的方法，例如被稱為Fin-FETs的3D構造的電晶體被實用化。此Fin-FET的Si-Fin的圖案是在22nm世代以後，被要求最前端的液浸ArF微影技術之未滿解像限度尺寸的微細間距。而且，在閘極電極的圖案間距也在14nm世代以後， 被要求同樣的未滿解像限度尺寸的微細間距。
使用自對準雙圖案技術(Self-Align Double Patterning：以下簡稱SADP法)，作為如此的微細圖案的形成技術，在以微影及乾蝕刻所形成的核心圖案的側壁形成側壁，以此側壁作為遮罩來進行加工之下形成未滿解像限度的尺寸。
一般性的SADP法是使用以下的製程。
例如，在Si(矽)基板上，依序層疊SiO2膜(矽氧化膜)，Si3N4膜(矽氮化膜)，非晶形Si膜，碳硬遮罩(CHM)，及Si反射防止膜，而形成多層膜。而且，在此多層膜上塗佈光阻劑之後，以微影技術來曝光，形成解像限度以上的線寬的光阻圖案。然後，藉由乾蝕刻來將Si反射防止膜及CHM膜加工成與光阻圖案同線寬。
其次，以被圖案化的CHM膜作為遮罩來使底層的膜之非晶形Si膜圖案化，在非晶形Si膜形成與光阻同線寬的核心圖案。
其次，對於此核心圖案，將SiO2膜成膜，以SiO2來形成未滿解像限度尺寸的線寬的側壁。而且，在形成側壁之後，藉由蝕刻來除去Si核心圖案。
Si核心圖案的除去處理是被要求高的蝕刻選擇性，而使不會蝕刻側壁材的SiO2膜或底層膜例如Si3N4膜。至此為止是利用反應性離子的乾蝕刻之Si核心圖案的除去為一般性，但在Si核心圖案的蝕刻製程中，難對於SiO2膜及Si3N4膜的雙方確保選擇性。
並且，近年來以LSI，DRAM(Dynamic Random Access Memory)或Flash Memory為代表的半導體裝置的最小加工尺寸是形成比30nm寬度還小。在如此的半導體裝置的製造工程的1工程之溼蝕刻中，例如有在溼蝕刻時使用的液體的表面張力造成圖案坍塌的情形，難以達成保持半導體裝置的品質之微細化或製造處理能力提升。
如此，以往的乾蝕刻技術(使用反應性離子的蝕刻技術)及溼蝕刻技術是無法對應於如此的次世代的半導體裝置的微細化。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2011-44493號公報
本發明的目的是在於提供一種利用適於次世代的半導體裝置的蝕刻技術之微細圖案的形成技術，及利用此技術的半導體裝置的製造方法或基板處理裝置。
若根據本發明之一實施形態，則可提供一種微細圖案形成方法，其係包含：核心圖案形成工程，其係於基板表側形成預定的線寬的核心圖案； 側壁形成工程，其係對於在前述核心圖案形成工程形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，其特徵為：在前述核心圖案除去工程中，與前述核心圖案的除去並行，除去在前述核心圖案形成工程中堆積於基板背側的膜。
若根據本發明的構成，則可提供一種適於次世代的半導體裝置之蝕刻技術。
1‧‧‧光阻圖案
2‧‧‧Si膜(反射防止膜)
3‧‧‧CHM膜
4‧‧‧蝕刻對象膜(Si膜)
5‧‧‧Si3N4膜
6‧‧‧SiO2膜
7‧‧‧Si3N4膜
8‧‧‧SiO2膜
9‧‧‧Si基板
10‧‧‧SiO2膜
11a，11b‧‧‧虛擬多晶矽電極
11c‧‧‧多晶矽膜
11d‧‧‧添加磷多晶矽電極
11e‧‧‧添加磷多晶矽
12‧‧‧側壁間隔件
13‧‧‧蝕刻阻擋層
14‧‧‧PMD(Pre Metal Dielectric)
15a‧‧‧閘極氧化膜
15b‧‧‧氧化膜
16‧‧‧Si-Fin
17‧‧‧STI(Shallow Trench Isolation)
18‧‧‧源極/汲極磊晶層
19‧‧‧矽基板
20‧‧‧基板處理裝置
21‧‧‧溝
25‧‧‧多層硬遮罩膜
26‧‧‧被圖案化層
27‧‧‧SiO2膜
28‧‧‧Si膜
29‧‧‧Si3N4膜
35‧‧‧SiO2膜
36‧‧‧Si膜(蝕刻對象膜)
37‧‧‧SiO2膜
38‧‧‧Si膜
39‧‧‧CHM膜
43‧‧‧第1溝
44‧‧‧第2溝
45‧‧‧第3溝
60‧‧‧晶圓
61‧‧‧Si3N4膜
62‧‧‧TiN膜(TiN電極)
63‧‧‧Si3N4膜(電極的倒塌防止用支撐部)
64‧‧‧含矽膜
65a‧‧‧變性層
65b‧‧‧界面變性層
66‧‧‧埋入膜
67‧‧‧Si硬遮罩膜
100‧‧‧EFEM
110‧‧‧FOUP
120‧‧‧裝載埠
130‧‧‧大氣搬送機器人
131‧‧‧鑷子
200‧‧‧裝載鎖定腔室部
210‧‧‧緩衝單元
211‧‧‧晶舟
212‧‧‧索引裝配
220‧‧‧緩衝單元
221‧‧‧晶舟
222‧‧‧索引裝配
250，260‧‧‧裝載鎖定腔室
300‧‧‧傳送模組部
310‧‧‧傳送模組
311~314‧‧‧閘閥
320‧‧‧真空搬送機器人
321‧‧‧手指
400‧‧‧製程腔室部
410‧‧‧第1處理單元
411‧‧‧基座平台
413‧‧‧昇降銷
414‧‧‧支持部
430‧‧‧氣體緩衝室
431‧‧‧處理容器
432‧‧‧共振線圈
433‧‧‧氣體導入口
445‧‧‧處理室
446‧‧‧側壁
448‧‧‧底板
453‧‧‧O型環
454‧‧‧頂板
454a‧‧‧蓋部
454b‧‧‧支撐部
458‧‧‧擋環
459‧‧‧基座
461‧‧‧支柱
463‧‧‧加熱器
464‧‧‧基座冷卻劑流路
465‧‧‧排氣板
467‧‧‧導軸
469‧‧‧底板
471‧‧‧昇降板
472‧‧‧昇降軸
473‧‧‧昇降驅動部
474‧‧‧第1排氣室
475‧‧‧排氣連通孔
476‧‧‧第2排氣室
479‧‧‧壓力調整閥
480‧‧‧排氣管
481‧‧‧排氣泵
482‧‧‧第1氣體供給單元(第1氣體供給部)
482a‧‧‧氣體供給管
482b‧‧‧第1氣體源
482c，482g‧‧‧質量流控制器
482d，482h‧‧‧開閉閥
482e‧‧‧惰性氣體供給管
482f‧‧‧惰性氣體源
483‧‧‧第2氣體供給單元(第2氣體供給部)
483a‧‧‧氣體供給管
483b‧‧‧第2氣體源
483c‧‧‧質量流控制器
483d‧‧‧開閉閥
484‧‧‧淋浴板
484a‧‧‧板部
484b‧‧‧孔部
485‧‧‧加熱器溫度控制部
486‧‧‧冷卻劑流量控制部
487‧‧‧加熱器電力供給線
488‧‧‧溫度檢測部
489‧‧‧外部冷卻劑流路
491‧‧‧冷卻劑供給單元
492‧‧‧冷卻劑溫度檢測部
510‧‧‧第2處理單元
511‧‧‧基座平台
513‧‧‧昇降銷
514‧‧‧支撐部
521‧‧‧共振線圈
522‧‧‧可動接頭
523‧‧‧固定接地
524‧‧‧可動接頭
525‧‧‧高頻電源
526‧‧‧頻率匹配器
527‧‧‧RF感測器
530‧‧‧電漿生成室
531‧‧‧反應容器
532‧‧‧外側屏蔽
533‧‧‧氣體導入口
545‧‧‧處理室
546‧‧‧側壁
554‧‧‧頂板
558‧‧‧擋環
559‧‧‧基座
561‧‧‧支柱
563‧‧‧加熱器
565‧‧‧排氣板
567‧‧‧導軸
569‧‧‧底板
571‧‧‧昇降板
572‧‧‧昇降軸
573‧‧‧昇降驅動部
574‧‧‧第1排氣室
575‧‧‧排氣連通孔
576‧‧‧第2排氣室
579‧‧‧壓力調整閥
580‧‧‧排氣管
581‧‧‧排氣泵
582‧‧‧第3氣體供給單元(第3氣體供給部)
582a‧‧‧氣體供給管
582b‧‧‧第3氣體源
582c，582g‧‧‧質量流控制器
582d，582h‧‧‧開閉閥
582e‧‧‧惰性氣體供給管
582f‧‧‧惰性氣體源
584‧‧‧擋板
600‧‧‧控制器(控制部)
600a‧‧‧CPU
600b‧‧‧RAM
600c‧‧‧記憶裝置
600d‧‧‧I/O埠
600e‧‧‧內部匯流排
601‧‧‧輸出入裝置
602‧‧‧外部記憶裝置
610‧‧‧矽氧化膜除去裝置
630‧‧‧混合室
圖1是本發明之一實施形態的基板處理裝置的概略橫剖面圖。
圖2是本發明之一實施形態的基板處理裝置的概略縱剖面圖。
圖3是本發明之一實施形態的基板處理裝置所具有的第1處理單元的縱剖面圖。
圖4是第1處理單元所具有的基座的縱剖面圖。
圖5是本發明之一實施形態的基板處理裝置所具有的 第2處理單元的縱剖面圖。
圖6是本發明之一實施形態的控制器的構造圖。
圖7是表示本發明之一實施形態的基板處理方法的處理流程的圖。
圖8是表示本發明之一實施形態的微細圖案形成處理的第1階段的基板表側的圖。
圖9是表示上述第1階段的基板背側的圖。
圖10是表示本發明之一實施形態的微細圖案形成處理的第2階段的圖。
圖11是表示本發明之一實施形態的微細圖案形成處理的第3階段的圖。
圖12是表示本發明之一實施形態的微細圖案形成處理的第4階段的圖。
圖13是表示本發明之一實施形態的微細圖案形成處理的第5階段的圖。
圖14是表示本發明之一實施形態的微細圖案形成處理的第6階段的圖。
圖15是表示上述第6階段的基板背側的圖。
圖16是表示本發明之一實施形態的微細圖案形成處理的第7階段的圖。
圖17是表示本發明之一實施形態的微細圖案形成處理的第8階段的圖。
圖18是表示本發明之一實施形態的微細圖案形成處理的第9階段的圖。
圖19是表示本發明之一實施形態的微細圖案形成處理的第10階段的圖。
圖20是表示本發明之一實施形態的基板處理裝置的處理流程的圖。
圖21是表示本發明之一實施形態的基板處理裝置的處理流程的圖。
圖22是表示本發明之一實施形態的基板處理裝置的處理流程的圖。
圖23是用以說明本發明之一實施形態的微細圖案形成處理的圖。
圖24是用以說明本發明之一實施形態的微細圖案形成處理的圖。
圖25是用以說明本發明之一實施形態的微細圖案形成處理的圖。
圖26是用以說明本發明之一實施形態的微細圖案形成處理的圖。
圖27是用以說明本發明之一實施形態的微細圖案形成處理的圖。
圖28是表示在本發明之一實施形態中除去基板背側的矽膜等之前的狀態的圖。
圖29是表示在本發明之一實施形態中除去基板背側的矽膜等之後的狀態的圖。
圖30A是本發明之一實施形態的蝕刻處理前的電晶體的通道長方向的剖面圖。
圖30B是本發明之一實施形態的蝕刻處理前的Fin-FET電晶體的通道寬度方向的剖面圖。
圖30C是本發明之一實施形態的蝕刻處理前的Fin-FET電晶體的3次元概略圖。
圖31A是本發明之一實施形態的蝕刻處理後的Fin-FET電晶體的通道長方向的剖面圖。
圖31B是本發明之一實施形態的蝕刻處理後的Fin-FET電晶體的通道寬度方向的剖面圖。
圖31C是本發明之一實施形態的蝕刻處理後的Fin-FET電晶體的3次元概略圖。
圖32A是表示在本發明之一實施形態中除去基板背側的多晶矽膜之前的狀態的圖。
圖32B是表示在本發明之一實施形態中除去基板背側的多晶矽膜之後的狀態的圖。
圖33A是本發明之一實施形態的蝕刻處理前的Fin-FET電晶體的通道寬度方向的剖面圖。
圖33B是本發明之一實施形態的蝕刻處理前的Fin-FET電晶體的3次元概略圖。
圖34A是本發明之一實施形態的蝕刻處理後的Fin-FET電晶體的通道寬度方向的剖面圖。
圖34B是本發明之一實施形態的蝕刻處理後的Fin-FET電晶體的3次元概略圖。
圖35A是表示在本發明之一實施形態中除去基板背側的添加磷多晶矽膜之前的狀態的圖。
圖35B是表示在本發明之一實施形態中除去基板背側的添加磷多晶矽膜之後的狀態的圖。
圖36是本發明的其他實施形態的基板處理裝置的構成。
圖37是本發明的其他實施形態的處理前的基板的構成例。
圖38是本發明的其他實施形態的控制器的構造例。
圖39是本發明的其他實施形態的基板處理工程的流程例。
圖40A是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40B是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40C是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40D是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40E是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40F是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40G是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40H是用以說明本發明的其他實施形態的光阻圖案 的形成方法的的概略縱剖面圖。
圖40I是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40J是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40K是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40L是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖40M是用以說明本發明的其他實施形態的光阻圖案的形成方法的的概略縱剖面圖。
圖41A是本發明之一實施形態的基板處理的實施例。
圖41B是本發明之一實施形態的基板處理的其他實施例。
圖42是表示本發明之一實施形態的蝕刻氣體的蒸氣壓特性的圖。
發明者等為了解決上述課題，發現在進行使用後述的蝕刻氣體的乾蝕刻之下，可在一定的溫度區域中，至少對於氧化矽(SiO2)，氮化矽(Si3N4)，氮化鈦(TiN)，非晶形‧碳(a-C)等，選擇性地除去以矽(Si)元素作為主成分的Si膜。並且，發現藉由使用後述的蝕刻氣體，可不使蝕刻氣體電漿化，維持高的選擇性 來使以Si元素作為主成分的Si膜各向同性地除去。
在此，以Si元素作為主成分(以矽作為主成分)的Si膜(例如，含Si元素90%以上的膜)。另外，所謂「高的選擇性」是意指使例如以矽作為主成分的第1膜(例如矽膜)的蝕刻速率形成比含矽率少於第1膜的膜(例如矽氧化膜或矽氧氮化膜或矽氮化膜等)之第2膜更高。更佳是意指不蝕刻第2膜，蝕刻第1膜。
圖42是有關在本實施形態中所使用的蝕刻氣體之一的IF7(或IF5)氣體的蒸氣壓特性的圖。
如圖42所示般，七氟化碘(IF7)(或五氟化碘(IF5))氣體是在後述的本實施形態的蝕刻處理條件C中，明顯成為氣體的條件。以如此的減壓，溫度為30℃~50℃(或40℃~50℃)的條件，IF7(或IF5)氣體是如上述般，可一面對於Si膜維持高的選擇性，一面對於Si膜各向同性地蝕刻。
在此，可想像IF7氣體是從周知的製造過程生成IF5氣體(IF7 IF5+F2)作為副生成物。然而，像後述的蝕刻處理條件C那樣的減壓且溫度為30℃~50℃(或40℃~50℃)的條件，與利用IF7氣體的蝕刻一起，IF5氣體亦為氣體，作為上述的副生成物，因此可想像不附著於基板上，可容易淨化。
另外，確實為了除去IF5氣體，如圖42所示般，將基板溫度加熱至100℃以上為理想。因此，若考慮副生成物除去，則在從處理室排除蝕刻氣體的淨化工程 中，使溫度上昇為理想。
<第1實施形態> (1)基板處理裝置的構成
以下，參照圖面來說明本發明的實施形態的基板處理裝置。在本實施形態中，基板處理裝置之一例是構成實施半導體裝置(IC：Integrated Circuit)的製造方法的處理工程之半導體製造裝置。並且，本實施形態的基板處理裝置是構成可在1個的處理室對1片的基板進行蝕刻處理或灰化處理之單片式裝置。圖1是本發明的實施形態的基板處理裝置的概略橫剖面圖。圖2是本發明的實施形態的基板處理裝置的概略縱剖面圖。
如圖1，圖2所示般，基板處理裝置20是具備：EFEM(Equipment Front End Module)100，裝載鎖定腔室部200，傳送模組部300，及含進行蝕刻處理的處理室的製程腔室部400。
另外，將圖1的x方向或y方向稱為橫方向，將圖2的z方向稱為縱方向。而且，在本實施形態中，xy面是與水平面平行，z方向是鉛直方向。
EFEM100是具備：載置FOUP(Front Opening Unified Pod)110的裝載埠120，及在裝載埠120上的FOUP110與裝載鎖定腔室250，260之間搬送作為基板的晶圓60之第1搬送部的大氣搬送機器人130。
在基板收容器的FOUP110中可收容晶圓60至25片。收容未處理基板的FOUP110是藉由裝置外部的搬送手段來載置於裝載埠120上，且收容處理完成基板的FOUP110是藉由裝置外部的搬送手段來從裝載埠120上搬出。
大氣搬送機器人130是具有5個的鑷子131，同時可搬送5片的晶圓60。大氣搬送機器人130是可在圖1的xy面水平旋轉至箭號D1方向，且可在箭號D2方向(yy'方向)水平移動。而且，大氣搬送機器人130的鑷子131是可在圖2的箭號D4方向(zz'方向)昇降，且可在圖1的箭號D3方向(xx'方向)進退。
裝載鎖定腔室部200是具備裝載鎖定腔室250，260。裝載鎖定腔室250是具備：保持從FOUP110搬送的晶圓60之緩衝單元210。緩衝單元210是具備晶舟211及其下部的索引裝配212。晶舟211及其下部的索引裝配212是可在圖1的箭號D5方向水平旋轉。藉由此旋轉，可將晶舟211的基板出入口朝向大氣搬送機器人130或真空搬送機器人320。索引裝配212是使晶舟211昇降的昇降機構。
裝載鎖定腔室260，及裝載鎖定腔室260內所具備的緩衝單元220，晶舟221，索引裝配222是分別具備與裝載鎖定腔室250，緩衝單元210，晶舟211，索引裝配212同樣的構造及機能。
晶舟211是可使水平姿勢的晶圓60彼此在縱 方向(z方向)取間隔的狀態下積載至5片為止。
裝載鎖定腔室250是具備真空排氣裝置(未圖示)，可根據來自後述的控制器600的指令，將裝載鎖定腔室250內形成預定壓力的真空狀態(亦即低壓狀態)或大氣壓狀態。
傳送模組部300是具備作為真空搬送室使用的傳送模組310，前述的裝載鎖定腔室250(260)是經由閘閥311(312)來安裝於傳送模組310。在傳送模組310中設有作為第2搬送部使用的真空搬送機器人320。真空搬送機器人320是在裝載鎖定腔室250，260與處理單元410，510之間搬送晶圓60。傳送模組部300內是經常維持於預定壓力的真空狀態。
製程腔室部400是具備：進行蝕刻處理的處理單元410，及可進行蝕刻處理與灰化處理的電漿處理單元510。處理單元410(510)是經由閘閥313(314)來安裝於傳送模組310。處理單元410，510內是經常被維持於預定壓力的真空狀態。在此，於本實施形態中，構成在第2處理單元510兼用蝕刻處理及灰化處理，但不須限定於此實施形態，還不如構成蝕刻處理及灰化處理是在各自的處理單元實施為理想。另外，有關該等處理單元410及處理單元510的各自的構成後述。
基板處理裝置20更具有：電性連接至基板處理裝置20的各構成，亦即藉由電氣訊號來連接的控制器600。控制器600是控制各構成的動作。控制器600的構 成是後述。
在以上那樣構成的基板處理裝置20中，晶圓60會從裝載埠120上的FOUP110往大氣壓狀態的裝載鎖定腔室250(260)搬送。此時，首先，如圖2所示般，大氣搬送機器人130會將鑷子131挿入至FOUP110，同時將5片的晶圓朝鑷子131上載置。此時，對準取出的晶圓60的高度方向的位置，使大氣搬送機器人130的鑷子131上下。
將晶圓60往鑷子131載置而從FOUP110取出之後，大氣搬送機器人130會旋轉至箭號D1方向，在大氣壓狀態的緩衝單元210(220)內的晶舟211(221)載置晶圓60。此時，藉由晶舟211(221)的Z方向的動作，晶舟211(221)會從大氣搬送機器人130接收5片的晶圓60。接收5片的晶圓60之後，以位於晶舟211(221)的最下層之晶圓60的位置能夠對準傳送模組部300的高度位置之方式，使晶舟211(221)在Z方向昇降動作。
其次，將裝載鎖定腔室250(260)內形成預定壓力的真空狀態之後，真空搬送機器人320會將保持於裝載鎖定腔室250(260)內的晶舟211(221)之晶圓60的其中1片的晶圓60移載至處理單元410(510)內的基座平台411(511)上。此時，真空搬送機器人320是將保持於晶舟211(221)的1片的晶圓60搭載於手指321，從晶舟211(221)取出之後，旋轉至箭號D7方 向，更在箭號D8方向延伸手指321，移載至處理單元410(510)內的基座平台411(511)上。
將晶圓60從手指321往基座平台411(511)移載時，藉由手指321與昇降銷413(513)的協調動作，晶圓60會被移載至基座平台411(511)上。詳細是一旦載置晶圓60的手指321移動至基座平台411(511)上的預定的位置，則昇降銷413(513)會上昇，支撐被載置於手指321的晶圓60，而使能夠從手指321離開。昇降銷413(513)支撐晶圓60之後，手指321會退縮至箭號D8方向。然後，藉由昇降銷413(513)下降，晶圓60會被載置於基座平台411(511)上。
將處理終了的晶圓60從基座平台411(511)往裝載鎖定腔室250(260)內的晶舟211(221)搬送時，真空搬送機器人320及昇降銷413(513)是進行與在上述基座平台411(511)上移載晶圓60的動作相反的動作。
如以上說明般，在基板處理裝置20中，晶圓60會從裝載埠120上的FOUP110往大氣壓狀態的裝載鎖定腔室250(260)搬送。然後，裝載鎖定腔室250(260)內會被抽真空(真空置換)，從裝載鎖定腔室250(260)經由傳送模組310往處理單元410(510)搬送晶圓60。
然後，在處理單元410進行第1蝕刻處理(不使用電漿的無電漿處理)，被進行第1蝕刻處理的晶 圓60會經由傳送模組310來朝處理單元510搬送。然後，在處理單元510進行第2蝕刻處理(電漿處理)，被進行第2蝕刻處理的晶圓60會經由傳送模組310再度朝處理單元410搬送。然後，在處理單元410進行第3蝕刻處理(無電漿處理)，被進行第3蝕刻處理的晶圓60會經由傳送模組310來朝裝載鎖定腔室250(260)搬送。然後，裝載鎖定腔室250(260)內的晶圓60回到裝載埠120上的FOUP110。若如此根據本實施形態，則第1蝕刻處理及第3蝕刻處理皆是無電漿的蝕刻處理。
或，亦可在處理單元410進行第1蝕刻處理，進行蝕刻對象物的除去之晶圓60經由傳送模組310往裝載鎖定腔室250(260)搬送，然後，回到裝載埠120上的FOUP110。
或，亦可對於從鎖定腔室250(260)搬送的晶圓60，在處理單元510施以第2蝕刻處理(電漿處理)，被施以第2蝕刻處理的晶圓60會經由傳送模組310再度朝裝載鎖定腔室250(260)搬送，然後回到裝載埠120上的FOUP110。
如此，在基板處理裝置20中，可為僅處理單元410的單獨處理，或僅處理單元510的單獨處理，或使用處理單元410及處理單元510的連續處理。
(第1處理單元)
利用圖3及圖4來說明有關第1處理單元410。圖3 是本實施形態的基板處理裝置所具有的第1處理單元的縱剖面圖。圖4是第1處理單元所具有的基座的縱剖面圖。
第1處理單元410是例如以無電漿來對半導體基板實施蝕刻的處理單元。如圖3所示般，處理單元410是具備：氣體緩衝室430，及收容半導體基板等的晶圓60的處理室445。處理單元410是例如在作為架台的水平的底板448的上方配置氣體緩衝室430，在底板448的下方配置處理室445。並且，處理容器431是至少具有氣體緩衝室430及處理室445。
氣體緩衝室430是從氣體導入口433供給處理氣體。氣體緩衝室430內側的壁是以高純度的石英玻璃或陶瓷來形成筒狀。該壁是以該筒的軸線能夠形成垂直的方式配置。在處理容器431的上端是設有頂板454。頂板454是被內側的壁及外側屏蔽的上端所支撐。氣體緩衝室430的上端是藉由頂板454來氣密地密封。
頂板454是由堵塞處理容器431上端的蓋部454a及支撐蓋部454a的支撐部454b所構成。在蓋部454a的大致中央是設有氣體導入口433。在處理容器431的前端的凸緣部分(從處理容器431突出至外側的部分)與支撐部454b之間設有O型環453，構成可使氣體緩衝室430形成氣密。
處理室445的側壁446是以高純度的石英玻璃或陶瓷來形成筒狀。側壁446是以其筒的軸線能夠形成垂直的方式配置。在側壁446的上端是配置氣體緩衝室 430的內側的壁。在側壁446的下端是配置底板469。側壁446是以能夠將處理室445內保持於氣密的方式，氣密地設在底板469的上側。
在處理室445的下方是設有作為藉由複數(例如4根)的支柱461來支撐的基板載置部之基座459。在基座459具備：基座平台411，及設於基座459的內部，作為加熱基座459上的晶圓60的基板加熱部之加熱器463，及後述的基座冷卻劑流路464。
在基座459的下方配設有排氣板465。排氣板465是經由導軸467來支撐於底板469。昇降板471是設成以導軸467作為導件來昇降自如地作動。昇降板471是至少支撐3根的昇降銷413。
如圖3所示般，昇降銷413是貫通基座459的基座平台411。而且，在昇降銷413的頂設有支撐晶圓60的支撐部414。
支撐部414是延伸出於基座459的中心方向。可藉由昇降銷413的昇降來將晶圓60載置於基座平台411，或從基座平台411舉起。
昇降板471是被連結至貫通底板469的昇降軸472。昇降軸472是被連結至昇降驅動部473。在昇降驅動部473使昇降軸472昇降之下，支撐部414會經由昇降板471及昇降銷413來昇降。
在基座459與排氣板465之間設有擋環(baffle ring)458。以擋環458，基座459及排氣板465 來包圍的方式形成第1排氣室474。在圓筒狀的擋環458的側面均一地設有多數個通氣孔(未圖示)。因此，第1排氣室474是藉由擋環458來與處理室445隔開，且藉由通氣孔來與處理室445連通。
並且，以排氣板465及凹型的底板469來包圍的方式形成第2排氣室476。而且，在排氣板465的中心部設有排氣連通孔475。因此，藉由排氣連通孔475來連通第1排氣室474及第2排氣室476。
(第1排氣部)
以能夠貫通底板469的方式，設有延伸於重力方向，亦即z方向的排氣管480。第2排氣室476是與排氣管480連通。在排氣管480中，從上游依序設有壓力調整閥479，排氣泵481。
藉由如此在基座459的下方且重力方向設置排氣管480，被供給至處理室445的氣體不會留在處理室445容易排氣。因此，在保養人員的維修實施時，可降低與氣體的接觸所造成的危險度。
以至少具有排氣管480，壓力調整閥479的方式，構成將處理室445內的氣體(環境)排出的第1排氣部。另外，亦可將排氣泵481含在第1排氣部中。
(第1及第2氣體供給部)
在處理容器431上側的頂板454連接第1氣體供給單 元482(第1氣體供給部)及第2氣體供給單元483(第2氣體供給部)。第1氣體供給單元482是具有：被連接至氣體導入口433的氣體供給管482a，及被連接至氣體供給管482a的惰性氣體供給管482e。在氣體供給管482a中，從上游依序設有第1氣體的氣體源之第1氣體源482b，質量流控制器482c，開閉閥482d。在惰性氣體供給管482e中，從上游依序設有惰性氣體的氣體源之惰性氣體源482f，質量流控制器482g，開閉閥482h。
藉由控制質量流控制器482c及開閉閥482d，可控制第1氣體的流量。又，藉由控制質量流控制器482g及開閉閥482h，可控制惰性氣體的流量。惰性氣體是作為淨化(除去)氣體供給管482a內的殘留氣體的淨化氣體，更作為供給至氣體供給管482a的第1氣體的載流氣體使用。
第1氣體供給單元482是構成至少具有氣體供給管482a，質量流控制器482c及開閉閥482d。另外，亦可在第1氣體供給單元482中含淨化氣體供給管482e，質量流控制器482g，開閉閥482h。更亦可含第1氣體源482b，惰性氣體源482f。
在本實施形態中，第1氣體是使用七氟化碘(IF7)氣體。另外，第1氣體亦可例如使用三氟化氯(ClF3)，二氟化氙(XeF2)，三氟化溴(BrF3)，五氟化溴(BrF5)，五氟化碘(IF5)之中的任一氣體。從惰性氣體源482f供給的惰性氣體例如可使用氮(N2)氣體等。
第2氣體供給單元483是在處理容器431上側的頂板454中，設成與氣體供給單元482鄰接。第2氣體供給單元483是具有連接至氣體導入口433的氣體供給管483a。在氣體供給管483a中，從上游依序設有第2氣體的氣體源的第2氣體源483b，質量流控制器483c，及開閉閥483d。
藉由控制質量流控制器483c及開閉閥483d，可控制第2氣體的流量。第2氣體供給單元483是構成至少具有氣體供給管483a，質量流控制器483c，及開閉閥483d。另外，亦可在第2氣體供給單元483中含第2氣體源483b。
第2氣體是例如使用氮(N2)等的惰性氣體。此惰性氣體是作為第1氣體的稀釋氣體，或作為處理室445內的殘留氣體的淨化氣體使用。
另外，在本實施形態中是將來自第1氣體供給單元482及第2氣體供給單元483的氣體導入口設為共通的氣體導入口433，但並非限於此，亦可設置分別對應於第1氣體供給單元482及第2氣體供給單元483的氣體導入口。
控制質量流控制器482c，483c等或壓力調整閥479，在調整氣體的供給量或來自處理室445的氣體排氣量之下，調整處理室445內的壓力或所導入的氣體的分壓。
在氣體緩衝室430內設有多孔性的淋浴板 484。淋浴板484是具有：板部484a，及複數設於該板部484a的孔部484b。從氣體導入口433導入的氣體是碰撞於淋浴板484的板部484a，通過孔部484b來供給至晶圓60的表面。如此，被導入至氣體緩衝室430內的氣體是藉由淋浴板484來均一地分散，供給至晶圓60上。
(第1溫度控制部)
圖4是第1處理單元410所具有的基座459的縱剖面圖。在基座平台411中內包有加熱器463及基座冷卻劑流路464。加熱器463及基座冷卻劑流路464是設在基座平台411內，控制被載置於基座459上的晶圓60的溫度。
加熱器463是經由加熱器電力供給線487來連接至加熱器溫度控制部485。在加熱器463的附近設有用以檢測出基座459或被載置於基座459上的晶圓60的溫度之溫度檢測部488。溫度檢測部488是被電性連接至控制器600。以溫度檢測部488來檢測出的溫度資料是被輸入至控制器600。控制器600是根據所被檢測出的溫度資料，控制往加熱器463供給的電力量，指示加熱器溫度控制部485，控制加熱器463，而使晶圓60能夠成為所望的溫度。
基座冷卻劑流路464是被連接至外部基座冷卻劑流路489。詳細是基座冷卻劑流路464的冷卻劑導入口被連接至外部基座冷卻劑流路489a，基座冷卻劑流路464的冷卻劑排出口是被連接至外部基座冷卻劑流路 489b。在基座冷卻劑流路464或外部基座冷卻劑流路489中，冷卻劑是流動於箭號D10方向。外部基座冷卻劑流路489是連接冷卻劑供給單元491。冷卻劑供給單元491是根據來自冷卻劑流量控制部486的指示，將流動於外部基座冷卻劑流路489a的冷卻劑的溫度保持於預定值範圍，且控制其流量。
在冷卻劑供給單元491的上游的外部基座冷卻劑流路489b中設有檢測出流動於基座冷卻劑流路464的冷卻劑的溫度之冷卻劑溫度檢測部492。冷卻劑溫度檢測部492及冷卻劑流量控制部486是與控制器600電性連接。在冷卻劑溫度檢測部492所被檢測出的溫度資料是被輸入至控制器600。控制器600是根據所被檢測出的溫度資料，以晶圓60能夠成為所望的溫度之方式，對於冷卻劑流量控制部486，指示控制流動於外部基座冷卻劑流路489a的冷卻劑流量。冷卻劑流量控制部486根據來自控制器600的指示，對於冷卻劑供給單元491，控制流動於外部基座冷卻劑流路489的冷卻劑的流量。
第1溫度控制部是構成至少具有加熱器溫度控制部485及冷卻劑流量控制部486。另外，亦可在第1溫度控制部中含加熱器463，基座冷卻劑流路464。更亦可含冷卻劑供給單元491，外部基座冷卻劑流路489，冷卻劑溫度檢測部492，加熱器電力供給線487。並且，將加熱器463，基座冷卻劑流路464歸納稱為第1溫度調整機構。
(第2處理單元)
利用圖5來說明有關第2處理單元510。圖5是本實施形態的基板處理裝置所具有的第2處理單元的縱剖面圖。第2處理單元510是可對於形成於半導體基板上的膜以乾式處理來實施蝕刻處理或灰化處理之高頻無電極放電型的電漿處理單元。如圖5所示般，處理單元510是具備：用以生成電漿的電漿生成室530，及收容半導體基板等的晶圓60的處理室545，及對共振線圈521等的電漿源極供給高頻電力的高頻電源525，及控制高頻電源525的發振頻率的頻率匹配器526等。
反應容器531是以高純度的石英玻璃或陶瓷來形成圓筒狀。在反應容器531的下方設有處理室545。在處理室545的下方設有藉由複數(例如4根)的支柱561所支撐的基座559。基座559是具備：基座平台511，及設於基座559的內部，作為加熱基座559上的晶圓60之基板加熱部的加熱器563。另外，本實施形態是在基座559內不設基座冷卻劑流路，但亦可構成在基座559內設置與圖4所示的第1處理單元的基座冷卻劑流路464同樣的基座冷卻劑流路，與第1處理單元同樣進行冷卻劑流量控制。
(第2溫度控制部)
第2溫度控制部是控制第2處理單元的基座559上的 基板溫度者，構成與第1溫度控制部同樣。亦即，加熱器563是經由第2加熱器電力供給線來連接至第2溫度控制部。在加熱器563的附近設有用以檢測出基座559或被載置於基座559上的晶圓60的溫度之第2溫度檢測部。第2溫度檢測部是被電性連接至控制器600。在第2溫度檢測部所被檢測出的溫度資料是被輸入至控制器600。控制器600是根據所被檢測出的溫度資料，控制往加熱器563供給的電力量，指示第2溫度控制部，控制加熱器563，而使晶圓60能夠成為所望的溫度。另外，亦可在第2溫度控制部中含加熱器563。
在基座559的下方配設有排氣板565。排氣板565是經由導軸567來支撐於底板569。在排氣板565的下方，昇降板571會被設成以導軸567作為引導來昇降自如地作動。昇降板571是至少支撐3根的昇降銷513。昇降銷513是貫通基座559。在昇降銷513的頂是設有支撐晶圓60的支撐部514。藉由昇降銷513的昇降來將晶圓60載置於基座559，或可從基座559舉起。昇降驅動部573的昇降軸572會貫通底板569來連結至昇降板571。在昇降驅動部573使昇降軸572昇降之下，支撐部514會經由昇降板571及昇降銷513來昇降。
(第2排氣部)
在基座559與排氣板565之間設有擋環558。圓筒狀的擋環558是均一地設有多數個通氣孔，藉由通氣孔來連 通處理室545及第1排氣室574。
在排氣板565中設有排氣連通孔575。藉由排氣連通孔575來連通第1排氣室574與第2排氣室576。在第2排氣室576連通排氣管580，在排氣管580中設有壓力調整閥579及排氣泵581。以至少具有排氣管580，壓力調整閥579的方式，構成排出處理室545內的氣體(環境)之第2排氣部。另外，亦可在第2排氣部中含排氣泵581。
(第3氣體供給部)
在反應容器531上側的頂板554連接第3氣體供給單元(第3氣體供給部)582。第3氣體供給單元582是具有：被連接至氣體導入口533的氣體供給管582a，及被連接至氣體供給管582a的惰性氣體供給管582e。在氣體供給管582a中，從上游依序設有第3氣體(在本實施形態是O2氣體)的氣體源之第3氣體源582b，質量流控制器582c，開閉閥582d。在惰性氣體供給管582e中，從上游依序設有惰性氣體(在本實施形態是N2氣體)的氣體源之惰性氣體源582f，質量流控制器582g，開閉閥582h。
藉由控制質量流控制器582c及開閉閥582d，可控制第3氣體的流量。並且，藉由控制質量流控制器582g及開閉閥582h，可控制惰性氣體的流量。惰性氣體是作為淨化(除去)氣體供給管582a內的殘留氣體之淨 化氣體，或作為排出處理室545內的環境之淨化氣體，更作為供給至氣體供給管582a的第3氣體的稀釋氣體使用。
第3氣體供給單元582是構成至少具有氣體供給管582a，質量流控制器582c，及開閉閥582d。另外，亦可在第3氣體供給單元582中含淨化氣體供給管582e，質量流控制器582g，開閉閥582h。更亦可含第3氣體源582b，惰性氣體源582f。
並且，在反應容器531內設有大致圓板形且由石英所構成的擋板584，該擋板584是為了使處理氣體能夠沿著反應容器531的內壁流動。另外，藉由質量流控制器582c或壓力調整閥579等來調整氣體的供給量，排氣量，藉此調整處理室545的壓力。
共振線圈521的兩端是被電性接地，共振線圈521的至少一端是經由可動接頭522來接地。圖5中的符號523是表示另一方的固定接地。而且，為了微調共振線圈521的阻抗，在共振線圈521之被接地的兩端之間是藉由可動接頭524來構成給電部。
外側屏蔽532是在於遮蔽往共振線圈521的外側之電磁波的洩漏者，使用鋁合金，銅或銅合金等的導電性材料來形成圓筒狀。在高頻電源525的輸出側是設有RF感測器527，監視行波，反射波等。藉由RF感測器527所監視的反射波電力是被輸入至頻率匹配器526。頻率匹配器526是控制頻率，而使反射波能夠成為最小。
例如被保持於室溫的晶圓60載置於基座平台511上之後，例如蝕刻氣體的處理氣體會從氣體供給管582a供給至電漿生成室530。在本實施形態中，處理氣體是使用氧(O2)氣體。並且，可使用氫，水，氨，四氟化碳(CF4)等作為前述處理氣體。處理氣體供給後，從高頻電源525供給電力至共振線圈521，藉由被激發於共振線圈521內部的感應磁場來加速自由電子，使與氣體分子衝突之下激發氣體分子而生成電漿。如此一來，利用藉由電漿而被活化的氣體來進行蝕刻處理或灰化處理等的電漿處理。
將第1溫度控制部及第2溫度控制部歸納稱為溫度控制部。將第1氣體供給部、第2氣體供給部及第3氣體供給部歸納稱為氣體供給部。將第1排氣部及第2排氣部歸納稱為排氣部。因此，所謂溫度控制部是意思第1溫度控制部，或第2溫度控制部，或第1及第2溫度控制部的兩者。氣體供給部與排氣部的意思也與溫度控制部同樣。
另外，在本實施形態中是將第1溫度控制部或第2溫度控制部設為與控制器600另外的構成進行說明，但並非限於此，控制器600亦可兼任第1溫度控制部或第2溫度控制部。
(控制器：控制部)
其次，說明有關控制器600的構成。圖6是本實施形 態的控制器的構造圖。如圖6所示般，控制部(控制手段)的控制器600是構成具備CPU(Central Processing Unit)600a，RAM(Random Access Memory)600b，記憶裝置600c，及I/O埠600d的電腦。RAM600b，記憶裝置600c，I/O埠600d是構成可經由內部匯流排600e來與CPU600a交換資料。在控制器600連接例如以觸控面板等所構成的輸出入裝置601。
記憶裝置600c是例如以快閃記憶體，HDD(Hard Disk Drive)等所構成。在記憶裝置600c內是儲存有可讀出的控制程式或製程處方等，該控制程式是控制基板處理裝置20的動作，該製程處方是記載有後述基板處理裝置20的基板處理的程序或條件等。而且，按處理氣體的蝕刻氣體或灰化氣體的每個種類記載處理條件。在此，所謂處理條件是意指基板或基座的溫度帶，處理室的壓力，氣體的分壓，氣體供給量，冷卻劑流量，處理時間等，處理基板時的條件。
另外，製程處方是使後述的基板處理裝置20的基板處理工程的程序實行於控制器600，組合成可取得預定的結果者，作為程式機能。以下，亦將此製程處方或控制程式等簡稱為程式。另外，在本說明書中稱程式時，有只含製程處方單體時，只含控制程式單體時，或含其雙方時。RAM600b是作為暫時性保持藉由CPU600a所讀出的程式或資料等的作業用記憶體區域(工作區域)。
I/O埠600d是被連接至上述的昇降驅動部 473，573，加熱器溫度控制部485，溫度檢測部488，壓力調整閥479，579，質量流控制器482c，482g，483c，582c，582g，開閉閥482d，482h，483d，582d，582h，排氣泵481，581，大氣搬送機器人130，閘閥311~314，真空搬送機器人320，冷卻劑流量控制部486等。
CPU600a是構成從記憶裝置600c讀出控制程式實行，且按照來自輸出入裝置501的操作指令的輸入等，從記憶裝置600c讀出製程處方。而且，CPU600a是構成可按照讀出後的製程處方的內容，控制昇降驅動部(473等)之昇降銷(413等)的上下動作，加熱器溫度控制部(485等)之晶圓60的加熱動作，壓力調整閥(479等)之壓力調整動作，質量流控制器(482c等)及開閉閥(482d等)之處理氣體的流量調整動作等。
另外，控制器600是不限於作為專用的電腦構成時，亦可為泛用的電腦。例如，準備儲存上述程式的外部記憶裝置602，利用如此的外部記憶裝置602來將程式安裝於泛用的電腦等，藉此可構成本實施形態的控制器600。外部記憶裝置602是例如以磁帶，軟碟或硬碟等的磁碟，CD或DVD等的光碟，MO等的光磁碟，USB記憶體(USB Flash Drive)或記憶卡等的半導體記憶體所構成。另外，用以供給程式至電腦的手段是不限於經由外部記憶裝置602來供給時。例如，亦可利用網際網路或專線等的通訊手段，不經由外部記憶裝置602來供給程式。
如以上般，記憶裝置600c或外部記憶裝置 602是構成為電腦可讀取的記錄媒體。以下，亦將該等簡稱為記錄媒體。另外，在本說明書中稱記錄媒體時，有只含記憶裝置600c單體時，只含外部記憶裝置602單體時，或含其雙方時。
(2)基板處理方法
其次，利用圖7~圖19在以下說明有關本實施形態的基板處理方法所實施的基板處理工程的一例。此基板處理工程是作為微細圖案的形成工程或半導體裝置的製造方法之一工程進行。圖7是表示本發明的實施形態的基板處理方法的處理流程圖。圖8，圖10~圖14，圖16~圖19是分別表示本發明的實施形態的微細圖案形成處理的第1~10階段的圖。又，圖9及圖15是分別表示圖8及圖14的階段的基板背側的圖。
另外，在本實施形態的基板處理裝置20中，至少圖7的步驟S6(核心圖案除去工程)會被實施。
首先，如圖7的步驟S1所示般，所望的線寬的光阻圖案1會被形成於Si膜2之上。此線寬是曝光裝置的解像限度以上的線寬。詳細是如圖8所示般，在Si基板9的表側，依序層疊SiO2膜8，Si3N4膜7，SiO2膜6，Si3N4膜5，非晶形Si膜4，及含碳的硬遮罩之碳硬遮罩(CHM)膜3，以及反射防止膜的Si膜2，而形成多層膜。而且，在此多層膜上塗佈光阻劑之後，以微影技術來曝光，然後顯像而形成光阻圖案1。如此形成多層光阻 膜。
SiO2膜8是膜厚為3~10nm程度，例如，以氧化溫度600~1100℃來形成於Si基板9之上的熱氧化膜。SiO2膜8是在以熱磷酸來除去Si3N4膜7的工程中以保護Si基板9的表面為目的。Si3N4膜7是膜厚為30~50nm程度，以溫度500~900℃，藉由CVD(Chemical Vapor Deposition)法來成膜於SiO2膜8之上。Si3N4膜7是在如圖19所示之Si基板9的溝21的形成後，使填埋於溝21的SiO2膜平坦化之CMP工程時的阻擋層膜。
SiO2膜6是膜厚為30~50nm程度，以溫度500~900℃，藉由CVD法，在Si3N4膜7之上成膜。SiO2膜6是藉由乾蝕刻底層的Si3N4膜7，SiO2膜8，及其下的Si基板9，而成為形成圖19所示的Si基板9的溝21時的硬遮罩。
Si3N4膜5是膜厚為5~20nm程度，以溫度500~900℃，藉由CVD法來成膜於SiO2膜6之上。Si3N4膜5是用以將使用於SADP製程之側壁的SiO2膜圖案轉印的膜。由於在低溫形成之側壁的SiO2膜是乾蝕刻耐性小，所以難以將側壁的SiO2膜作為遮罩來進行厚的Si3N4膜7的加工。因此，利用將側壁的SiO2膜圖案一旦轉印於薄的Si3N4膜5之製程(後述的步驟S7)。
非晶形Si膜4是膜厚為40~60nm程度，以溫度400~550℃，藉由CVD法來成膜於Si3N4膜5之上。CHM膜3是非晶形的碳膜，膜厚為100~500nm程 度，以溫度200~550℃，藉由CVD法來成膜於非晶形Si膜4之上。非晶形Si膜2是膜厚為2~10nm程度，以溫度400~550℃，藉此CVD法來成膜於CHM膜3之上。非晶形Si膜2是在微影技術的曝光時，作為反射防止膜的機能。
在Si基板9的表側層疊膜8~2時，如圖9所示般，在Si基板9的背側依序層疊膜8~2。藉由平坦的基座來支撐Si基板9的背側時，也至少在Si基板9的背側的周邊部形成有上述的層疊膜8~2。其中層疊膜4~2是比較容易剝落脆弱的膜，因此在本基板處理工程之後進行的工程中，恐有剝落而成為微粒的原因之虞，不理想。於是，在後述的圖7的步驟S6中，除去層疊膜4~2。
其次，如圖7的步驟S2所示般，以和光阻圖案1相同的線寬來形成CHM圖案。詳細是如圖10所示般，以被圖案化的光阻1作為遮罩，例如藉由使用Cl2氣體之周知的乾蝕刻處理來加工底層的非晶形Si膜2，接著，例如藉由使用O2氣體之周知的乾蝕刻處理來加工CHM膜3。然後，例如藉由使用O2氣體之周知的灰化處理來除去光阻1。另外，Si膜2的蝕刻是對Si基板9的表面垂直方向進行的各向異性蝕刻，因此不會有Si基板9的背側的非晶形Si膜2被除去的情形。
其次，如圖7的步驟S3所示般，以和CHM膜3相同的線寬來形成核心圖案4。詳細是如圖11所示 般，以CHM膜3作為遮罩，例如藉由使用Cl2氣體或CF2Cl2氣體之周知的乾蝕刻處理來加工其底層的膜之非晶形Si膜4，在此非晶形Si膜4形成和光阻圖案1相同的線寬之核心圖案4。然後，例如藉由使用O2氣體之周知的乾蝕刻處理來除去CHM膜3。此時，由於Si基板9的背側的CHM膜3是Si基板9的背側的Si膜2未被除去，因此不會有被除去的情形。
如以上說明般，核心圖案形成工程是包含曝光顯像工程及乾蝕刻工程。而且，在曝光顯像工程中，以能夠形成預定的線寬的圖案之方式，將光阻膜曝光後顯像，形成光阻圖案1。在乾蝕刻工程中，以光阻圖案1作為遮罩，將反射防止膜(Si膜2)及硬遮罩膜(CHM膜3)蝕刻，而形成核心圖案4。
然後，在核心圖案4的形成終了的階段，在Si基板9的背側存在：與Si基板9的表側的核心圖案4同一材質的膜之背側核心材質膜、及形成於背側核心材質膜之上的背側硬遮罩膜、及形成於背側硬遮罩膜之上的背側反射防止膜。背側核心材質膜是與Si基板9的表側的核心圖案4同時形成，背側硬遮罩膜是與Si基板9的表側的CHM膜3同時形成，背側反射防止膜是與Si基板9的表側的反射防止Si膜2同時形成。
其次，如圖7的步驟S4所示般，從核心圖案4或Si3N4膜5之上，將SiO2膜10成膜。詳細是如圖12所示般，在低溫，例如0~400℃，較理想是0~100℃， 且低壓(例如399Pa)環境中，交替供給氨基矽烷氣體或氯矽烷氣體及H2O氣體，藉此將SiO2膜10堆積成膜。在氨基矽烷氣體及H2O氣體的供給時是各同時供給吡啶作為觸媒。並且，在交替供給之間插入處理空間的N2淨化，亦即在切換交替供給的氣體時，進行N2淨化。
另外，在SADP製程中，以100℃以下或400℃以下的低溫來形成SiO2膜10的理由是為了取得膜壓力小的側壁膜。一旦側壁膜的膜壓力大，則會成為在除去核心圖案4之後剩下的側壁傾斜或倒塌的原因。
而且，在將SiO2膜10成膜於Si基板9的表側時，在Si基板9的周邊部的背側也堆積形成有SiO2膜10。但，Si基板9的周邊部的背側的SiO2膜10是在後述的圖7的步驟S5中被除去。
其次，如圖7的步驟S5所示般，加工SiO2膜10形成側壁。詳細是如圖13所示般，例如藉由使用CF4氣體及H2氣體的混合氣體之周知的乾蝕刻處理來加工SiO2膜10。此時，側壁10的線寬是成為比光阻圖案1更小的線寬，亦即未滿解像限度的線寬。如此一來，留在基板表側的側壁膜10是形成以未滿微影的解像限度尺寸的線寬所形成的狀態。此時，藉由平坦的基座來支撐Si基板9的背側時也至少在Si基板9的背側的周邊部，前述混合氣體會到達，因此堆積於Si基板9的周邊部的背側之SiO2膜10會被除去。
其次，如圖7的步驟S6所示般，進行除去Si 的核心圖案4的處理。詳細是如圖14所示般，不除去側壁10，亦即在留下側壁10的狀態下，藉由乾蝕刻處理來除去被夾於側壁10之間的Si膜4。此核心圖案除去處理為本發明的特徵。
本實施形態是在圖3所示的處理單元410中，使用IF7氣體作為核心圖案除去處理的蝕刻氣體，以下面的處理條件C1來進行蝕刻處理。處理條件C1是基板溫度為室溫(在此是30℃)~50℃的範圍，最好是室溫~40℃的範圍，處理室445內的壓力為100Pa~1000Pa，最好是200~500Pa的範圍，IF7氣體的流量為0.5slm~4slm，最好是0.5slm~1slm的範圍，載流氣體之N2氣體的流量為0slm~1slm的範圍。又，供給IF7氣體的時間只要是可進行Si膜4的除去的時間即可。即使假設蝕刻時間稍微變多，也會因為具有IF7氣體特有的選擇性，所以不用擔心過蝕刻，且也依蝕刻對象膜4的膜厚，所以在此不限定。
使用IF7氣體時，藉由在50℃以下進行，Si的蝕刻速率會提升，可確保與底層的Si3N4膜5之高選擇比。並且，40℃以下時，更可確保高選擇比。又，壓力為100Pa~1000Pa時，可確保高選擇比，200~500Pa時，更可確保高選擇比。又，IF7氣體的流量為0.5slm~4slm時，可確保高選擇比，0.5slm~1slm時，更可確保高選擇比。而且，為了確保高選擇比，最好一概不供給載流氣體等的蝕刻氣體以外的其他氣體，單獨供給IF7氣體。
如此一來，可對於側壁膜的SiO2膜10高選擇性地蝕刻Si的核心圖案4，且對於底層的Si3N4膜5也可高選擇性地蝕刻Si。亦即，可一面抑制SiO2膜10或Si3N4膜5的蝕刻，一面高選擇性地蝕刻除去核心圖案4的Si。而且此時，藉由在50℃以下的溫度實施蝕刻，可防止在100℃以下或400℃以下的低溫成膜後的SiO2膜10隨溫度而變化。
最好是在核心圖案除去處理中，依序實施：(a)IF7氣體之不用電漿的第1蝕刻處理，(b)例如O2氣體之使用電漿的第2蝕刻處理，(c)IF7氣體之不用電漿的第3蝕刻處理。本實施形態是利用圖3所示的處理單元410來進行(a)IF7氣體之第1蝕刻處理，然後，利用處理單元510來進行(b)O2氣體之第2蝕刻處理，然後，利用處理單元410來進行(c)IF7氣體之第3蝕刻處理。(a)與(c)的處理條件是與上述處理條件C1相同。
(a)以IF7氣體之第1蝕刻處理來除去Si基板9表面的Si核心圖案4及背面的Si膜2，Si基板9表面是只形成側壁的SiO2膜10及底層的Si3N4膜5。其次，(b)以O2氣體的電漿處理(第2蝕刻處理)來除去背面的CHM膜3。此O2電漿處理是以無氧化底層的Si3N4膜5表面程度的氧化力之條件進行。此無氧化力的條件是例如可藉由低壓且降低O2氣體流量來實現。因此，在Si基板9表面上不會起反應，Si基板9背面的CHM膜3會 被除去。然後，(c)在IF7氣體的第3蝕刻處理中，位於Si基板9背面的CHM膜3之下的Si膜4會被除去。如上述般，IF7氣體可一面高選擇性地抑制SiO2膜10或Si3N4膜5的蝕刻，一面除去Si基板9背面的Si膜4。另一方面，(b)在O2氣體的電漿處理中，有進行Si基板9表面的側壁的SiO2膜10的硬化(Hardening)的情況。如此的情況，是對於Si基板9表面的側壁的SiO2膜10進行O2電漿處理的改質，提升乾蝕刻耐性。
如此一來，如圖15所示般，可與基板表側的Si核心圖案4的除去並行，在基板背側中，除去Si膜2、CHM膜3及Si膜4的層疊膜。至少，可除去基板表側的Si核心圖案4的形成時堆積於基板背側的Si膜4。詳細是可藉由處理(a)來除去基板背側的Si膜2(背側反射防止膜)，可藉由處理(b)來除去基板背側的CHM膜3(背側硬遮罩膜)，可藉由處理(c)來除去與基板表側的Si核心圖案4同一材質的膜(背側核心材質膜)。如此一來，在Si核心圖案4的除去工程中、背側反射防止膜、背側硬遮罩膜及核心材質膜會被除去。
另外，如前述般，特別是非晶形碳膜的CHM膜3不耐於本基板處理工程之後的後工程所進行的高溫退火製程，氧化製程，O2灰化機製程，因此為了抑制在後工程中基板背側的膜剝落所引起的微粒，需要除去。由於Si膜2或Si膜4是導電膜，因此一旦形成微粒，則有時會成問題，所以需要除去。並且，基板背側在Si露出的 狀態中，發生污染物質混入至Si基板中等的問題，因此最好以絕緣膜來覆蓋。於是，形成留下基板背側的膜5~8的狀態。
其次，如圖7的步驟S7所示般，以側壁的SiO2膜10作為遮罩，加工下層的Si3N4膜5。詳細是如圖16所示般，例如藉由使用Cl2氣體之周知的乾蝕刻處理來加工Si3N4膜5，以和側壁相同的線寬來形成Si3N4膜5的圖案。
其次，如圖7的步驟S8所示般，以被圖案化的Si3N4膜5作為遮罩，加工底層的SiO2膜6。詳細是如圖17所示般，例如藉由使用CF4氣體及H2氣體的混合氣體之周知的乾蝕刻處理來加工SiO2膜6，以和Si3N4膜5相同的線寬來形成SiO2膜6的圖案。
其次，如圖7的步驟S9所示般，以被圖案化的SiO2膜6作為遮罩，加工下層的Si3N4膜7。詳細是如圖18所示般，例如藉由使用Cl2氣體之周知的乾蝕刻處理來加工Si3N4膜7，以和SiO2膜6相同的線寬來形成Si3N4膜7的圖案。
其次，如圖7的步驟S10所示般，以被圖案化的SiO2膜6作為遮罩，加工下層的SiO2膜8及Si基板9。詳細是如圖19所示般，藉由使用Cl2氣體，或Cl2氣體與CFH3氣體的混合氣體之周知的乾蝕刻處理來加工SiO2膜8及Si基板9，以和SiO2膜6相同的線寬來形成SiO2膜8及Si基板9的圖案。其結果，持有未滿微影解 像限度尺寸的線寬之Si的線圖案或空間圖案會被形成。
本例是如圖19所示般，在形成有溝21的Si基板9的圖案上留下被圖案化的SiO2膜6，Si3N4膜7及SiO2膜8。由於SiO2膜6最能確保與Si的蝕刻選擇比，因此Si基板9的溝21的加工時作為遮罩留在表面。Si3N4膜7是如前述般，在本實施形態的基板處理後的後工程中，以氧化膜系的膜來埋入Si基板9的溝21之後，成為使表面平坦化之CMP工程的阻擋層膜。SiO2膜8是如前述般，以熱磷酸來除去Si3N4膜7時之Si基板9的表面保護為目的。
(3)本實施形態的基板處理裝置的基板處理方法
其次，在以下說明有關本實施形態的基板處理裝置20的基板處理工程的一例。此基板處理工程是進行上述的核心圖案除去工程S6者，核心圖案除去工程S6是利用第1處理單元410及第2處理單元510來實施。此基板處理工程是例如作為在基板上製造半導體裝置的半導體製造工程的一工程實施。在此基板處理工程中，基板處理裝置20的各構成部的動作是藉由控制器600來控制。將以下說明的S21~S80稱為本實施形態的基板處理裝置20的基板處理工程。
(初期冷卻劑流量控制工程S21)
在第1處理單元410中，冷卻劑流量控制部486是控 制冷卻劑供給單元491，使被調整成預先被設定的流量及溫度的冷卻劑，在外部基座冷卻劑流路489a，基座冷卻劑流路464，外部基座冷卻劑流路489b中循環於箭號489c的方向。
(初期加熱器溫度調整工程S22)
在第1處理單元410中，加熱器溫度控制部485是將預先被設定的初期電力供給至加熱器463，以基座平台411能夠成為所望的溫度之方式使加熱器463發熱。在第2處理單元510中也是第2處理單元510的加熱器溫度控制部會進行與第1處理單元410的加熱器溫度控制部485同樣的控制。
(基座溫度檢測工程S23)
初期冷卻劑流量控制工程S21及初期加熱器溫度調整工程S22之後，第1處理單元410的溫度檢測部488是檢測出基座459的溫度。在第2處理單元510中也是第2處理單元510的溫度檢測部會檢測出基座559的溫度。被檢測出的基座溫度的資訊是被輸入至控制器600。
(基座溫度判定工程S24)
控制器600是當所被檢測出的溫度資料(基座459及基座559的溫度)判定為預定的溫度範圍時，亦即「Yes」時，移至其次的基板載置工程S31。
當所被檢測出的溫度資料為與預定的溫度範圍不同的資訊時，亦即「No」時，至形成預定的溫度為止，重複初期冷卻劑流量控制工程S21及初期加熱器溫度調整工程S22，及之後的基座溫度檢測工程S23。
S21~S24是處理晶圓之前的準備階段，在此是將S21~S24稱為初期工程。
(第1處理工程)
其次，以以下的S31~S40來構成，實施含第1蝕刻處理工程S32的第1處理工程。
(晶圓載置工程S31)
基座溫度成為預定的溫度範圍之後，真空搬送機器人320會往處理室445搬送晶圓60。具體而言，搭載晶圓60的真空搬送機器人320的手指321會進入處理室445，手指321會將晶圓60載置於被上昇的昇降銷413。藉由載置晶圓60的昇降銷413下降，晶圓60會被載置於基座平台411上。對此晶圓60實施前述的步驟S1~S5。在晶圓60的表側，如圖13所示般，形成核心圖案及側壁。在晶圓60的背側，如圖9所示般，形成SiO2膜8，Si3N4膜7，SiO2膜6，Si3N4膜5，非晶形Si膜4，CHM膜3，Si膜2。並且，在後述的第2實施形態中也是在此晶圓60的表側，如圖26所示般，於多層硬遮罩25之上形成矽硬遮罩4。在晶圓60的背側，於多層硬遮罩25之上形成矽 硬遮罩4，於矽硬遮罩4之上形成碳膜3，於碳膜3之上形成矽反射防止膜2。
(第1蝕刻處理工程S32)
一旦實施步驟S1~S5的晶圓60被載置於基座平台411上，則晶圓60會藉由溫度控制部來加熱維持於後述預定的溫度範圍。在此，所謂預定的溫度範圍是意指即使蝕刻氣體無法取得來自外部的強力的能量(例如高頻電力)，也可維持高的選擇性的溫度範圍。例如，七氟化碘的情況是30℃以上，50℃以下，最好是30℃以上，40℃以下。此時，溫度的下限是例如考慮溫度的控制性或氣體不液化的溫度而決定。
另外，所謂「高的選擇性」是意指使例如以矽作為主成分的第1膜(例如矽膜)的蝕刻速率形成比含矽率少於第1膜的膜(例如矽氧化膜或矽氧氮化膜或矽氮化膜等)之第2膜更高。更佳是意指不蝕刻第2膜，蝕刻第1膜。藉由如此，可一面抑制側壁的蝕刻，一面進行核心圖案4的蝕刻。
其次，控制第2氣體供給單元483，將作為稀釋氣體的氮氣體供給至處理室445內。且併行控制第1氣體供給單元482，從氣體導入口433供給蝕刻氣體(IF7氣體)至處理室445內。所被供給的蝕刻氣體是碰撞於淋浴板484的板部484a，經由孔部484b在被擴散的狀態下供給至晶圓60。在擴散之下，均一地供給氣體至晶圓60 上，因此可均一地蝕刻晶圓面內。
此時，在第1氣體供給單元482中，來自第1氣體源482b的IF7氣體的流量是設定於0.5slm~4slm之中預定的氣體流量，最好是1slm。來自惰性氣體源482f的N2氣體(載流氣體)的流量是設定於0slm~1slm之中預定的氣體流量。來自第2氣體供給單元483的N2氣體(稀釋氣體)的流量是設定於0.1slm~3slm之中預定的氣體流量，最好是0.5slm。處理室445內的壓力是例如設定於100Pa~1000Pa之中預定的壓力，最好是200Pa~500Pa。
可是，上述蝕刻氣體是具有一旦與矽膜接觸反應則發熱的性質。所產生的反應熱會藉由熱傳導來傳導至金屬膜或基板，其結果可想像會發生金屬膜的特性劣化或基板的彎曲。而且，可想像晶圓60的溫度會脫離預定的溫度範圍，蝕刻氣體失去高的選擇性。
蝕刻氣體的濃度與蝕刻速率有比例關係，且蝕刻速率與反應熱量有比例關係，因此提高蝕刻氣體的濃度來使蝕刻速率上昇時，上述的現象更顯著。
於是，與蝕刻氣體一起將稀釋氣體供給至處理室445，藉此使蝕刻氣體的濃度變薄，抑制反應熱所造成過度的溫度上昇。稀釋氣體的供給量是例如比蝕刻氣體的供給量更多為理想。
另外，在此是幾乎同時開始稀釋氣體與蝕刻氣體的供給，但不限於此，更佳是在供給稀釋氣體之後供 給蝕刻氣體為理想。此情況，蝕刻氣體是例如含鹵之類，比稀釋氣體更重的物質，且可不取得來自外部的強力的能量進行蝕刻的氣體為理想。假設同時供給含鹵的氣體及稀釋氣體時，含鹵的氣體會比稀釋氣體更先到達基板上。亦即，濃度高的蝕刻氣體會比稀釋氣體更先到達基板上。此情況，因為被急劇地蝕刻，所以溫度會急劇地上昇，可想像失去高的蝕刻選擇性。為了予以防止，最好在供給稀釋氣體之後供給蝕刻氣體。
更佳是在稀釋氣體環境充滿處理室的狀態下，處理室的壓力安定之後供給蝕刻氣體。這在稀釋氣體量相對於蝕刻氣體量充分多時，例如控制蝕刻的深度的製程等有效。由於在壓力安定的狀態下進行蝕刻，因此可使蝕刻速率安定。其結果，容易控制蝕刻的深度。
而且，在本實施形態中，藉由在蝕刻氣體與晶圓接觸的期間，將晶圓60維持於所望的溫度範圍，可同時達成高蝕刻速率的維持，構成基板的膜的特性劣化的防止，基板的彎曲的防止，高蝕刻選擇性的維持之任一方或該等的任一方的組合。
(晶圓溫度檢測工程S33)
如前述般，在蝕刻氣體與晶圓60接觸的期間，藉由反應熱來加熱晶圓60。在此是溫度檢測部488會檢測出藉由反應熱來加熱的晶圓60的溫度。
(晶圓溫度判定工程S34)
在晶圓溫度檢測工程S33所被檢測出的溫度資料是被輸入至控制器600。控制器600判定溫度資料是否為預定的溫度的範圍。為預定的溫度範圍時，亦即「Yes」時，移至S37的加熱器‧冷卻劑控制維持工程。當所被檢測出的溫度資料不是所望的溫度的範圍時，亦即「No」時，移至調整溫度控制部而使晶圓溫度能夠成為所望的溫度之工程(S35，S36)。
(加熱器溫度調整工程S35)
一旦在晶圓溫度判定工程S34判定晶圓溫度不是預定的溫度範圍，則加熱器溫度控制部485會控制往加熱器463的電力供給量。本實施形態的情況，晶圓60的溫度會藉由反應熱來上昇至比預定的溫度範圍的上限值更高的溫度，因此為了維持於預定的溫度而使加熱器463的溫度下降。
(冷卻劑流量調整工程S36)
一旦判定晶圓溫度不是預定的溫度範圍，則冷卻劑流量控制部486會控制冷卻劑的流量或溫度。本實施形態的情況，晶圓60的溫度會藉由反應熱來上昇至比預定的溫度範圍的上限值更高的溫度，因此為了維持於預定的溫度，而使冷卻劑的流量增加或使冷卻劑的溫度降低。如此一來，可提高晶圓60的冷卻效率。
像加熱器溫度調整工程S35或冷卻劑流量調整工程S36那樣控制加熱器463及冷卻劑流量之下，晶圓60會調整成預定的溫度範圍。調整後，移至晶圓溫度檢測工程S33。如此至晶圓60形成預定的溫度範圍為止，重複S33~S36。
另外，本實施形態是在加熱器溫度調整工程S35之後實施冷卻劑流量調整工程S36，但並非限於此。例如，亦可在晶圓溫度判定工程S34之後進行冷卻劑流量調整工程S36，然後實施加熱器溫度調整工程S35。或者在晶圓溫度判定工程S34之後，並行實施冷卻劑流量調整工程S36與加熱器溫度調整工程S35。
並且，在本實施形態中，為了使晶圓60的溫度下降，而控制成使加熱器463的溫度下降，使冷卻劑的流量增加，但並不限於此，只要藉由加熱器463的控制與冷卻劑流量的控制的協調動作，控制成晶圓60的溫度結果降低形成預定的溫度範圍即可。
又，當晶圓60的溫度比預定的溫度範圍的下限值更低時，只要藉由加熱器463的控制與冷卻劑流量的控制的協調動作，控制成晶圓60的溫度結果上昇即可。
(加熱器‧冷卻劑控制維持工程S37)
一旦在晶圓溫度判定工程S34判定晶圓溫度為預定的溫度範圍，則為了予以維持，而維持加熱器的控制及冷卻劑流量的控制，維持晶圓60的溫度。
(處理時間判定工程S38)
判定S32的蝕刻處理時間是否經過預定的時間，亦即對於晶圓60的第1蝕刻處理是否終了。當判定經過預定的時間時，亦即「Yes」時，移至S39。當判定未經過預定的時間時，亦即「No」時，回到S32繼續進行蝕刻處理。
在第1蝕刻處理終了的階段，晶圓60的表側是核心圖案的Si膜4的全部會被除去，晶圓60的背側是Si膜2會藉由第1蝕刻處理來除去。另外，亦可在第1蝕刻處理中除去核心圖案的Si膜4的至少一部分，在後述的第2蝕刻處理中除去核心圖案的Si膜4的殘餘。並且，在後述的第2實施形態中也晶圓60的表側是矽硬遮罩4的全部會被除去，晶圓60的背側是矽反射防止膜2會藉由第1蝕刻處理來除去。另外，亦可在第1蝕刻處理中除去矽硬遮罩4的至少一部分，在後述的第3蝕刻處理中除去矽硬遮罩4的殘餘。
(氣體供給停止工程S39)
一旦在處理時間判定工程S38判定經過預定的時間，則控制第1氣體供給單元482，停止蝕刻氣體的供給。停止蝕刻氣體的供給之後，以蝕刻氣體不會留在處理室445內的方式，控制第1氣體供給單元482的淨化氣體供給系來將氣體供給管482a的殘留氣體排出，且控制第2氣體 供給單元483來將惰性氣體供給至處理室445內，將處理室445內的環境排出。如此一來，將處理室445內的環境置換成惰性氣體。
(晶圓搬出工程S40)
將處理室445內的環境置換成惰性氣體之後，以和載置晶圓60相反的程序，真空搬送機器人320會將晶圓60從處理室445搬出至傳送模組310。
(第2處理工程)
其次，以以下的S51~S59來構成，實施含第2蝕刻處理工程S52的第2處理工程。
(晶圓載置工程S51)
接續於晶圓搬出工程S40，真空搬送機器人320會將晶圓60搬送至第2處理單元510的處理室545。具體而言，搭載晶圓60的手指321會進入處理室545，手指321會將晶圓60載置於被上昇的昇降銷513。藉由載置有晶圓60的昇降銷513下降，晶圓60會被載置於基座平台511上。
(第2蝕刻處理工程S52)
一旦晶圓60被載置於基座平台511上，則晶圓60會藉由溫度控制部來加熱維持於預定的溫度範圍。在此，所 謂預定的溫度範圍是0℃以上，200℃以下。
其次，控制第3氣體供給單元582，從氣體導入口533供給處理氣體的O2氣體至處理室545內。被供給的O2氣體是經由擋板584在被擴散的狀態下導入至電漿生成室530。然後，在電漿生成室530被活化的O2氣體是被供給至基座平台511上的晶圓60。來自第3氣體供給單元582的O2氣體流量是例如設定於0.25slm。處理室545內的壓力是例如設定於200Pa。
(晶圓溫度檢測工程S53)
配置於基座599內的溫度檢測部會檢測出晶圓60的溫度。
(晶圓溫度判定工程S54)
在晶圓溫度檢測工程S53所檢測出的溫度資料是被輸入至控制器600。控制器600判定溫度資料是否為預定的溫度的範圍。當為預定的溫度範圍時，亦即「Yes」時，移至S56的加熱器控制維持工程。當所被檢測出的溫度資料不是所望的溫度的範圍時，亦即「No」時，移至加熱器溫度調整工程S55，使晶圓溫度能夠成為所望的溫度。
(加熱器溫度調整工程S55)
在加熱器溫度調整工程S55中，控制器600是以晶圓60能夠成為預定的溫度範圍之方式，控制往加熱器563 的電力供給量。如此至晶圓60形成預定的溫度範圍為止，重複S53~S55。
(加熱器控制維持工程S56)
在晶圓溫度判定工程S54，一旦晶圓溫度判定為預定的溫度範圍，則為了予以維持，而維持往加熱器563的溫度控制，維持晶圓60的溫度。
(處理時間判定工程S57)
判定S52的蝕刻處理時間是否經過預定的時間，亦即，判定晶圓60的蝕刻處理是否終了。當被判定經過預定的時間時，亦即「Yes」時，移至S58。當被判定未經過預定的時間時，亦即「No」時，回到S52繼續進行蝕刻處理。在S52的蝕刻處理終了的階段，晶圓60的背側是CHM膜3會藉由蝕刻處理來除去。另一方面，在S52所被供給的O2氣體是以不會氧化晶圓60的表側的底層的Si3N4膜5表面之處理條件來供給，不會產生在Si3N4膜5表面的反應。但，有關作為側壁的Si膜10是亦有藉由此被活化的O2氣體來硬化(強化)的情況。並且，在後述的第2實施形態中也在S52的蝕刻處理終了的階段，晶圓60的背側是碳膜3會藉由蝕刻處理來除去。另一方面，在S52所被供給的O2氣體是以不氧化晶圓60的表側的底層的多層硬遮罩5表面之處理條件來供給，不會產生在多層硬遮罩5表面的反應。
(氣體供給停止工程S58)
一旦在處理時間判定工程S57判定預定的時間經過，則控制第3氣體供給單元582，停止處理氣體的供給，且停止從高頻電源525供給電力至共振線圈521。停止處理氣體的供給之後，以處理氣體不會留在處理室545內的方式，控制第3氣體供給單元582，從惰性氣體源582f供給惰性氣體至處理室545內，將處理室545內的環境排出。如此一來，將處理室545內的環境置換成惰性氣體。
(晶圓搬出工程S59)
將處理室545內的環境置換成惰性氣體之後，以和載置晶圓60相反的程序，真空搬送機器人320會將晶圓60從處理室545搬出至傳送模組310。
(第3處理工程)
其次，實施以下的S71~S80所構成，含第3蝕刻處理工程S72的第3處理工程。
(晶圓載置工程S71)
接觸於晶圓搬出工程S59，真空搬送機器人320會將晶圓60搬送至處理室445。然後，與第1處理工程同樣，在基座平台411上載置晶圓60。
(第3蝕刻處理工程S72)
一旦晶圓60被載置於基座平台411上，則晶圓60會藉由溫度控制部來加熱維持於預定的溫度範圍。在此，所謂預定的溫度範圍是與前述第1蝕刻處理時的溫度範圍同樣。
其次，控制第2氣體供給單元483，將作為稀釋氣體的氮氣體供給至處理室445內。且併行控制第1氣體供給單元482，從氣體導入口433往處理室445內供給蝕刻氣體的IF7氣體。被供給的蝕刻氣體是經由淋浴板484在被擴散的狀態下供給至晶圓60。
來自第1氣體供給單元482的第1氣體源482b的IF7氣體的流量，來自惰性氣體源482f的N2氣體(載流氣體)的流量，來自第2氣體供給單元483的N2氣體(稀釋氣體)的流量，及處理室445內的壓力是與前述第1蝕刻處理工程S32同樣設定。
(晶圓溫度檢測工程S73)
溫度檢測部488會檢測出晶圓60的溫度。
(晶圓溫度判定工程S74)
在晶圓溫度檢測工程S33所檢測出的溫度資料是被輸入至控制器600。控制器600判定溫度資料是否為預定的溫度的範圍。當為預定的溫度範圍時，亦即「Yes」時，移至S77的加熱器‧冷卻劑控制維持工程。當被檢測出的 溫度資料不是所望的溫度的範圍時，亦即「No」時，移往調整溫度控制部的工程(S75，S76)，使晶圓溫度能夠成為所望的溫度。
(加熱器溫度調整工程S75)
在晶圓溫度判定工程S74，一旦判定晶圓溫度不是預定的溫度範圍，則加熱器溫度控制部485是與前述第1處理時同樣，控制往加熱器463的電力供給量。
(冷卻劑流量調整工程S76)
一旦判定晶圓溫度不是預定的溫度範圍，則冷卻劑流量控制部486是與前述第1處理時同樣，控制冷卻劑的流量或溫度。
像加熱器溫度調整工程S75或冷卻劑流量調整工程S76那樣控制加熱器463及冷卻劑流量之下，晶圓60會調整成預定的溫度範圍。調整後，移至晶圓溫度檢測工程S73。如此，至晶圓60形成預定的溫度範圍為止，重複S73~S76。
(加熱器‧冷卻劑控制維持工程S77)
在晶圓溫度判定工程S74，一旦判定晶圓溫度為預定的溫度範圍，則為了予以維持，而維持加熱器的控制及冷卻劑流量的控制，維持晶圓60的溫度。
(處理時間判定工程S78)
判定S72的第3蝕刻處理時間是否經過預定的時間。當判定經過預定的時間時，亦即「Yes」時，移至S79。當判定未經過預定的時間時，亦即「No」時，回到S72繼續進行蝕刻處理。在第3蝕刻處理終了的階段，在晶圓60的表側是被除去核心圖案的Si膜4，在晶圓60的背側是非晶形Si膜4會藉由第3蝕刻處理來除去。
(氣體供給停止工程S79)
一旦在處理時間判定工程S78判定經過預定的時間，則判定晶圓60的蝕刻處理終了，控制第1氣體供給單元482，停止蝕刻氣體的供給。停止蝕刻氣體的供給之後，以蝕刻氣體不會留在處理室445內的方式，控制第1氣體供給單元482的淨化氣體供給系，將氣體供給管482a的殘留氣體排出，且控制第2氣體供給單元483，將惰性氣體供給至處理室445內，將處理室445內的環境排出。如此，將處理室445內的環境置換成惰性氣體。
(晶圓搬出工程S80)
將處理室445內的環境置換成惰性氣體之後，以和載置晶圓60相反的程序，真空搬送機器人320會將處理室445內的晶圓60搬出至傳送模組310內。接著，真空搬送機器人320會將傳送模組310內的晶圓60搬送至裝載鎖定腔室部200的緩衝單元210，其次，大氣搬送機器人 130會將緩衝單元210內的晶圓60搬送至裝載埠120上的FOUP110。
(本實施形態的效果)
藉由以上說明的實施形態所取得的效果是以下(1)~(4)記載的效果的其中至少一個以上的效果。
(1)在核心圖案除去工程中，對於Si核心圖案以外的膜之矽氧化膜(SiO2膜)及矽氮化膜(Si3N4膜)，可以高選擇比來蝕刻Si核心圖案。具體而言，對於側壁膜的SiO2膜10及底層的Si3N4膜5，可高選擇性地蝕刻Si的核心圖案4。
(2)在核心圖案除去工程中，藉由依照不使用電漿的第1蝕刻處理，使用電漿的第2蝕刻處理，及不使用電漿的第3蝕刻處理的順序進行處理，可除去被成膜於基板背側的Si核心圖案膜或CHM膜或Si反射防止膜。藉此，可抑制被成膜於基板背側的Si核心圖案膜或CHM膜或Si反射防止膜所引起的微粒的發生。
(3)由於將第1及第3蝕刻處理的基板溫度設在30~50℃，因此可高選擇性地蝕刻Si的核心圖案4。又，最好是設在40~50℃，更可高選擇性地蝕刻Si的核心圖案4。
(4)在使用電漿的第2蝕刻處理中，由於設為對於矽氮化膜(Si3N4膜)不氧化的處理條件，因此可只除去基板背面的CHM膜3。最好是對於矽氧化膜(SiO2膜) 硬化(強化)的條件為理想。此情況，側壁膜的SiO2膜10會藉由電漿而被改質，提升乾蝕刻耐性。
(第2實施形態)
其次，利用圖23~圖29在以下說明有關本實施形態(第2實施形態)的基板處理方法所被實施的基板處理工程的例子。此基板處理工程是作為微細圖案的形成工程或半導體裝置的製造方法之一工程進行。圖23~圖27是用以說明本發明的第2實施例的微細圖案形成處理的圖，例如，顯示使用液浸ArF微影及乾蝕刻來製作微細圖案的工程的圖。而且，圖27的工程(矽硬遮罩除去工程)是本發明的特徵部分，顯示實施對於矽持高選擇性亦即高蝕刻速率之氣體蝕刻的工程之一例。另外，在本實施形態的基板處理裝置20中，至少實施圖27的工程。本實施形態的基板處理方法是與第1實施例同樣。因此，有關第2實施例，利用圖9A~圖9C來說明的是省略。
圖23是在基板表側中，於矽硬遮罩4之上形成碳膜3，於碳膜3之上形成矽反射防止膜2，於矽反射防止膜2之上塗佈光阻1，而利用液浸ArF微影及乾蝕刻來使光阻1圖案化之後進行薄化處理的圖。詳細是如圖23所示般，在矽基板的表側依序層疊形成被圖案化層26，多層硬遮罩25，作為蝕刻對象膜的矽硬遮罩4，碳膜3，矽反射防止膜2。而且，在上面塗佈光阻劑之後，以微影技術來曝光，然後顯像，而形成加工成預定的線寬的 光阻1的圖案。
在矽基板的表側層疊矽硬遮罩4，碳膜3，矽反射防止膜2時，在矽基板的背側也依序層疊矽硬遮罩4，碳膜3，矽反射防止膜2。在藉由平坦的基座來支撐矽基板的背側時，也至少在矽基板的背側的周邊部形成有上述的層疊膜4~2。由於此層疊膜4~2是比較容易剝落脆弱的膜，因此在本基板處理工程之後進行的工程中，恐有剝落而成為微粒的原因之虞。於是，需要除去層疊膜4~2。
矽硬遮罩4是膜厚為40~60nm程度，例如以溫度400~550℃，藉由CVD法來成膜於多層硬遮罩25之上。
碳膜3是例如CVD碳膜(以CVD法來成膜的含碳膜)或旋塗碳膜，膜厚為100~500nm程度，例如以溫度200~550℃，藉由CVD法來成膜於矽硬遮罩4之上。
矽反射防止膜2是膜厚為2~10nm程度，例如以溫度400~550℃，藉由CVD法來成膜於碳膜3之上。矽反射防止膜2是在微影技術的曝光時，作為反射防止膜的機能。
此例是為了加工被圖案化膜26，而例如使用矽的硬遮罩4。為此，將矽硬遮罩4形成於碳膜3之下。在矽硬遮罩4之下是形成有由複數層的硬遮罩所構成的多層硬遮罩25。多層硬遮罩25是例如可使用SiO2膜，Si3N4膜，TiN膜等。矽硬遮罩4或矽反射防止膜2的含 矽率是比碳膜3或多層硬遮罩25的含矽率更大。
另外，亦可將矽反射防止膜2的膜厚形成與矽硬遮罩4的膜厚相同(例如40nm程度)。如此一來，在使光阻1圖案化時，可抑制過蝕刻。又，亦可將碳膜3的膜厚形成與多層硬遮罩25的膜厚相同(例如500nm程度)。如此一來，在使矽硬遮罩4圖案化時，可抑制過蝕刻。
圖24是表示將被圖案化的光阻1使用在遮罩，乾蝕刻矽反射防止膜2及碳膜3之後的狀態。此時，以被圖案化的光阻1作為遮罩，例如藉由使用Cl2氣體之周知的乾蝕刻處理來加工底層的矽反射防止膜2，接著，例如藉由使用O2氣體之周知的乾蝕刻處理來加工碳膜3。然後，例如藉由使用O2氣體之周知的灰化處理來除去光阻1。
另外，由於矽基板的表側的矽反射防止膜2的蝕刻是對矽基板的表面垂直方向進行的各向異性蝕刻，因此不會有矽基板的背側的矽反射防止膜2被除去的情形。
其次，如圖25所示般，使用遮罩之矽膜4圖案化。詳細是將碳膜3的圖案使用在遮罩，例如藉由使用Cl2氣體或CF2Cl2氣體之周知的乾蝕刻處理來加工其底層的膜之矽硬遮罩4。然後，例如藉由使用O2氣體之周知的乾蝕刻處理來除去碳膜3。此時，由於矽基板的背側的矽反射防止膜2未被除去，因此不會有矽基板的背側的碳 膜3被除去的情形。
其次，如圖26所示般，將矽硬遮罩4的圖案使用在遮罩，例如藉由使用Cl2氣體或CF2Cl2氣體之周知的乾蝕刻處理來加工其底層的多層硬遮罩25，使圖案化。
其次，如圖27所示般，藉由乾蝕刻來除去矽硬遮罩4。在此矽硬遮罩4的除去工程中，被要求不削去多層硬遮罩25，只完全除去矽膜4。其理由是因為在最終的被圖案化層26的加工中，影響多層硬遮罩25的形狀。在此工程中，進行使用對於矽(亦即矽硬遮罩4)具有高的蝕刻速率的氣體之氣體蝕刻，不蝕刻矽以外的膜(亦即多層硬遮罩25)，只除去矽膜(亦即矽硬遮罩4)。
本實施例是在圖3所示的處理單元410中，使用IF7氣體作為矽硬遮罩4的除去處理的蝕刻氣體。另外，與實施例1不同的處理條件是僅供給IF7氣體的時間，其他的處理條件之基板溫度，處理室內壓力，IF7氣體流量，載流氣體的流量是分別為同條件，因此省略說明。並且，供給IF7氣體的時間是只要能夠進行矽硬遮罩4的除去之時間即可，假設即使蝕刻時間變多，也會因為具有IF7氣體特有的選擇性，所以不用擔心過蝕刻，因此按照蝕刻對象膜的矽硬遮罩4的膜厚來適當設定。
使用IF7氣體時，藉由在50℃以下進行，矽的蝕刻速率會提升，可確保與底層的多層硬遮罩25的高選擇比。並且，在40℃以下時，更可確保高選擇比。而 且，壓力為100Pa~1000Pa時，可確保高選擇比，200~500Pa時，更可確保高選擇比。又，流量為0.5slm~4slm時，可確保高選擇比，0.5slm~1slm時，更可確保高選擇比。
藉由如此對於以SiO2膜，Si3N4膜，TiN膜等所構成的多層硬遮罩25，亦即比矽膜更低含矽率的多層硬遮罩25高選擇性地蝕刻基板表側的矽硬遮罩4，可取得圖27狀態。亦即，一面抑制多層硬遮罩25的蝕刻，一面高選擇性地蝕刻除去基板表側的矽硬遮罩4。而且，此時，藉由在50℃以下的溫度實施蝕刻，可防止在100℃以下或400℃以下的低溫成膜之SiO2膜等所構成的多層硬遮罩25隨溫度而變化。
最好是在基板表側的矽硬遮罩4的除去處理中，與實施例1同樣依序實施(a)IF7氣體之不用電漿的第1蝕刻處理，(b)例如O2氣體之使用電漿的第2蝕刻處理，(c)IF7氣體之不用電漿的第3蝕刻處理。
在本實施例也利用圖3所示的處理單元410來進行(a)IF7氣體之第1蝕刻處理，除去矽基板的表側的矽硬遮罩4及背側的矽反射防止膜2。其次，利用處理單元510來進行(b)O2氣體之第2蝕刻處理，除去矽基板的背側的碳膜3。然後，利用處理單元410來進行(c)IF7氣體之第3蝕刻處理，除去矽基板的表側及背側的矽硬遮罩4。亦即，在實施例1及實施例2中，堆積於矽基板的背側的膜是矽反射防止膜2、碳膜3及矽硬遮罩 4因為相同所以(a)及(c)的處理條件是與在實施例1詳述的處理條件C1相同。
如此一來，與實施例1同樣，可與基板表側之矽硬遮罩4的除去並行，在基板背側中，除去矽反射防止膜2、碳膜3及矽硬遮罩4的層疊膜。至少，可除去在基板表側的矽硬遮罩4的形成時堆積於基板背側的矽硬遮罩4。詳細是與基板表側之矽硬遮罩4的除去並行，藉由處理(a)，可除去與基板背側的矽反射防止膜2同一材料的膜，藉由處理(b)，可除去與基板背側的碳膜3同一材料的膜，藉由處理(c)，可除去與基板背側的矽硬遮罩4同一材料的膜。
另外，堆積於矽基板的背側的膜是有關矽反射防止膜2、碳膜3及矽硬遮罩4，與實施例1同樣，碳膜3是不耐於本基板處理工程之後的後工程所進行的高溫退火製程，氧化製程，O2灰化機製程，因此為了抑制在後工程中基板背側的膜剝落所引起的微粒，需要除去。由於矽反射防止膜2或矽硬遮罩4是導電膜，因此一旦形成微粒，則有時會成問題，所以需要除去。
圖28是表示在本發明的第2實施例中除去基板背側的矽反射防止膜2、碳膜3及矽硬遮罩4之前的狀態的圖。在圖28的例子中，在基板背側，於矽基板28之上形成有熱氧化等的SiO2膜27。雖也有在矽基板28之上形成多層硬遮罩的情況(圖23的例子)，但圖28的例子不是多層硬遮罩，而是形成SiO2膜27的情況。
圖29是表示在本發明的第2實施例中除去基板背側的矽反射防止膜2、碳膜3及矽硬遮罩4之後的狀態的圖。可與如此除去晶圓表側的矽硬遮罩4同時，在晶圓背側中，除去矽膜(矽硬遮罩4)，碳膜，矽膜(矽反射防止膜2)的層疊膜。
藉由以上說明的第2實施例所取得的效果是以下(1)~(4)記載的效果的其中至少一個以上的效果。
(1)在矽硬遮罩除去工程中，對於含矽率比矽硬遮罩更小的多層硬遮罩25，可以高選擇比來蝕刻矽硬遮罩4。
(2)在矽硬遮罩除去工程中，藉由依照第1蝕刻處理，第2蝕刻處理，第3蝕刻處理的順序來進行處理，可除去成膜於基板背側的矽硬遮罩膜4或碳膜3或矽反射防止膜2。
(3)由於將第1及第3蝕刻處理的基板溫度設在30~50℃，因此可高選擇性地蝕刻Si的蝕刻對象膜之矽硬遮罩4。又，最好設在40~50℃，可更高選擇性地蝕刻矽硬遮罩4。
(4)在使用電漿的第2蝕刻處理中，由於設為對於矽氮化膜(Si3N4膜)不氧化的處理條件，因此可只除去基板背面的碳膜3。最好對於矽氧化膜(SiO2膜)硬化(強化)的條件為理想。
並且，在前述實施形態中，進行電漿處理的 第2處理單元是構成含電漿生成室，但不限於此，亦可構成不將電漿帶進處理室內的遠距電漿方式的蝕刻處理或不使用電漿的蝕刻處理，例如進行使用O3氣體(臭氧氣體)的蝕刻處理。
又，不使用電漿的蝕刻處理是亦可在第1處理單元進行，此情況，第2處理單元是不要。此情況，朝處理室內導入IF7氣體，進行IF7氣體之蝕刻處理，然後，以惰性氣體來置換處理室內。之後，朝處理室內導入O3氣體，進行O3氣體之蝕刻處理，然後，以惰性氣體來置換處理室內。之後，進行IF7氣體之蝕刻處理。並且，在第1實施形態中，有時可期待O3氣體之側壁膜的SiO2膜的改質效果。
(第3實施例)
利用圖30A~圖32B來說明有關本實施形態的基板處理方法的第3實施例。圖30A是本發明的第3實施例的蝕刻處理前之Fin-FET電晶體的通道長方向的剖面圖，顯示在後閘極製程中，剛除去虛擬多晶矽閘極電極11a，11b之前的狀態的一例。除去虛擬多晶矽閘極電極11a，11b之後，形成金屬閘極電極。第3實施例的蝕刻處理是例如與第1實施例及第2實施例同樣使用IF7氣體，在圖3所示的處理單元410中，以和第1實施例及第2實施例同樣的處理條件C1來進行。
圖30B是本發明的第3實施例的蝕刻處理前 之Fin-FET電晶體的通道寬度方向的剖面圖。圖30B的範圍A，B是分別相當於圖30A的範圍A，B。圖30B的C-C'剖面圖為圖30A。
圖30C是本發明的第3實施例的蝕刻處理前之Fin-FET電晶體的3次元概略圖。
在圖30A中，11a，11b是虛擬多晶矽電極。在閘極電極的通道長方向(圖中的X方向)，虛擬多晶矽電極11a的長度是約20nm，虛擬多晶矽電極11b的長度是約150nm。12是側壁間隔件，形成支撐虛擬多晶矽電極11a，11b的側壁。13是蝕刻阻擋層，14是PMD(Pre Metal Dielectric)，15a是閘極氧化膜，16是Si-Fin，17是STI(Shallow Trench Isolation)，18是源極或汲極磊晶層，19是矽基板。
如此，在基板表側中，矽膜的虛擬多晶矽閘極電極11a，11b(多晶矽膜)會被充填形成於在底部形成有閘極氧化膜15a的溝部，用以埋入閘極電極的溝部內。此溝部是階差部，為凹部。溝部是在通道長方向設置複數個，複數的溝部的通道長方向的長度是彼此相異。
虛擬多晶矽電極11a，11b的底層氧化膜之閘極氧化膜15a是例如使用SiO2膜，HfO2膜，Al2O3膜等。側壁間隔件12是例如使用SiO2膜，Si3N4膜，SiCN膜，SiOCN膜，SiOC膜等。虛擬多晶矽電極11a，11b的含矽率是比閘極氧化膜15a或側壁間隔件12的含矽率更大。
在圖30A的例子中，存在閘極長20nm以下 之細的虛擬多晶矽閘極電極11a，及閘極長150nm以上之粗的虛擬多晶矽閘極電極11b，需要同時除去兩者的多晶矽。一般，蝕刻速率會按照被蝕刻膜的量而不同，因此為了同時蝕刻寬度不同的圖案，而以寬度窄的圖案不會被過蝕刻的方式，要求高的選擇性，亦即對於底層膜或側壁的膜只高選擇性地蝕刻多晶矽。
而且，在3D構造的Fin-FET中，需要充分地蝕刻除去至Fin的階差部分的底為止的多晶矽。亦即，需要充分地除去被充填於以閘極氧化膜15a所覆蓋的複數的溝部之多晶矽膜。在進行至Fin的階差部分的底為止的蝕刻的期間，以Fin上部不會被過蝕刻的方式，亦即以Fin上部的底層氧化膜15a或側壁間隔件12不會被蝕刻的方式，對於底層氧化膜15a或側壁間隔件12只高選擇性地蝕刻多晶矽的蝕刻選擇性非常重要。
圖31A是本發明的第3實施例的蝕刻處理後之Fin-FET電晶體的通道長方向的剖面圖，在圖30A中顯示除去虛擬多晶矽電極11a，11b後的狀態。此蝕刻處理是例如與第1實施例同樣使用IF7氣體，在圖3所示的處理單元410中，以和第1實施例及第2實施例同樣的處理條件C1來進行。
圖31B是本發明的第3實施例的蝕刻處理後之Fin-FET電晶體的通道寬度方向的剖面圖，在圖30B中顯示除去虛擬多晶矽電極11a的狀態。
圖31C是本發明的第3實施例的蝕刻處理後之Fin- FET電晶體的3次元概略圖。
藉由進行如此只對矽具有高蝕刻速率的氣體蝕刻，多晶矽的蝕刻殘餘會被抑制，可在保持底層氧化膜15a，側壁的側壁膜12的形狀之狀態下，只除去虛擬多晶矽閘極電極11a，11b。
而且，在除去虛擬多晶矽閘極電極11a，11b之後，在複數的溝部中，藉由周知的成膜處理來充填含金屬膜，形成金屬閘極。
圖32A是表示在本發明的第3實施例中除去基板背側的多晶矽膜之前的狀態的圖。基板背側的最外側的多晶矽(Poly-Si)膜11c是在基板表側的虛擬多晶矽閘極電極11a，11b形成時，同時形成的多晶矽膜。其下的氧化膜15b是在基板表側的閘極氧化膜15a形成時，同時形成的氧化(SiO2)膜。如此，在基板背側中，形成有與基板表側的多晶矽膜11a，11b同一材料的多晶矽膜11c或與基板表側的閘極氧化膜15a同一材料的氧化膜15b。以下，有時將蝕刻對象膜的多晶矽膜11a，11b，11c簡稱多晶矽膜11。
氧化膜15b之下的SiN膜29，及接觸於矽基板19的SiO2膜10是在CMOS製程工程的初期的階段所被進行的一般性的STI形成製程中，形成於基板表側的膜在基板背側也被形成。SiN膜29是成為乾蝕刻矽基板19而形成填埋STI的溝時的硬遮罩的膜，且在以CMP來使埋入氧化膜(圖11A中的STI17)平坦化時成為阻擋層的 膜。接觸於矽基板19的SiO2膜10是在形成SiN膜19之前，將矽基板19表面氧化時，形成於基板背側的膜。
圖32B是表示在本發明的第3實施例中除去基板背側的多晶矽膜之後的狀態的圖。如此，在第3實施例中，藉由使用對於矽具有高的蝕刻選擇性之氣體來蝕刻，可與除去基板表側的多晶矽11a，11b同時，在基板背側中，除去多晶矽膜11c。
例如，像縱型裝置那樣，以晶舟的支柱來支撐基板背側的一部分時，如圖32A所示般，在基板表側形成多晶矽膜時，有時成膜氣體會繞進基板背側，在基板背側也形成有多晶矽膜。並且，在單片式裝置的情況也有時成膜氣體會繞進被載置於基板載置台上的基板的背側周緣部，在基板背側周緣部形成多晶矽膜。如此的情況，若根據第3實施例，則可高選擇性地除去形成於基板的表側及背側的多晶矽膜。
藉由以上說明的第3實施例所取得的效果是以下(1)~(3)記載的效果的其中至少一個以上的效果。
(1)在Fin-FET電晶體的後閘極製程中，可對於比多晶矽膜11更小含矽率的底層的閘極氧化膜15a或側壁間隔件12高選擇性地除去作為虛擬閘極來形成的多晶矽膜11。
(2)而且，可高選擇性地除去形成於基板的表側及背側的雙方之多晶矽膜11。
(3)由於將蝕刻處理的基板溫度形成30~50℃，因此可高選擇性地蝕刻Si的蝕刻對象膜之多晶矽膜11。並且，最好是設在40~50℃，因此更可高選擇性地蝕刻多晶矽膜11。
(第4實施例)
在3D電晶體的Fin-FET中，因為具有垂直的矽面的區域，所以在矽Fin之中難以藉由離子注入來均一地摻雜。因此，檢討利用固相擴散的技術作為代替技術。第3實施例是利用添加磷的多晶矽膜來進行固相擴散，然後藉由蝕刻來除去添加磷多晶矽膜的情況之例。
利用圖33A~圖35B來說明有關本實施形態的基板處理方法的第4實施例。第4實施例的蝕刻處理是例如與第1實施例~第3實施例同樣使用IF7氣體，在圖3所示的處理單元410中，以和第1實施例~第3實施例同樣的處理條件C1來進行。
圖33A是本發明的第4實施例的蝕刻處理前之Fin-FET電晶體的通道寬度方向的剖面圖。圖33B是本發明的第4實施例的蝕刻處理前之Fin-FET電晶體的3次元概略圖。11d是含有III族或V族的雜質之矽膜，此例是添加磷多晶矽膜。在圖33A及圖33B中，對於與圖30A~30C相同的構成附上同一符號。以下，有時將蝕刻對象膜之含有III族或V族的雜質之多晶矽膜11d，11e簡稱為多晶矽膜11。
首先，如圖33A及圖33B所示般，在形成有Si-Fin構造的基板表側中，以薄的氧化膜15a來覆蓋矽Fin16，其在其上形成添加磷多晶矽膜11d，藉由退火處理來使添加磷多晶矽膜11d中的磷往矽Fin16中擴散。然後，因應所需，藉由高溫退火處理來使矽Fin16中的磷活化，且使擴散。添加磷多晶矽膜11d的含矽率是比氧化膜15a的含矽率更大。
具體而言，藉由CVD法，在400℃~700℃的溫度範圍之任一溫度，將添加磷多晶矽膜11d形成於底層的閘極氧化膜之SiO2膜15a上。其次，在900℃~1050℃的範圍之任一溫度，於N2氣體環境中，在1min~60min的範圍之任一時間退火，使磷從添加磷多晶矽11d擴散至Si-Fin16中。然後，利用閃光燈退火或雷射退火來實施1100℃程度的快速高溫退火，使Si-Fin16中的磷活化。
其次，如圖34A，圖34B所示般，除去添加磷多晶矽膜11d。圖34A是本發明的第4實施例的蝕刻處理後之Fin-FET電晶體的通道寬度方向的剖面圖。圖34B是本發明的第4實施例的蝕刻處理後之Fin-FET電晶體的3次元概略圖。
在以如此的Fin-FET為代表的3D構造中，需要完全除去Fin間的溝內的添加磷多晶矽11d。為此，與垂直方向一起朝水平方向的蝕刻進展的各向同性蝕刻較為理想，被要求對於矽具有高的蝕刻速率，對於底層的SiO2膜15a具有高的選擇性之蝕刻。於是，在此蝕刻工程中也 使用可高選擇且各向同性蝕刻的蝕刻氣體(例如IF7氣體)來除去添加磷多晶矽11d。
藉由如此進行只對矽具有高蝕刻速率的氣體蝕刻，可無添加磷多晶矽的蝕刻殘餘，保持底層的SiO2膜15a的形狀之狀態下，只除去添加磷多晶矽11d。
圖35A是表示在本發明的第4實施例中，除去基板背側的添加磷多晶矽膜之前的狀態的圖。基板背側的最外側的添加磷多晶矽膜11e是在基板表側的添加磷多晶矽11d形成時同時形成之以和添加磷多晶矽膜11d同一材料所形成的添加磷多晶矽膜。其下的氧化膜15b是在基板表側的閘極氧化膜15a形成時同時形成之以和閘極氧化膜15a同一材料所形成的氧化膜(SiO2膜)。
氧化膜15b之下的SiN膜29，及接觸於矽基板19的SiO2膜是與第3實施例同樣，在CMOS製程工程的初期的階段所被進行的一般性的STI形成製程中，形成於基板表側的膜是在基板背側也被形成。
圖35B是表示在本發明的第4實施例中，除去基板背側的添加磷多晶矽膜之後的狀態的圖。如此，在第4實施例中，藉由對於矽具有高的蝕刻選擇性之氣體來蝕刻，可與除去晶圓表側的添加磷多晶矽11d同時，在晶圓背側中，除去添加磷多晶矽11e。
另外，本實施例(第4實施例)是使用添加磷的多晶矽，但亦可使用取代磷而添加硼的多晶矽。
並且，在縱型裝置或單片式裝置中會有成膜 氣體繞進基板的背側或基板的背側周緣部的情形。此時，在基板的背側或基板背側周緣部形成有添加磷多晶矽膜或添加硼多晶矽膜。如此的情況，若根據本實施例(第4實施例)，則與第3實施例的情況同樣，在除去被形成於基板的表側的添加磷多晶矽膜或添加硼多晶矽膜時，可高選擇性地除去被形成於基板的背側之添加磷多晶矽膜或添加硼多晶矽膜。
藉由以上說明的第4實施例所取得的效果是以下(1)~(3)記載的效果的其中至少一個以上的效果。
(1)在Fin-FET電晶體的後閘極製程中，可對於比添加磷多晶矽膜或添加硼多晶矽膜更小含矽率的底層的閘極氧化膜高選擇性地除去在對矽Fin的離子注入用形成的添加磷多晶矽膜或添加硼多晶矽膜。
(2)而且，在除去被形成於基板的表側之添加磷多晶矽膜或添加硼多晶矽膜時，可高選擇性除去被形成於基板的背側之添加磷多晶矽膜或添加硼多晶矽膜。
(3)由於將蝕刻處理的基板溫度設在30~50℃，因此可高選擇性地蝕刻Si的蝕刻對象膜之含有III族或V族的雜質之多晶矽膜11。並且，最好是設在40~50℃，因此更可高選擇性地蝕刻含有III族或V族的雜質之多晶矽膜11。
<第5實施形態>
以下，參照圖面來更詳細說明有關本發明的第5實施形態。
(1)基板處理裝置的構成
首先，主要利用圖36來說明有關本實施形態(第5實施形態)的基板處理裝置的構成。圖36是本實施形態(第5實施形態)的基板處理裝置的概略構成圖，以縱剖面來表示處理單元410。此圖36所示的基板處理裝置是使第1實施形態~第4實施形態的基板處理裝置的第1處理單元(圖3)及第2處理單元(圖5)形成一個處理單元的形態。因此，在圖36中，對於和圖3及圖5同機能及同構成者附上同一符號。
(基板)
作為基板的晶圓60是例如圖37所示那樣形成有含矽膜64，在含矽膜64的上部是形成有變性層65。含矽膜64是在後述的含矽膜除去工程除去。變性層65是例如藉由氧吸附或擴散於含矽膜的表面或上部而形成的含矽氧化膜。
在本實施形態(第5實施形態)中，特別是除了第1實施形態~第4實施形態以外，還具有後述的變性層除去工程，例如對於圖37那樣的基板，藉由組合後述的變性層除去工程及含矽膜除去工程來除去含矽膜的基板處理為其特徵。
(處理室)
處理容器431通常是藉由非金屬材料的石英玻璃或陶瓷來形成圓筒狀。但，若無特別不良情況，亦可為金屬製材料。處理容器431的上端是以頂板454來閉塞，下端是以作為架台之水平的底板448及底板469所閉塞，且藉由後述的壓力調整機構來氣密地密封。處理容器431內的上側的空間是成為混合氣體的混合室630。氣體混合室630是藉由所望的氣流或混合狀態來最適化。並且，亦可構成在氣體混合室630設置淋浴板，使氣體直接供給至後述的處理室445。而且，在底板448面的下側，設有晶圓60的空間是成為處理室445。並且，利用電漿來進行矽氧化膜的除去時，在電漿混合室630(與電漿生成室530同等)，作為後述的激發部之共振線圈521所對向的空間中產生電漿。
(基板支撐部)
在處理室445的底面設有基座459。基座459是具有基座平台411及將基座上的晶圓維持於預定的溫度之基板加熱部463。並且，基板加熱部463是亦可因應所需，含有用以將過剩的熱排除的冷卻機構。而且，基座459是成為藉由複數根的支柱461來支撐的構造。貫通此基座平台411設置複數根的昇降銷413，在其上部具備作為基板支撐部的晶圓支撐銷414。晶圓支撐銷414是延伸至基座 459的中心方向。晶圓60是被載置於基座平台411或晶圓支撐銷414。在此，晶圓支撐銷414是成為支撐晶圓60的外周部的構造，但亦可因應所需，形成支撐晶圓60的中心附近之構造。藉由支撐基板的中心附近，可減輕在支撐基板直徑為450mm那樣大口徑基板時所產生的基板彎曲，可使處理均一性提升。例如，一旦基板彎曲，則彎曲部分附近的氣流或晶圓溫度會與彎曲部分以外的氣流或溫度不同，處理均一性會有變化。基板支撐部是以晶圓支撐銷414所構成。依情況，亦可思考成包含基座平台411及昇降銷413。昇降銷413是被連接至昇降板471，構成可沿著導軸467來藉由昇降驅動部473而昇降。
(排氣部)
在基座459的下方設有排氣部。排氣部是具有作為壓力調整部(壓力調整機構)的APC(Auto Pressure Control)閥479及排氣管480。依情況，亦可將排氣泵481含在排氣部中。APC閥479的閥開度是構成以處理室445內的壓力作為基礎反餽控制。處理室445內的壓力是藉由壓力感測器(未圖示)來測定。在本實施形態所使用的含氟氣體是比一般性的淨化氣體的氮(N2)氣體更重。例如，後述的含碘氣體之一的七氟化碘(IF7)氣體是室溫的比重約為2.7，比氮(N2)氣體更重2.8倍程度。因此，在含氟氣體容易滯留之處理室的底部設置排氣口是有助於抑制含氟氣體的殘留。並且，為了促進含氟氣體的排 出，亦可構成能對排氣部供給淨化氣體。
(擋環)
並且，為了改善處理氣體的流動，亦可設置圓筒狀的擋環458及排氣板465。擋環458是在圓筒側面均一地設置多數個通氣孔，排氣板465是在中央部設有排氣連通孔475。成為藉由基座459，擋環458，排氣板465來形成第1排氣室474，藉由排氣板465及底板469來形成第2排氣室476之構造，第1排氣室474與第2排氣室476是藉由排氣連通孔475來連通。又，第2排氣室476是連通排氣管480。藉由分別設置第1排氣室474及第2排氣室476，可由前述晶圓60的全周方向來均一地排氣，可使對晶圓60的處理均一性提升。
(氣體供給部)
在處理容器431的上部的頂板454，用以從圖中省略的氣體供給設備供給所要的複數的處理氣體之氣體供給管455會被附設在氣體導入口433。在氣體供給管455中，將作為處理氣體的含鹵元素氣體供給至基板的處理氣體供給部，及將作為處理氣體的除去劑(除去氣體)供給至基板的除去劑供給部，以及供給其他的氣體，在此是淨化用的N2氣體，洗滌用的氟化氯(ClF3)氣體等的第三供給部(未圖示)會因應所需而設。除去劑是例如使用氟化氫(HF)氣體等作為除去劑。另外，在此是表示供給氣體 作為除去劑的例子，但並非限於此，亦可構成可使用供給液體之蝕刻方法來除去。又，以濺射來除去變性層時，亦可流動氬等的稀有氣體。在氣體供給部是分別設有流量控制部的質量流控制器477(a)，477(b)及開閉閥478(a)，478(b)，可控制氣體供給量。在此是只記載到除去劑供給部，但亦可具有第三以後的氣體供給部。又，亦可將所使用的氣體予以事前混合之後流至氣體導入口433。而且，在處理容器431內，為了調整處理氣體的流動，而設有大致圓形由石英玻璃或陶瓷所構成的擋板460。又，亦可因應所需形成使用淋浴板的構造。藉由流量控制部及APC閥479來調整供給量，排氣量，藉此處理容器431及處理室445的壓力會被控制於所望的值。
(激發部)
利用電漿來進行變性層膜的除去時，亦可設置使產生電漿的激發部。
作為激發部的共振線圈432為了形成預定的波長的駐波，而使能以一定波長的模式共振之方式設定捲徑，捲繞間距及捲數。亦即，共振線圈432的電性長度是設定成相當於從高頻電源444供給的電力的預定頻率之1波長的整數倍(1倍，2倍，···)或半波長或1/4波長的長度。例如，27.12MHz的情況，1波長的長度是約11公尺。所使用的頻率及共振線圈長是按照所望的電漿發生狀態或電漿發生室630的機械性的尺寸等來選擇即可。
更具體而言，共振線圈432是考慮施加的電力或產生的磁場強度或所適用的裝置的外形等，例如以能夠藉由800kHz~50MHz，0.5~5kW的高頻電力來產生0.01~10高斯程度的磁場之方式，構成50~300mm2的有效剖面積，且200~500mm的線圈直徑，在處理容器431的外周側捲繞2~60次程度。構成共振線圈432的素材是使用銅管，銅的薄板，鋁管，鋁薄板，在聚合物帶上蒸鍍銅或鋁的素材等。共振線圈432是以絕緣性材料來形成平板狀，且藉由在底板448的上端面鉛直立設的複數的支撐部所支撐。
共振線圈432的兩端是被電性接地，但共振線圈432的至少一端為了在裝置的最初的設置時或處理條件的變更時微調該共振線圈的電性長度，而經由可動接頭522來接地。例如，藉由固定接地處來接地。而且，在裝置的最初的設置時或處理條件的變更時，為了微調共振線圈432的阻抗，而在共振線圈432之被接地的兩端之間藉由可動接頭524來構成給電部。
亦即，共振線圈432是在兩端具備被電性接地的接地部，且在各接地部之間具備從高頻電源444供給電力的給電部。並且，至少一方的接地部是可調整位置的可變式接地部，給電部是亦可作為可調整位置的可變式給電部。當共振線圈432為具備可變式接地部及可變式給電部時，如後述般，在調整電漿發生室630的共振頻率及負荷阻抗時，可更簡便地調整。
而且，在共振線圈432的一端(或兩端)，以相位及逆相位電流能夠在共振線圈432的電性中點流至對象的方式插入由線圈及屏蔽所構成波形調整電路。如此的波形調整電路是藉由將共振線圈432的端部設為電性非連接狀態或設定成電性等價的狀態來構成電路。又，共振線圈432的端部是亦可藉由軛串聯電阻設為非接地，直流連接至固定基準電壓。
外側屏蔽452是遮蔽電磁波往共振線圈432的外側洩漏，且用以在與共振線圈432之間形成為了構成共振電路所必要的電容成分而設。外側屏蔽452一般是使用鋁合金，銅或銅合金等的導電性材料來形成圓筒狀。外側屏蔽452是離共振線圈432的外周，例如隔5~10mm程度配置。而且，通常外側屏蔽452是被接地成與共振線圈432的兩端等電位，但為了正確地設定共振線圈432的共振數，外側屏蔽452的一端或兩端是可調整接頭位置，或亦可在共振線圈432與外側屏蔽452之間插入調整電容。並且，藉由被電性接地的外側屏蔽452及共振線圈432來構成螺旋共振器。
高頻電源444是只要可對共振線圈432供給必要的電壓及頻率的電力之電源，便可使用RF產生器等的適當的電源。例如，使用可供給頻率80kHz~800MHz，0.5~5kW程度的電力之高頻電源。
並且，在高頻電源444的輸出側是設置有反射波電力計468，藉由反射波電力計468所檢測出的反射 波電力是被輸入至作為控制部使用的控制器600。控制器600不只是控制高頻電源444，例如還進行包含基板搬送機構或閘閥的動作等之該基板處理裝置全體的控制。作為顯示裝置的顯示器是例如顯示反射波電力計468之反射波的檢測檢果等設於該基板處理裝置的各種檢測部所檢測出的資料等。另外，在高頻電源444設有控制發送頻率的頻率匹配器526。
在本實施形態中，激發部是以共振線圈432所構成，但亦可思考含高頻電源444，外部屏蔽452，反射波電力計468，頻率匹配器526之中1個以上。
(基板搬送系)
其次，有關本實施形態的基板的搬送系是與圖1及圖2所揭示之基板處理裝置相同的形態，且其搬送形態也相同，所以在此省略說明。
(控制器)
控制器600是控制上述的各部，而使能夠進行後述的基板處理工程。與圖6重複的部分是有時省略說明。
(控制部)
如圖38所示般，控制部(控制手段)的控制器600是構成為具備CPU(Central Processing Unit)600a，RAM(Random Access Memory)600b，記憶裝置600c，I/O埠 600d的電腦。RAM600b，記憶裝置600c，I/O埠600d是構成可經由內部匯流排600e來與CPU600a進行資料交換。控制器600是例如連接構成為觸控面板等的輸出入裝置601。
記憶裝置600c是例如以快閃記憶體，HDD(Hard Disk Drive)等所構成。在記憶裝置600c內可讀取地儲存有控制程式或製程處方等，該控制程式是控制基板處理裝置的動作，該製程處方是記載有後述的基板處理的程序或條件等。
I/O埠600d是被連接至上述的昇降驅動部473，基板溫度調整部463，APC閥479，質量流控制器477(a)，477(b)，開閉閥478(a)，478(b)，排氣泵481，大氣搬送機器人130，閘閥313，314，真空機械手臂單元320等。另外，在設置激發部時是構成亦可連接至高頻電源444，可動接頭524，反射電力計468，頻率匹配器526。
CPU600a是構成從記憶裝置600c讀出控制程式實行，且按照來自輸出入裝置601的操作指令的輸入等，從記憶裝置600c讀出製程處方。而且，CPU600a是構成可按照讀出後的製程處方的內容，控制昇降驅動部473之昇降銷413的上下動作，基板溫度調整部463之晶圓60的加熱‧冷卻動作，APC閥479之壓力調整動作，質量流控制器477(a)，477(b)及開閉閥478(a)，478(b)之處理氣體的流量調整動作等。
(2)基板處理工程
接著，利用圖39來說明有關作為本實施形態的半導體製造工程之一工程實施的基板處理工程。如此的工程是藉由上述的基板處理裝置來實施。另外，在以下的說明中，構成基板處理裝置的各部的動作是藉由控制器600來控制。在此，與第1實施形態~第4實施形態的基板處理工程相異的點是在於供給含鹵元素(最好是含碘)的蝕刻氣體，選擇性蝕刻Si膜的工程，以及除去妨礙此蝕刻氣體的浸透之變性層的工程的點。除去此變性層的工程是在含碘的蝕刻氣體之蝕刻工程前或後皆可，可依據形成於作為蝕刻對象的基板之裝置的構造來適當設定。另外，除去此變性層的工程是在第1實施形態~第4實施形態的基板處理工程中當然也可適用。
(基板的搬入工程S10)
首先，晶圓60會從FOUP110藉由大氣搬送機器人130來搬送至裝載鎖定腔室250。在裝載鎖定腔室250中進行真空排氣，從EFEM內的大氣環境或惰性氣體環境來置換成真空環境或惰性氣體環境，被供給惰性氣體的減壓環境。一旦環境的置換終了，則位於裝載鎖定腔室250與傳送模組310之間的閘閥311會被開放，晶圓600會藉由真空機械手臂單元320來從裝載鎖定腔室250搬送至傳送模組310內。一旦被搬送，則閘閥311關閉。然後，通過 設在傳送模組310與處理單元410之間的閘閥313來載置於昇降銷413上的晶圓支撐銷414。一旦晶圓搬送機構退避至處理室445外，則閘閥313關閉。此晶圓60的搬送時，以惰性氣體來淨化搬送路徑，且在減壓狀態下進行為理想。藉由形成惰性氣體環境且減壓狀態，可抑制形成於晶圓60的半導體元件的氧化(氧吸附)或非意圖之水分的吸附等。
(基板加熱工程S20)
其次，使昇降銷413下降，將晶圓60載置於基座平台411上。在此昇降銷413的昇降是藉由昇降驅動部473來昇降之下進行。基座459所具備的基板溫度調整部463是預先被加熱至預定的溫度，將晶圓60加熱至預定的晶圓溫度。因應所需，用以將過剩的熱(反應熱)排熱的冷卻機構也可併用。在此，預定的晶圓溫度是後述的除去氣體或蝕刻氣體充分地氣化的溫度帶，形成於晶圓60的膜特性不會變質的溫度。
(變性層除去工程S30)
接著，從氣體供給管455供給作為預定的除去劑之除去氣體至晶圓60，從晶圓60進行變性層的除去。在此，所謂變性層是形成於以矽作為主成分的膜(及形成於該矽膜的圖案)的表面之含有矽的氧化膜。變性層是例如在使晶圓60移動時與移動中的環境中所含的氧反應而形成。 並且，與在進行溼蝕刻、洗淨等時所使用的水或環境中存在的氧反應形成。以矽作為主成分的膜是有非晶形矽膜，多晶矽膜，P(磷)摻雜矽膜，B(硼)摻雜矽膜，As(砷)摻雜矽膜，C(碳)摻雜矽膜等。變性層的除去是藉由將除去劑供給至晶圓60來進行。例如，藉由供給除去氣體來進行。除去氣體是例如使用HF氣體，設定於0.1slm~10slm之中預定的氣體流量。例如設定於3slm。處理室內的壓力是例如設定於1Pa~1300Pa之中預定的壓力。例如設定於100Pa。HF氣體是特別對於矽氧化膜的除去有效。此情況，亦可將HF氣體導入至處理室，或將七氟化碘(IF7)氣體與氫(H2)氣體的混合氣體導入至處理室而電漿化，藉此使HF氣體成分發生。特別是藉由供給IF7氣體，可進行後述Si含有膜除去工程的預備處理。亦即，可除去變性層及含矽膜的中間層，在含矽膜除去工程可更確實地除去含矽膜。並且，在此是顯示以HF氣體來除去變性層的例子，但並非限於此。例如，亦可構成供給還原性的氣體，除去氧。還原性的氣體是例如有氫(H2)氣體。又，若洗淨液等對表面的氧吸附量為容許範圍內，則亦可以使用除去液(例如HF水溶液)作為除去劑的溼蝕刻法來除去變性層。又，亦可使用將氬(Ar)等的稀有氣體及氫氣體等的還原性的氣體的任一方或雙方活化(電漿化)後的氣體作為除去劑，供給至晶圓60除去變性層。將被活化的稀有氣體供給至晶圓60，可濺射變性層而除去。並且，將被活化的氫供給至晶圓60，可還原 變性層。藉由如此將活化後的除去劑(例如被活化的Ar)供給至晶圓60，與使用HF氣體的情況作比較，可不損傷形成於晶圓60上的其他的膜來除去變性層。亦即，可不損傷作為埋入膜的機能來進行變性層65a的除去。又，變性層的除去是例如藉由供給含鹵元素的氣體來進行。除去氣體是含鹵元素氣體例如由氟(F)，氯(Cl)，溴(Br)，碘(I)之中含二個以上的鹵元素的氣體。例如有五氟化碘(IF5)，七氟化碘(IF7)，三氟化溴(BrF3)，五氟化溴(BrF5)，二氟化氙(XeF2)，三氟化氯(ClF3)等。
變性層的除去後具備新的其次工程進行必要的淨化處理為理想。
(變性層抑制工程S40)
此工程是在變性層的除去後，防止變性層再成長。例如，藉由將晶圓60保持於惰性氣體環境，還原性環境，真空環境中來抑制變性層的發生。由於本實施形態是在同一處理室進行一連串的處理，因此不會有使氧混入處理室的環境之情形，可迅速地移至其次的工程。
(處理氣體供給工程S50)
接著，從氣體供給管455供給預定的處理氣體。處理氣體是供給含氟的氣體(含氟氣體)作為蝕刻氣體。並且，亦可供給淨化用或稀釋用的惰性氣體。在此，含氟氣體 是含氟(F)一個以上的氣體。例如有五氟化碘(IF5)，七氟化碘(IF7)，三氟化溴(BrF3)，五氟化溴(BrF5)，二氟化氙(XeF2)，三氟化氯(ClF3)等。較理想是五氟化碘(IF5)，七氟化碘(IF7)等含碘的氣體(含碘氣體)，更理想是使用七氟化碘(IF7)。IF7是可使含矽膜積極性(選擇性)地除去。並且，惰性氣體是例如使用氮(N2)氣體，但亦可為He，Ne，Ar等的稀有氣體。
與氣體的供給同時藉由APC閥479來調整排氣量，藉此使處理室445內的全壓力在1~1330Pa程度的範圍內，且使IF7的分壓在1~1330Pa程度的範圍內，維持於預定的壓力。例如，被維持於100Pa。各自的氣體流量是在0.1~10SLM程度的範圍內，設定於預定的流量。例如，設定於3SLM。又，亦可因應所需，一旦將處理容器431及處理室445的環境排氣之後供給預定的氣體。又，一供給IF7氣體，隨即開始矽膜的蝕刻，因此最好壓力或氣體流量是迅速第設定成預定的值。在此，當然第1實施形態及第4實施形態的處理條件C也可適用在本實施形態中。
(含矽膜除去工程S60)
在以預定的值且預定的時間維持基板溫度，壓力，氣體流量之下，選擇性地僅預定的量除去含矽膜。尤其IF7氣體是在室溫程度(例如基板溫度30℃~50℃)不使用電漿，可選擇性地高蝕刻速率除去矽膜。
另外，此時，亦可在以晶圓支撐銷414來支撐晶圓60的狀態下供給蝕刻氣體。在以晶圓支撐銷414來支撐的狀態下供給蝕刻氣體之下，可除去形成於晶圓60的背面之以矽作為主成分的膜(含矽膜)。並且，以晶圓支撐銷414支撐晶圓60的支撐是可在某程度供給蝕刻氣體之後進行，或在供給蝕刻氣體之前。
在此，若比較晶圓60的表面及背面，則在晶圓60的表面是形成有構成半導體裝置之微細的凹凸，在背面是成為在表面形成有以矽作為主成分的膜之狀態。依照以晶圓支撐銷414來支撐的時機，有過度除去形成於凹凸內部之以矽作為主成分的膜之情形，或即使適度除去也會成為在背面留下膜的狀態之情形。藉由使往晶圓60的表面及背面的供給時間不同，可均一地處理晶圓60的表面及背面。
(變性層除去工程S70)
因應所需，進行含矽膜除去後留下的變性層的除去。在此，所謂變性層是在以矽作為主成分的膜的表面形成之含有矽的氧化膜。此情況，亦可將HF氣體導入至處理室，或亦可將IF7氣體與H2氣體的混合氣體導入至處理室而電漿化之下使HF氣體成分產生。
藉由供給IF7氣體，在上述的含矽膜除去工程，即使含矽膜殘留，還是可除去含矽膜。並且，含矽膜及變性層的中間膜也可除去。而且，亦可利用使氬等的稀 有氣體及氫氣體等的還原性的氣體的任一方或雙方活化(電漿化)的氣體，作為除去劑，供給至晶圓60來除去變性層。藉由將被活化的稀有氣體供給至晶圓60，可濺射變性層而除去。並且，藉由將被活化的氫供給至晶圓60，可還原變性層。
藉由如此將活化後的除去劑供給至晶圓60，可不損傷形成於晶圓60上的其他的膜，來除去變性層。另外，此時，亦可以晶圓支撐銷414來支撐晶圓60之後供給除去氣體。又，亦可在供給除去氣體之中以晶圓支撐銷414來支撐晶圓60。此情況，由於除去氣體暴露於晶圓表面的矽電極(圖案)及晶圓背面的時間不同，因此除去氣體會多量暴露於晶圓表面。
並且，HF氣體的反應性也為反應室環境中的水分量所左右，因此使電漿化而利用充分活性的除去氣體來除去變性層為有效。
(淨化‧冷卻工程S80)
一旦必要的除去工程結束，則停止除去氣體的供給，將處理容器431及處理室445的環境氣體排氣。此時，亦可一邊流動淨化用的惰性氣體，一邊排氣。並且，像上述那樣，含鹵氣體是比淨化氣體更重，因此有可能除去氣體殘留。所以，為了不使除去氣體殘存，最好進行充分的淨化。例如，交替進行淨化用的惰性氣體的供給與環境氣體的排氣。藉此，可防止在處理室內殘留含鹵氣體或往處理 室外流出。並且，使昇降銷413上昇，將晶圓60冷卻至可從基座平台411搬離的溫度。
(基板搬出工程S90)
一旦晶圓60被冷卻至可搬送的溫度，完成從處理室搬出的準備，則以上述基板搬入工程S10的相反的程序搬出。
尤其在上述那樣的基板處理工程中，對於具有長寬比大的溝構造之裝置被形成於表側的基板，除去此溝構造內部的變性層時，使氣體電漿化(活化)而射入溝內部為有效。
詳述有關本實施形態(第5實施形態)的變性層的除去工程的有效性。
當蝕刻工程之除去對象的含矽膜被變性層所覆蓋時，若該變性層為充分厚且緻密的膜，則阻礙IF7氣體的浸透，不產生矽的除去反應。但，變性層為自然氧化膜那樣薄且粗的膜時，IF7氣體會透過變性層而與底層的矽反應，雖矽會被除去，但變性層會作為殘渣留下。
特別是含矽膜的表面容易自然氧化，所以此自然氧化膜的除去若不留意，則在IF7氣體之含矽膜除去後非意圖使產生殘渣。
而且，含矽膜除去前，即使基板的溼洗淨為可能，含矽膜除去後，也會因為微細且高長寬比的構造物露出，所以大多的情況無法進行基板的溼洗淨。在此，所 謂微細的高長寬比的構造物是例如有柱構造。如此的情況是若在含矽膜除去後留下變性層的殘渣，則有可能無除去的方法。例如，在溼洗淨露出微細且高長寬比的構造物之晶圓60時，會有像上述那樣圖案倒塌的課題。因此，在含矽膜的除去前除去成為殘渣的來源之變性層特別重要。
(3)第5實施例(含變性層的除去工程的氣體蝕刻)
以下，根據圖40A~圖40M來說明有關適合實施本實施形態的後端微細圖案形成流程。尤其圖40G，圖40J是表示對於矽具有高的蝕刻速率，例如實施對於SiO2膜，Si3N4膜，碳膜持高的選擇性的氣體蝕刻之工程的一例。
並且，圖40A~圖40M是表示以矽材為核心形成SiO2膜的側壁之後再形成矽膜而將SiO2膜的側壁回蝕形成未滿微影解像限度的溝圖案之負片SADP法者。且以解像限度尺寸以上形成的矽核心圖案是利用微影及乾蝕刻來圖案化，使用在碳膜及矽反射防止膜上塗佈光阻之多層光阻膜的情況。而且，顯示在被圖案化上層疊TiN膜，矽膜，SiO2膜的多層膜之上進行負片SADP的例子。該等的多層膜是被使用在後端(back-end)。
並且，顯示適合本發明之一例的製程流程，底層的層疊的膜的組合等是無特別加以限定。
在本實施形態中，首先起初如圖40A所示 般，以微影來使光阻1圖案化及薄化。
接著，如圖40B所示般，以被圖案化的光阻1作為遮罩，藉由乾蝕刻來將底層的矽反射防止膜2及碳硬遮罩3轉印圖案。
其次，藉由灰化機來除去光阻1之後，如圖40C所示般，以被圖案化的矽反射防止膜層2及碳硬遮罩層3作為遮罩來使底層的矽膜4圖案化。
其次，如圖40D所示般，藉由灰化機來除去碳硬遮罩層3，藉此形成矽膜4的核心圖案(以矽作為主成分的突起)。在此以矽作為主成分的突起之間形成有第1溝43。
其次，如圖40E所示般，將SiO2膜35成膜。對於矽膜4的核心，覆蓋佳且均一地成膜較為理想。藉由SiO2膜35成膜來形成第2溝44。
其次，如圖40F所示般，使矽膜36形成覆蓋於SiO2膜35上。此時，密集配置矽核心的區域是形成能以矽膜36來填埋鄰接的SiO2膜35的側壁間的溝。該鄰接的側壁間的間隔是埋有矽膜36，且以矽膜4的核心圖案尺寸及間距，SiO2膜35的膜厚來進行調整，而使其間隔能夠成為所望的尺寸。具體而言，以使形成於SiO2膜35上的矽膜36之中，形成於第2溝44上的矽膜36的膜厚能夠變厚的方式調整。而且，形成於SiO2膜35上的矽膜36是在形成於第2溝44上的矽膜36以外調整成同膜厚為理想。
其次，如圖40G所示般，調整蝕刻條件，將 矽膜36回蝕，只使矽膜36填埋的區域的矽膜36留在前述第2溝44內。此時，在寬的溝圖案(第3溝45)中，側壁的矽膜36，底的矽膜36是需要完全除去。為此，需要各向同性蝕刻。此時，溝的寬度是第2溝的寬度<第1溝<第3溝的寬度的關係。在此工程中實施使用IF7氣體的氣體蝕刻，作為對於矽具有高的蝕刻速率，且與SiO2膜是持高的選擇性之蝕刻。IF7氣體的供給條件之一例是以流量1公升(假設只顯示中心的條件)，壓力200~500Pa附近，在室溫程度(例如30℃~50℃)實施。此時，例如，調整成面向第3溝的矽膜36(上述側壁的矽膜36，上述底的矽膜36)且在被堆積於矽膜4上的SiO2膜35上所被堆積的矽膜36等是完全被除去，只留下被形成於第2溝44上的矽膜36那樣的條件。另外，當然第1實施形態及第4實施形態的處理條件C也無妨。此情況是例如以蝕刻時間來調整。
在此，供給作為處理氣體的蝕刻氣體時，如上述般預先實施使用除去劑的處理為理想。
接著，如圖40H所示般，乾蝕刻SiO2膜35，將矽膜4的核心圖案與留在SiO2膜的溝的矽膜36之間的SiO2膜35除去，而形成溝圖案。
其次，如圖40I所示般，以圖40H所形成的圖案作為遮罩，藉由乾蝕刻來使底層的SiO2膜37圖案化。SiO2膜37的蝕刻阻擋層，在此是顯示矽膜38被鋪於下面的情況作為一例。
其次，如圖40J所示般，在蝕刻SiO2膜而形成的溝圖案之中例如埋入碳系膜39。亦可取代碳膜而使用一般性的光阻材。為了從溝的底填埋，最好以旋轉塗層的方法塗佈。而且，藉由回蝕來將被圖案化的矽膜4，36蝕刻至表面出來為止。
其次，如圖40K所示般，矽膜是以碳系膜39不削去的蝕刻條件來除去表面的圖案。此時首先進行矽膜4，36的蝕刻。最好與底層的SiO2膜一起對於碳系膜9也具有高選擇性的膜，例如使用IF7的氣體蝕刻。IF7氣體的供給條件是以流量1公升(假設只顯示中心的條件)，壓力200~500Pa附近，溫度30℃~50℃實施。在此，當然第1實施形態及第4實施形態的處理條件C也無妨。
此時，在縱型裝置中，由於晶圓背面露出，因此可同時除去晶圓背面的矽膜。
另一方面，單片式裝置的情況也在IF7氣體供給時以晶圓支撐銷414來使晶圓60浮起，藉此在將蝕刻氣體送入至晶圓背面之下可同時除去晶圓背面的矽膜。另外，此時，亦可以晶圓支撐銷414來支撐晶圓60之後供給除去氣體。此情況因為除去氣體暴露於晶圓表面的矽電極(圖案)及晶圓背面的時間不同，因此除去氣體會多暴露於晶圓表面。
其次，切換成SiO2膜蝕刻，以底層的矽膜38作為蝕刻阻擋層來蝕刻SiO2膜37。
其次，如圖40L所示般接著蝕刻矽膜38及作為電極 的TiN膜62的2層。而且，藉由灰化來除去碳系膜39。此時的灰化是不含氧系氣體的灰化為理想。
其次，如圖40M所示般以被圖案化的矽膜8及TiN膜62作為遮罩在底層的SiO2膜10中形成溝。後端製程的銅鑲嵌製程的溝圖案是能以未滿微影的解像限度的間距所形成。
並且，在本實施形態(第5實施形態)是記載有關利用除去氣體或蝕刻氣體來直接除去對象的膜之工程，但並非限於此，亦可使鹵氯氣體與矽氧化膜反應而生成反應物，使反應物加熱‧氣化而除去。
並且，在本實施形態(第5實施形態)是記載有關形成於含矽膜的上部之矽氧化膜作為變性層，但並非限於此。例如，在光阻灰化時進行使用氫及氮的電漿處理時，於基板或形成於基板的膜的表面形成氮化膜。此氮化膜存在時也有可能產生與上述同樣的問題，可藉由在除去含矽膜之前除去氮化膜(變性層)來抑制殘留的氮化膜的量。
又，若如上述般根據本實施形態(第5實施形態)，則顯示以除去劑來除去形成於矽膜的變性層，以蝕刻氣體來除去矽膜的例子，但並非限於此。例如，亦可構成在除去以矽作為主成分的虛擬閘極電極時，以除去劑來除去形成於虛擬閘極電極的表面之自然氧化膜後，以蝕刻氣體來除去虛擬閘極電極，亦可構成以除去劑來除去形成於電極形成用的模製矽膜的表面之自然氧化膜後，以蝕 刻氣體來除去模製矽膜。
若如此根據本實施形態(第5實施形態)，則即使在形成於基板的半導體裝置堆積有自然氧化膜，還是可用除去劑來除去形成於矽膜的變性層，使被變性層覆蓋的矽膜露出於表面，以蝕刻氣體來除去此矽膜。尤其在本實施形態中，Si膜及Si膜以外的膜是可使用具有顯著的選擇性之七氟化碘(IF7)氣體作為蝕刻氣體。
(4)本實施形態的效果
若根據本實施形態，則可取得以下(a)~(d)所示的1個或複數的效果。
(a)在利用含氟的蝕刻氣體來選擇性地除去Si膜的氣體蝕刻處理中，可事前除去阻礙矽除去反應的變性層。
(b)並且，在利用含氟的蝕刻氣體來選擇性地除去Si膜的氣體蝕刻處理中，可抑制存在於除去對象的含矽膜表面之變性層所引起的殘渣。
(c)並且，可抑制基板處理裝置被前述變性層所引起的殘渣污染。
(d)並且，在利用含氟的蝕刻氣體來選擇性地除去Si膜的氣體蝕刻處理中，可抑制存在於被除去對象的含矽膜覆蓋之處的變性層所引起的殘渣。
(e)並且，在以除去氣體來除去變性層之後以含氟氣體來除去含矽膜之下，可不使形成於基板的電極 倒塌，除去含矽膜。
(f)並且，在含矽膜除去工程後進行變性層的除去工程之下，可除去形成於含矽膜與電極的界面之氧化膜。
本發明並不限於前述實施形態，當然可不脫離其要旨的範圍實施各種變更。
並且，前述實施形態是在1台的基板處理裝置中，構成可進行第1蝕刻處理、第2蝕刻處理及第3蝕刻處理，但亦可構成分別在不同的基板處理裝置進行第1蝕刻處理、第2蝕刻處理及第3蝕刻處理。
其次，有關利用前述的圖39來舉例說明的基板的處理流程，按其要素分割在不同的場所進行的情況，作為基板處理流程的其他形態。
在圖41A顯示基板處理流程的其他形態例。在此是以變性層除去裝置610來進行變性層除去工程S30之後，以含矽膜除去裝置612來進行含矽膜除去工程S60。並且，在將基板儲存於惰性氣體環境的容器611來搬送之下，抑制新的變性層的發生，作為變性層抑制工程S40。如此的形態的具體例，例如可舉藉由溼洗淨裝置來除去變性層膜，使用N2淨化FOUP(Front Opening Unified Pod)來將基板搬送至進行含矽膜的除去的裝置之例。又，變性層除去方法是不限於溼洗淨，亦可為使用氣體的乾製程。在此，變性層的除去方法及新的變性層的抑制方法，只要是該當業者，便可在本發明的技術思想的範 圍內，實施各種的改良，變更，附加。
在圖42B中顯示基板處理流程的另外其他的形態例。在此是顯示使用群集型的基板處理裝置，以被惰性氣體淨化的真空搬送室615來連結變性層除去用的反應室613與含矽膜除去用的反應室614，連續性地進行一連串的處理的情況。在此是在反應室613進行變性層除去工程S30及S70，在真空搬送室615進行變性層抑制工程S40，在反應室614進行含矽膜除去工程S60。另外，亦可在各個的反應室進行變性層除去工程S30及S70。
本實施形態是在第1處理單元中利用加熱器及冷卻劑供給路來調整晶圓溫度，但不限於此，若是液化溫度比室溫低的溫度的蝕刻氣體，則亦可不使用加熱器，以冷卻劑來進行溫度調整。又，亦可設為在調整循環的液溫之下，持有冷卻及加熱雙方的機能之溫度控制機構。
又，前述實施形態是以單片式裝置為例進行說明，但本發明亦可適用在例如在晶舟上堆疊複數個水平姿勢的基板，將該晶舟搬入至處理室內的狀態下進行處理的縱型裝置。在第1實施形態中，將進行前述步驟S5的側壁形成後的基板搭載複數個於晶舟上而搬入至處理室內，進行前述步驟S6的核心圖案除去處理。然後，一旦核心圖案除去處理終了，則將晶舟搬出至處理室外，在其他的處理裝置中，進行前述步驟S7以後的處理。在第2實施形態中，將形成有第2實施例的圖26所示的矽硬遮罩之基板，或形成有第3實施例的虛擬多晶矽膜或第4實 施例的添加磷多晶矽膜之基板搭載複數個於晶舟上而搬入至處理室內，進行前述第2實施例的矽硬遮罩除去處理或第3實施例的虛擬多晶矽膜除去處理或第4實施例的添加磷多晶矽膜除去處理。
此時，在縱型裝置中也使用IF7氣體作為核心圖案除去處理的蝕刻氣體，以和單片式裝置的情況同樣的溫度或壓力條件來進行蝕刻處理。如此一來，在縱型裝置中也在第1實施形態中，可對側壁膜的SiO2膜10及底層的Si3N4膜5高選擇性地蝕刻Si的核心圖案4。
最好在縱型裝置中也例如在第1實施形態中，依序實施核心圖案除去處理的(d)IF7氣體之蝕刻處理，(e)例如O3氣體(臭氧氣體)之蝕刻處理，(f)IF7氣體之蝕刻處理。例如，在第2實施形態中，依序實施第2實施例的矽硬遮罩除去處理的(d)IF7氣體之蝕刻處理，(e)例如O3氣體(臭氧氣體)之蝕刻處理，(f)IF7氣體之蝕刻處理。在此，上述的(d)及(f)的處理條件是與單片式裝置的情況同樣的溫度或壓力。
詳細是往處理室內導入IF7氣體，進行IF7氣體之第1蝕刻處理，然後，將處理室內以惰性氣體置換。之後，往處理室內導入O3氣體，進行O3氣體之第2蝕刻處理，然後，將處理室內以惰性氣體置換。之後，進行IF7氣體之第3蝕刻處理。
如此一來，在縱型裝置中也例如在第1實施形態中，與除去基板表側的Si核心圖案4同時，如圖15 所示般，在基板背側中可除去Si膜2、CHM膜3及Si膜4的層疊膜。詳細是可藉由處理(d)來除去基板表側的Si核心圖案4及基板背側的Si膜4，藉由處理(e)來除去基板背側的CHM膜3，藉由處理(f)來除去基板背側的Si膜2。例如，在第2實施形態中，與除去基板表側的矽硬遮罩同時，如圖28，圖29所示般，在基板背側中可除去矽反射防止膜2、碳膜3及矽硬遮罩4的層疊膜。詳細是藉由處理(d)來除去基板表側的矽硬遮罩4及基板背側的矽反射防止膜2，藉由處理(e)來除去基板背側的碳膜3，藉由處理(f)來除去基板背側的矽硬遮罩4。
又，本發明是可適用在半導體記憶體之一種類的DRAM的元件構造或電晶體的閘極電極形成等各種的SADP法。又，本發明是不限於位在SADP製程的底層之多層硬遮罩的構造。亦可為按照製程的種類，例如在Si基板上具有SiO2，Si3N4，SiO2的3層硬遮罩的情況，或具有Si3N4膜及SiO2膜的2層硬遮罩的情況，或除此以外。
並且，在本發明中，藉由組合：在使用含氟的蝕刻氣體之Si膜的選擇乾蝕刻中，除去存在於除去對象的含矽膜表面的變性層之工程，及抑制新的變性層的發生之工程，及除去存在於被除去對象的含矽膜所覆蓋之處的變性層之工程，提供一種可一邊除去不要的變性層，一邊進行矽的選擇除去之基板處理方法及基板處理裝置，不是以基板的同時處理片數，保持基板的方向，稀釋用氣體 或淨化用氣體的種類，洗滌方法，基板處理室或加熱機構及冷卻機構的形狀等來限定實施範圍者。
又，本發明是不限於乾蝕刻形成於基板的變性層及含矽膜的任一方或雙方之工程，亦可進行堆積於基板處理室內的變性層或含矽膜的除去(洗滌)工程。
並且，在本實施形態中，以往為了更進一步謀求高集成化而使圖案的微細化進展，但隨著微細化進展，會產生微細化後之圖案固有的問題。其一例，可舉溼蝕刻時的液體的表面張力所造成的圖案倒塌。例如，在矽(Si)的除去工程中，於氫氧化四甲銨水溶液(TMAH)等之蝕刻後純水洗淨，一邊以表面張力比純水小的異丙醇(IPA)置換一邊進行乾燥，藉此防止洗淨液的表面張力所造成的圖案倒塌。然而，隨著圖案的微細化，即使利用此方法也無法完全防止圖案的倒塌。作為解決此問題的手段，若根據藉由本發明之含碘的蝕刻氣體來進行矽的除去之乾蝕刻，則在今後的圖案的微細化也可適用。
而且，在本實施形態中，在NAND快閃記憶體等的3D構造的裝置的製造中，就以往使用電漿的反應性離子蝕刻而言，難以對於多晶矽以外的膜(例如矽氧化(SiO2)膜，矽氮化(SiN)膜，矽氧氮化(SiON)膜，碳(C)膜等)高選擇性地除去多晶矽(Poly-Si)膜。亦即，以多晶矽(Poly-Si)膜及矽氧化(SiO2)膜的層疊構造來貫穿貫通溝之後露出於側壁的多晶矽(Poly-Si)膜及矽氧化(SiO2)膜的層之中，只蝕刻多晶矽(Poly-Si)膜 的情形，就以往使用電漿的反應性離子蝕刻而言，因為與多晶矽以外的膜的選擇性的問題或需要各向同性蝕刻的點，所以非常困難。並且，也有與硬遮罩膜(例如碳膜等)的選擇性的問題。難對應於隨如此的圖案的微細化而令裝置構造的繁雜化。作為解決此問題的手段，若藉由本發明的蝕刻氣體，以無電漿進行各向同性蝕刻，而進行矽的除去，則今後的圖案的微細化也可適用。特別是藉由使用含七氟化碘的含碘氣體(含碘的氣體)作為蝕刻氣體，與既存的蝕刻氣體作比較，可由其化學的性質與矽以外的膜的選擇性佳地進行矽的除去。因此，可適用在今後隨圖案的微細化而令裝置構造的繁雜化。
又，本發明不只是半導體製造裝置，亦可適用在像LCD製造裝置那樣製造玻璃基板的裝置。又，本發明是亦可適用在多片式型或一列式型或群集型等各型的單片式裝置或橫型的基板處理裝置等。不限於像本實施形態的基板處理裝置那樣處理半導體晶圓的半導體製造裝置等，亦可適用在處理玻璃基板的LCD(Liquid Crystal Display)製造裝置，太陽電池製造裝置等的基板處理裝置，MEMS(Micro Electro Mechanical Systems)製造裝置。
以下附記有關本發明的較佳形態。
<附記1>
若根據本發明之一實施形態，則可提供一種微細圖案形成方法，其係包含： 核心圖案形成工程，其係於基板表側形成預定的線寬的核心圖案；側壁形成工程，其係對於在前述核心圖案形成工程形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，其特徵為：在前述核心圖案除去工程中，與前述核心圖案的除去並行，除去在前述核心圖案形成工程中堆積於基板背側的膜。
<附記2>
較理想，如附記1的微細圖案形成方法，其中，前述核心圖案形成工程包含曝光顯像工程及乾蝕刻工程。
<附記3>
較理想，如附記2的微細圖案形成方法，其中，前述基板係於其表側具有：形成於構成前述核心圖案的膜之上的硬遮罩膜、及形成於前述硬遮罩膜之上的反射防止膜、及形成於前述反射防止膜之上的光阻膜，在前述曝光顯像工程中，以能夠形成前述預定的線寬的光阻圖案之方式，將前述光阻膜曝光之後顯像，在前述乾蝕刻工程中，以前述光阻圖案作為遮罩，蝕 刻前述反射防止膜及前述硬遮罩膜，而形成前述核心圖案。
<附記4>
較理想，如附記3的微細圖案形成方法，其中，前述基板係於其背側具有：與前述基板的表側的前述核心圖案同一材質的膜之背側核心材質膜、及形成於前述背側核心材質膜之上的背側硬遮罩膜、及形成於前述背側硬遮罩膜之上的背側反射防止膜，在前述核心圖案除去工程中，除去前述背側反射防止膜、前述背側硬遮罩膜及前述背側核心材質膜。
<附記5>
較理想，如附記4的微細圖案形成方法.其中，前述核心圖案除去工程係具有：除去前述背側反射防止膜之第1蝕刻工程；除去前述背側硬遮罩膜之第2蝕刻工程；及除去前述背側核心材質膜之第3蝕刻工程。
<附記6>
較理想，如附記5的微細圖案形成方法，其中，在前述第1及第2蝕刻工程中，使用IF7作為前述蝕刻氣體。
<附記7>
較理想，如附記1的微細圖案形成方法，其中，構成前述核心圖案的膜為矽膜，構成前述側壁的膜為矽氧化膜。
<附記8>
較理想，如附記3的微細圖案形成方法，其中，前述反射防止膜的材質為矽，前述硬遮罩膜的材質含碳。
<附記9>
較理想，如附記1的微細圖案形成方法，其中，前述側壁的線寬係比前述核心圖案的線寬更小。
<附記10>
較理想，如附記1的微細圖案形成方法，其中，在前述核心圖案除去工程中，前述基板的溫度為30~50℃。
<附記11>
更理想是提供一種使用附記1~附記10的微細圖案形成方法之半導體裝置的製造方法
<附記12>
若根據本發明的其他的形態，則可提供一種半導體裝置的製造方法，其係包含：核心圖案形成工程，其係於基板表側形成預定的線寬 的核心圖案；側壁形成工程，其係對於在前述核心圖案形成工程形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，其特徵為：在前述核心圖案除去工程中，與前述核心圖案的除去並行，除去在前述核心圖案形成工程中堆積於基板背側的膜。
<附記13>
若根據本發明的其他的形態，則可提供一種基板處理裝置，其係具備：若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其係具備：處理室，其係收容基板，該基板在表側具有預定的線寬的核心圖案及對於該核心圖案形成的側壁，在背側具有以和前述核心圖案同一材料所構成的核心材質膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係於留下前述側壁的狀態下除去前述核心圖案；排氣部，其係將前述處理室內的環境排氣；及控制部，其係控制前述氣體供給部，將前述蝕刻氣體 供給至前述處理室，使能進行前述核心圖案的除去及前述核心材質膜的除去。
<附記14>
若根據另外其他的形態，則可提供一種程式及可讀取此程式的記錄媒體，其係使下列程序實行於電腦，在基板表側形成預定的線寬的核心圖案之程序；對於前述核心圖案形成側壁之程序；在形成前述側壁之後，利用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，且除去在形成前述核心圖案的程序實施時堆積於基板背側的膜之程序。
<附記15>
若根據另外其他的形態，則可提供一種微細圖案形成方法，其係包含：成膜工程，其係至少將矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜形成於基板；光阻圖案形成工程，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去工程，其係利用含氟的蝕刻氣體來除去 前述矽硬遮罩膜的圖案時，除去在前述成膜工程中被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜。
<附記16>
較理想，如附記15的微細圖案形成方法，其中，前述矽硬遮罩除去工程包含：除去前述第1膜之第1蝕刻工程、及在前述第1蝕刻工程之後除去前述第2膜之第2蝕刻工程、及在前述第2蝕刻工程之後除去前述第3膜之第3蝕刻工程。
<附記17>
較理想，如附記16的微細圖案形成方法，其中，在前述第1蝕刻工程及第3蝕刻工程中，使用IF7作為前述蝕刻氣體。
<附記18>
更理想，如附記15~附記17的微細圖案形成方法，其中，前述矽硬遮罩的膜厚與前述矽反射防止膜的膜厚為相同。
<附記19>
更理想，如附記15~附記18的微細圖案形成方法， 其中，在前述成膜工程中，比前述矽硬遮罩的形成還要之前，形成多層硬遮罩，且前述碳膜的膜厚與前述多層硬遮罩的膜厚為相同。
<附記20>
更理想，提供一種使用附記15~附記19的微細圖案形成方法之半導體裝置的製造方法。
<附記21>
提供一種微細圖案形成方法，其係包含：基板搬入工程，其係將基板搬入至處理室，該基板在基板表側形成有第1矽膜，在基板背側依序形成有第2矽膜，碳膜，第3矽膜；蝕刻工程，其係利用含氟的蝕刻氣體來除去前述第1矽膜，且並行除去前述第3矽膜，前述碳膜，前述第2矽膜；及基板搬入工程，其係從處理室搬出進行前述蝕刻工程後的基板。
<附記22>
若根據本發明的另外其他的形態，則可提供一種程式及可讀取地記錄此程式的記錄媒體，該等係使下列程序實行於電腦，至少將矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜形 成於基板之程序；光阻圖案形成程序，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成程序，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成程序，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去程序，其係利用含氟的蝕刻氣體，除去前述矽硬遮罩膜的圖案時，除去被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜。
<附記23>
若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其係具備：處理室，其係收容基板，該基板在基板表側形成有第1矽膜，在基板背側依序形成有第2矽膜，碳膜，第3矽膜；氣體供給部，其係與前述第1矽膜的除去並行，將除去前述第3矽膜，前述碳膜，前述第2矽膜的蝕刻氣體供給至前述處理室；及排氣部，其係將前述處理室內的環境排氣。
<附記24>
若根據本發明的另外其他的形態，則可提供一種微細圖案形成方法，其係包含：基板搬入工程，其係將基板搬入至處理室，該基板係於基板表側中，在低部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜；蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及基板搬入工程，其係從處理室搬出進行前述蝕刻工程後的基板。
<附記25>
較理想，如附記24的微細圖案形成方法，其中，包含：在前述蝕刻工程中除去前述矽膜之後，在前述溝部內形成含金屬膜之工程。
<附記26>
較理想，如附記24或附記25的微細圖案形成方法，其中，前述溝部係於前述閘極電極的通道長方向設置複數個，前述複數的溝部的通道長方向的長度係彼此相異。
<附記27>
更理想，提供一種使用附記24~附記26的微細圖案形成方法之半導體裝置的製造方法。
<附記28>
若根據本發明的另外其他的形態，則可提供一種程式及可讀取地記錄此程式的記錄媒體，該等係使蝕刻程序實行於電腦，該蝕刻程序係對於基板，利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜，該基板係於基板表側中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜。
<附記29>
若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其係具備：處理室，其係收容基板，該基板係於基板表側中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及排氣部，其係將前述處理室內的環境排氣。
<附記30>
若根據本發明的另外其他的形態，則可提供一種微細 圖案形成方法，其係包含：基板搬入工程，其係將基板搬入至處理室，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有含III族或V族的雜質之矽膜；蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及基板搬入工程，其係從處理室搬出進行前述蝕刻工程後的基板。
<附記31>
較理想，如附記30的微細圖案形成方法，其中，前述溝部係於前述閘極電極的通道長方向設置複數個，前述複數的溝部的通道長方向的長度係彼此相異。
<附記32>
更理想，提供一種使用附記30或附記31的微細圖案形成方法之半導體裝置的製造方法。
<附記33>
若根據本發明的另外其他的形態，則可提供一種程式及可讀取地記錄此程式的記錄媒體，該等係使蝕刻程序實行於電腦，該蝕刻程序係對於基板，利用含氟的蝕刻氣 體，不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有含III族或V族的雜質之矽膜。
<附記34>
若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其係具備：處理室，其係收容基板，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有含III族或V族的雜質之矽膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及排氣部，其係將前述處理室內的環境排氣。
<附記35>
若根據本發明的另外其他的形態，則可提供一種半導體裝置的製造方法，其係具有：成膜工程，其係於基板分別堆積多層硬遮罩膜，矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜； 光阻圖案形成工程，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去工程，其係利用含氟的蝕刻氣體來除去前述矽硬遮罩膜的圖案時，除去在前述成膜工程中被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜；及圖案形成工程，其係利用前述多層硬遮罩膜的圖案來形成預定的圖案。
<附記36>
若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其係具備：處理室，其係收容基板，該基板係至少矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜分別被堆積；氣體供給部，其係將除去與前述矽硬遮罩膜同一材料的第3膜之含氟的蝕刻氣體供給至前述處理室；排氣部，其係將前述處理室內的環境排氣；及控制部，其係實行：光阻圖案形成工程，其係加工前述光阻膜而形成預定 的線寬的光阻圖案；碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去工程，其係利用前述蝕刻氣體來除去前述矽硬遮罩膜的圖案時，除去被堆積於前述基板的背面側之前述第1膜，前述第2膜，前述第3膜。
<附記37>
若根據本發明的另外其他的形態，則可提供一種記錄媒體，其係可讀取地記錄有使下列程序實行於電腦的程式，至少將矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜形成於基板之程序；光阻圖案形成程序，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成程序，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成程序，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去程序，其係利用含氟的蝕刻氣體，除去前述矽硬遮罩膜的圖案，且除去被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜。
<附記37>
若根據本發明的另外其他的形態，則可提供一種半導體裝置的製造方法，其係包含：在基板表側中，在底部形成有閘極氧化膜的溝部，於此溝部內埋入矽膜，形成閘極電極之工程；及蝕刻工程，其係使含氟的蝕刻氣體接觸於前述基板，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜。
<附記37>
若根據本發明的另外其他的形態，則可提供一種半導體裝置的製造方法，其係包含：在基板表面形成有Si-Fin構造，在底部形成有閘極氧化膜的溝部，於此溝部內埋入含III族或V族的雜質之矽膜，形成閘極電極之工程；及蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜。
<附記38>
若根據本發明的另外其他的形態，則可提供一種半導體裝置的製造方法，其係具有： 形成以矽作為主成分的膜的微細圖案之工程；在具有形成於前述微細圖案之間的第1溝的基板形成氧化膜而形成第2溝之工程；在前述氧化膜之上形成前述以矽作為主成分的膜之工程；及對前述以矽作為主成分的膜供給含鹵元素的蝕刻氣體，除去前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之工程。
<附記39>
較理想，如附記38記載的半導體裝置的製造方法，其中，在供給前述蝕刻氣體的工程中，以支撐部來支撐前述基板之後供給該蝕刻氣體。
<附記40>
較理想，如附記38記載的半導體裝置的製造方法，其中，在供給前述蝕刻氣體的工程中，在供給該蝕刻氣體之中以支撐部來支撐前述基板。
<附記41>
較理想，如附記38~附記40中的任一項所記載之半導體裝置的製造方法，其中，具有：在供給前述蝕刻氣體的工程之前，除去形成於前述以矽作為主成分的膜之上的自然氧化膜之工程。
<附記42>
較理想，如附記38~附記41中的任一項所記載之半導體裝置的製造方法，其中，前述蝕刻氣體為含碘的含碘氣體。
<附記43>
若根據其他的形態，則可提供一種程式及可讀取此程式的記錄媒體，其係使下列程序實行於電腦，使以矽作為主成分的膜的微細圖案形成之程序；在具有形成於前述微細圖案之間的第1溝之基板形成氧化膜而使第2溝形成之程序；在前述氧化膜之上形成前述以矽作為主成分的膜之程序；對前述以矽作為主成分的膜供給含氟的蝕刻氣體，除去前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之程序。
<附記44>
較理想，如附記43記載的程式及可讀取此程式的記錄媒體，其中，在供給前述蝕刻氣體的程序中，以支撐部來支撐前述基板之後供給該蝕刻氣體。
<附記45>
較理想，如附記43記載的程式及可讀取此程式的記錄媒體，其中，在供給前述蝕刻氣體的程序中，在供給該蝕刻氣體之中以支撐部來支撐前述基板。
<附記46>
較理想，如附記43~附記45中的任一項所記載之程式及可讀取此程式的記錄媒體，其中，具有：在供給前述蝕刻氣體的程序之前，除去形成於前述以矽作為主成分的膜之上的自然氧化膜之程序。
<附記47>
較理想，如附記43~附記46中的任一項所記載之程式及可讀取此程式的記錄媒體，其中，前述蝕刻氣體為含碘的氣體(含碘氣體)。
<附記48>
若根據另外其他的形態，則可提供一種半導體裝置的製造方法，其係具有：使以矽作為主成分的膜的微細圖案形成之程序；在形成有以前述微細圖案所構成的第1溝之基板形成氧化膜，且形成第2溝之工程；在前述氧化膜上形成以矽作為主成分的膜之工程；及除去前述第2溝之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之工程。
<附記49>
較理想，如附記48的半導體裝置的製造方法，其中，前述第2溝的寬度係構成比前述第1溝的寬度更短。
<附記50>
若根據另外其他的形態，則可提供一種基板處理裝置，其係具有：使以矽作為主成分的膜的微細圖案形成之程序；處理室，其係收容基板，該基板係具有以前述微細圖案所構成的第1溝；氧化膜原料供給部，其係對前述基板供給氧化膜原料；矽原料供給部，其係對前述基板供給矽原料；除去劑供給部，其係對前述基板供給含氟的蝕刻氣體；及控制部，其係控制前述氧化膜原料供給部、前述矽原料供給部及前述除去劑供給部，而使能夠依序供給前述氧化膜原料、前述矽原料及前述鹵元素。
<附記51>
若根據另外其他的形態，則可提供一種基板處理裝置，其係具有：處理室，其係收容基板，該基板係具有形成於以矽作 為主成分的突起之間的第1溝；氧化膜原料供給部，其係對前述基板供給氧化膜原料；矽原料供給部，其係對前述基板供給矽原料；除去劑供給部，其係對前述基板供給含氟的蝕刻氣體；及控制部，其係控制前述氧化膜原料供給部、前述矽原料供給部及前述除去劑供給部，而使能夠依序進行：將前述氧化膜原料供給至前述基板，在前述基板形成第2溝之工程；將前述矽原料供給至前述基板，形成以矽作為主成分的膜之工程；及將前述蝕刻氣體供給至前述以矽作為主成分的膜，而除去前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之工程。
<附記52>
較理想，如附記51記載的基板處理裝置，其中，前述控制部係控制前述支撐部及前述氣體供給部，而使能夠在以前述支撐部來支撐前述基板之後供給前述蝕刻氣體。
<附記53>
較理想，如附記51記載的基板處理裝置，其中，前述控制部係控制前述支撐部及前述氣體供給部，而使能夠 在對前述基板供給前述蝕刻氣體之中以前述基板支撐部來支撐。
<附記54>
較理想，如附記51~附記53中的任一項所記載之基板處理裝置，其中，具有：對前述基板供給自然氧化膜除去劑的除去劑供給部，
控制前述氣體供給部及前述除去劑供給部，而使能夠在前述蝕刻氣體的供給前，供給前述除去劑。
<附記55>
若根據另外其他的形態，則可提供一種基板處理裝置，其係具有：處理室，其係收容基板，該基板係形成有以矽作為主成分的突起；氧化膜原料供給部，其係對前述基板供給氧化膜原料；矽原料供給部，其係對前述基板供給矽原料；除去劑供給部，其係對前述基板供給含氟的蝕刻氣體；及控制部，其係控制前述氧化膜原料供給部、前述矽原料供給部及前述除去劑供給部，而使能夠依序供給前述氧化膜原料、前述矽原料及前述含氟的蝕刻氣體。
<附記56>
若根據另外其他的形態，則可提供一種半導體裝置的製造方法，其係具有：將形成有第1溝、第2溝及膜的基板搬入至處理室之工程，該第1溝係藉由以矽作為主成分的突起所構成，該第2溝係於該第1溝之中隔著氧化膜形成，該膜係形成於該第2溝，以矽作為主成分；及對前述膜供給含氟的蝕刻氣體，除去前述第2溝上的前述膜以外的前述膜之工程。

Claims (20)

  1. 一種微細圖案形成方法，其係包含：核心圖案形成工程，其係於基板表側形成預定的線寬的核心圖案；側壁形成工程，其係對於在前述核心圖案形成工程中形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，其特徵為：在前述核心圖案除去工程中，與前述核心圖案的除去並行，除去在前述核心圖案形成工程中堆積於基板背側的膜。
  2. 一種半導體裝置的製造方法，其係包含：核心圖案形成工程，其係於基板表側形成預定的線寬的核心圖案；側壁形成工程，其係對於在前述核心圖案形成工程中形成的核心圖案形成側壁；及核心圖案除去工程，其係於前述側壁形成工程後，使用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，其特徵為：在前述核心圖案除去工程中，與前述核心圖案的除去並行，除去在前述核心圖案形成工程中堆積於基板背側的 膜。
  3. 一種基板處理裝置，其特徵係具備：處理室，其係收容基板，該基板在表側具有預定的線寬的核心圖案及對於該核心圖案形成的側壁，在背側具有以和前述核心圖案同一材料所構成的核心材質膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係於留下前述側壁的狀態下除去前述核心圖案；排氣部，其係將前述處理室內的環境排氣；及控制部，其係控制前述氣體供給部，將前述蝕刻氣體供給至前述處理室，使能進行前述核心圖案的除去及前述核心材質膜的除去。
  4. 一種記錄媒體，其特徵係可讀取地記錄有使下列程序實行於電腦的程式，在基板表側形成預定的線寬的核心圖案之程序；對於前述核心圖案形成側壁之程序；及在形成前述側壁後，使用含氟的蝕刻氣體，在留下前述側壁的狀態下除去前述核心圖案，且除去在形成前述核心圖案的程序實施時堆積於基板背側的膜之程序。
  5. 一種微細圖案形成方法，其特徵係具有：成膜工程，其係至少將矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜形成於基板；光阻圖案形成工程，其係加工前述光阻膜而形成預定的線寬的光阻圖案； 碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去工程，其係利用含氟的蝕刻氣體來除去前述矽硬遮罩膜的圖案時，除去在前述成膜工程中被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜。
  6. 一種半導體裝置的製造方法，其特徵係具有：成膜工程，其係於基板分別堆積多層硬遮罩膜，矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜；光阻圖案形成工程，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；矽硬遮罩除去工程，其係利用含氟的蝕刻氣體來除去前述矽硬遮罩膜的圖案時，除去在前述成膜工程中被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜；及圖案形成工程，其係利用前述多層硬遮罩膜的圖案來 形成預定的圖案。
  7. 一種基板處理裝置，其特徵係具備：處理室，其係收容基板，該基板係至少矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜分別被堆積；氣體供給部，其係將除去前述矽硬遮罩膜及與前述矽硬遮罩膜同一材料的第3膜之含氟的蝕刻氣體供給至前述處理室；排氣部，其係將前述處理室內的環境排氣；及控制部，其係實行：光阻圖案形成工程，其係加工前述光阻膜而形成預定的線寬的光阻圖案；碳膜圖案形成工程，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成工程，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去工程，其係利用前述蝕刻氣體來除去前述矽硬遮罩膜的圖案時，除去被堆積於前述基板的背面側之前述第1膜，前述第2膜，前述第3膜。
  8. 一種記錄媒體，其特徵係可讀取地記錄有使下列程序實行於電腦的程式，至少將矽硬遮罩膜，碳膜，矽反射防止膜，光阻膜形成於基板之程序；光阻圖案形成程序，其係加工前述光阻膜而形成預定的線寬的光阻圖案； 碳膜圖案形成程序，其係利用前述光阻圖案來形成前述碳膜的圖案；矽硬遮罩圖案形成程序，其係利用前述碳膜的圖案來形成前述矽硬遮罩膜的圖案；及矽硬遮罩除去程序，其係利用含氟的蝕刻氣體，除去前述矽硬遮罩膜的圖案時，除去被堆積於前述基板的背側之和前述矽反射防止膜同一材料的第1膜，和前述碳膜同一材料的第2膜，和前述矽硬遮罩膜同一材料的第3膜。
  9. 一種微細圖案形成方法，其特徵係包含：基板搬入工程，其係將基板搬入至處理室，該基板係於基板表側中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜；蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及基板搬入工程，其係從處理室搬出進行前述蝕刻工程後的基板。
  10. 一種半導體裝置的製造方法，其特徵係包含：在基板表面中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成矽膜之工程；及蝕刻工程，其係使含氟的蝕刻氣體接觸於前述基板，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜。
  11. 一種基板處理裝置，其特徵係具備：處理室，其係收容基板，該基板係於基板表側中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及排氣部，其係將前述處理室內的環境排氣。
  12. 一種記錄媒體，其特徵係可讀取地記錄有使蝕刻程序實行於電腦的程式，該蝕刻程序係對於基板，利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜，該基板係於基板表側中，在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有矽膜。
  13. 一種微細圖案形成方法，其特徵係包含：基板搬入工程，其係將基板搬入至處理室，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內形成有含III族或V族的雜質之矽膜；蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及基板搬入工程，其係從處理室搬出進行前述蝕刻工程 後的基板。
  14. 一種半導體裝置的製造方法，其特徵係包含：在基板表面形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，於此溝部內埋入含III族或V族的雜質之矽膜，形成閘極電極之工程；及蝕刻工程，其係利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去形成於前述溝部內的前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜。
  15. 一種基板處理裝置，其特徵係具備：處理室，其係收容基板，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部內，形成有含III族或V族的雜質的矽膜；氣體供給部，其係將含氟的蝕刻氣體供給至前述處理室，該含氟的蝕刻氣體係不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜；及排氣部，其係將前述處理室內的環境排氣。
  16. 一種程式及可讀取地記錄此程式的記錄媒體，其特徵係使蝕刻程序實行於電腦，該蝕刻程序係對於基板，利用含氟的蝕刻氣體，不除去前述閘極氧化膜，而除去前述矽膜，且在基板背側中，除去與前述矽膜同一材料的第1膜，該基板係於基板表側中，形成有Si-Fin構造，且在底部形成有閘極氧化膜的溝部，用以埋入閘極電極的溝部 內形成有含III族或V族的雜質之矽膜。
  17. 一種半導體裝置的製造方法，其特徵係具有：形成以矽作為主成分的膜的微細圖案之工程；在具有形成於前述微細圖案之間的第1溝之基板形成氧化膜而形成第2溝之工程；在前述氧化膜之上形成前述以矽作為主成分的膜之工程；及對前述以矽作為主成分的膜供給含氟的蝕刻氣體，除去前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之工程。
  18. 如申請專利範圍第17項之半導體裝置的製造方法，其中，更具有：在供給前述蝕刻氣體的工程之前，除去形成於前述以矽作為主成分的膜之上的自然氧化膜之工程。
  19. 一種基板處理裝置，其特徵係具有：處理室，其係收容基板，該基板係具有形成於以矽作為主成分的膜的微細圖案之間的第1溝；氧化膜原料供給部，其係對前述基板供給氧化膜原料；矽原料供給部，其係對前述基板供給矽原料；除去劑供給部，其係對前述基板供給含氟的蝕刻氣體；及控制部，其係控制前述氧化膜原料供給部、前述矽原料供給部及前述除去劑供給部，而使能夠依序進行： 將前述氧化膜原料供給至前述基板，在前述基板形成第2溝之工程；將前述矽原料供給至前述基板，形成以矽作為主成分的膜之工程；及將前述蝕刻氣體供給至前述以矽作為主成分的膜，而除去前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜之工程。
  20. 一種記錄媒體，其特徵係可讀取使下列程序實行於電腦的程式，使以矽作為主成分的膜的微細圖案形成之程序；在具有形成於前述微細圖案之間的第1溝的基板形成氧化膜而使形成第2溝之程序；在前述氧化膜之上形成前述以矽作為主成分的膜之程序；及對前述以矽作為主成分的膜供給含氟的蝕刻氣體，使前述第2溝上之前述以矽作為主成分的膜以外之前述以矽作為主成分的膜除去之程序。
TW103134008A 2013-10-22 2014-09-30 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體 TW201517123A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013219584 2013-10-22
JP2013248054 2013-11-29
JP2014093751 2014-04-30
PCT/JP2014/075869 WO2015060069A1 (ja) 2013-10-22 2014-09-29 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体

Publications (1)

Publication Number Publication Date
TW201517123A true TW201517123A (zh) 2015-05-01

Family

ID=52992672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134008A TW201517123A (zh) 2013-10-22 2014-09-30 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體

Country Status (4)

Country Link
US (1) US20160218012A1 (zh)
JP (1) JPWO2015060069A1 (zh)
TW (1) TW201517123A (zh)
WO (1) WO2015060069A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832352B (zh) * 2022-03-22 2024-02-11 日商鎧俠股份有限公司 半導體製造裝置和半導體裝置的製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105189821B (zh) * 2013-04-18 2018-01-26 崔波 纳米级结构的制造方法及使用该方法制造的纳米级结构
US20150050816A1 (en) * 2013-08-19 2015-02-19 Korea Atomic Energy Research Institute Method of electrochemically preparing silicon film
US9812336B2 (en) * 2013-10-29 2017-11-07 Globalfoundries Inc. FinFET semiconductor structures and methods of fabricating same
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
WO2017022086A1 (ja) * 2015-08-04 2017-02-09 株式会社日立国際電気 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
WO2017026001A1 (ja) * 2015-08-07 2017-02-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
US10833076B2 (en) 2016-09-30 2020-11-10 Intel Corporation Integrated circuit devices with non-collapsed fins and methods of treating the fins to prevent fin collapse
CN207396531U (zh) 2017-01-31 2018-05-22 杭州探真纳米科技有限公司 一种悬臂末端纳米探针
CN108962742B (zh) * 2017-05-25 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
JP7170578B2 (ja) * 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10712500B2 (en) * 2018-10-17 2020-07-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
KR102187121B1 (ko) * 2019-04-30 2020-12-07 피에스케이 주식회사 기판 처리 장치
KR102599015B1 (ko) * 2019-09-11 2023-11-06 주식회사 테스 기판 처리 방법
US11508628B2 (en) * 2020-09-15 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a crystalline protective polysilicon layer
CN113506727A (zh) * 2021-06-29 2021-10-15 上海华力微电子有限公司 一种改善自对准双重曝光工艺侧墙倾斜的制作方法及装置
US20230030906A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Tunable resonator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190944A (ja) * 1985-02-20 1986-08-25 Hitachi Chiyou Lsi Eng Kk ドライエツチング装置
JPH04330723A (ja) * 1991-02-05 1992-11-18 Fujitsu Ltd 半導体製造装置及び半導体装置の製造方法
JPH08293609A (ja) * 1995-04-21 1996-11-05 Sharp Corp 半導体装置の製造方法
JP2001274389A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置およびその製造方法
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
KR100958798B1 (ko) * 2008-04-04 2010-05-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP5075897B2 (ja) * 2009-09-25 2012-11-21 株式会社東芝 半導体装置の製造方法
JP2013110139A (ja) * 2011-11-17 2013-06-06 Tokyo Electron Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI832352B (zh) * 2022-03-22 2024-02-11 日商鎧俠股份有限公司 半導體製造裝置和半導體裝置的製造方法

Also Published As

Publication number Publication date
US20160218012A1 (en) 2016-07-28
WO2015060069A1 (ja) 2015-04-30
JPWO2015060069A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
TW201517123A (zh) 微細圖案的形成方法、半導體裝置的製造方法、及基板處理裝置以及記錄媒體
US9704723B2 (en) Processing systems and methods for halide scavenging
KR101108613B1 (ko) 미세 패턴의 형성 방법 및 성막 장치
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
KR100639147B1 (ko) 플라즈마 처리 방법
TW201535510A (zh) 微細圖案的形成方法、半導體裝置的製造方法、基板處理裝置及記錄媒體
US20090302002A1 (en) Method and apparatus for removing polymer from a substrate
US20160155630A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
KR101276258B1 (ko) 반도체 제조 장치 및 반도체 제조 방법
TW201511129A (zh) 用於昇華蝕刻製程之低溫電漿退火製程
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
US7517468B2 (en) Etching method
WO2015011829A1 (ja) 基板処理装置及び半導体装置の製造方法
TW202335084A (zh) 高度選擇性矽蝕刻
CN118039440A (zh) 具有平坦顶部轮廓的间隔物图案化工艺