JP2013110139A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013110139A
JP2013110139A JP2011251397A JP2011251397A JP2013110139A JP 2013110139 A JP2013110139 A JP 2013110139A JP 2011251397 A JP2011251397 A JP 2011251397A JP 2011251397 A JP2011251397 A JP 2011251397A JP 2013110139 A JP2013110139 A JP 2013110139A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
silicon
plasma etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011251397A
Other languages
English (en)
Inventor
Eiichi Nishimura
栄一 西村
Tadashi Shoshi
義 小嗣
Fumiko Yamashita
扶美子 山下
Kenji Adachi
憲治 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011251397A priority Critical patent/JP2013110139A/ja
Priority to US14/356,809 priority patent/US9245764B2/en
Priority to TW101142981A priority patent/TWI540638B/zh
Priority to KR1020197034040A priority patent/KR20190132553A/ko
Priority to KR1020147012235A priority patent/KR20140096277A/ko
Priority to PCT/JP2012/007360 priority patent/WO2013073193A1/ja
Publication of JP2013110139A publication Critical patent/JP2013110139A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

【課題】酸化シリコン層又は窒化シリコン層が側壁部に形成されたシリコン含有層の除去を、残渣が生じることなく、かつ、下層膜のロスを生じさせずに行うことができ、良質な半導体装置を製造することのできる半導体装置の製造方法を提供する。
【解決手段】基板上に形成され、パターニングされたシリコン含有層の側壁部を窒化シリコン層又は酸化シリコン層で覆うように窒化シリコン層又は酸化シリコン層を形成する成膜工程と、シリコン含有層を選択的に除去し、側壁部に形成された窒化シリコン層又は酸化シリコン層を残すプラズマエッチング工程とを具備した半導体装置の製造方法であって、プラズマエッチング工程では、ＳＦ６ガスを含むエッチングガスを用いる。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。また、このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
フォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、第１パターン形成する第１パターニング工程と、この第１パターニング工程の後に第２パターン形成する第２パターニング工程の２段階のパターニングを行うことによって、１回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成する（例えば、特許文献１参照。）。
このようなダブルパターニング技術では、アモルファスシリコン等のシリコン含有層を所定のパターン（例えば、ラインアンドスペースパターン）にパターニングした後、このシリコン含有層のパターンの側壁部分に酸化シリコン層又は窒化シリコン層等の膜を形成し、この後、これらに囲まれたシリコン含有層のパターンをエッチングにより除去してシリコンのパターンの側壁部分に形成した酸化シリコン層又は窒化シリコン膜層を残す技術（所謂サイドウォールトランスファー技術）が知られている。このようなダブルパターニング技術では、従来、例えばＨＢｒ又はＣｌ２等のガス系を用いたプラズマエッチングにより酸化シリコン層又は窒化シリコン層等に囲まれたシリコン含有層の除去を行っている。
特開２００８−１０３７１８号公報
上記した酸化シリコン層又は窒化シリコン層等に囲まれたシリコン含有層の除去をＨＢｒ又はＣｌ２等のガス系を用いたプラズマエッチングにより行うダブルパターニング技術では、次のような課題があった。すなわち、高い選択比のプラズマエッチング条件でシリコンの除去を行うと、酸化シリコン層又は窒化シリコン層の間にシリコン含有層の残渣が残り、シリコン含有層を完全に除去することができない。一方、低い選択比のプラズマエッチング条件でシリコン含有層の除去を行うと、シリコン含有層は完全に除去できるが、シリコン含有層の下層膜の酸化シリコン層又は窒化シリコン層がエッチングされてしまい下層膜のロスが生じてしまう。
本発明は、上記の従来の事情に対処してなされたもので、酸化シリコン層又は窒化シリコン層が側壁部に形成されたシリコン含有層の除去を、残渣が生じることなく、かつ、下層膜のロスを生じさせずに行うことができ、良質な半導体装置を製造することのできる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法の一態様は、基板上に形成され、パターニングされたシリコン含有層の側壁部を窒化シリコン層又は酸化シリコン層で覆うように窒化シリコン層又は酸化シリコン層を形成する成膜工程と、前記シリコン含有層を選択的に除去し、前記側壁部に形成された前記窒化シリコン層又は前記酸化シリコン層を残すプラズマエッチング工程とを具備した半導体装置の製造方法であって、前記プラズマエッチング工程では、ＳＦ６ガスを含むエッチングガスを用いることを特徴とする。
本発明によれば、酸化シリコン層又は窒化シリコン層が側壁部に形成されたシリコン含有層の除去を、残渣が生じることなく、かつ、下層膜のロスを生じさせずに行うことができ、良質な半導体装置を製造することかできる。
本発明の一実施形態に係る半導体装置の製造方法を説明するための図。 本発明の実施形態に用いるプラズマエッチング装置の構成例を示す図。 本発明の実施形態に用いるプラズマエッチング装置の他の構成例を示す図。 比較例のエッチング状態を模式的に示す図。
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施形態に係る基板としての半導体ウエハＷの一部を拡大して模式的に示し、本実施形態の工程を示すものである。図１（ａ）に示すように、下層膜としての酸化シリコン層１０１の上には、所定形状（本実施形態ではラインアンドスペース）にパターニングされたシリコン含有層として、アモルファスシリコン層１０２が形成されている。
なお、アモルファスシリコン層１０２のパターニングは、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなるマスク等を用いたエッチング工程等によって行う。
アモルファスシリコン層１０２の上には、例えばＡＬＤ（Atomic Layer Deposition）等によって形成された酸化シリコン層（常温酸化膜）１０３が形成されている。アモルファスシリコン層１０２の幅は、例えば１０〜５０ｎｍ程度であり、酸化シリコン層１０３の厚さは、例えば１０〜２０ｎｍ程度である。
図１（ａ）に示す状態から、まず、表層に形成されている酸化シリコン層１０３をエッチバックして、酸化シリコン層１０１及びアモルファスシリコン層１０２の上部に形成された酸化シリコン層１０３を除去し、図１（ｂ）に示す状態とする。この状態では、ライン状にパターニングされたアモルファスシリコン層１０２の側壁部に酸化シリコン層１０３が残り、アモルファスシリコン層１０２の上面は、露出した状態となっている。
次に、図１（ｂ）に示す状態から、側壁部を酸化シリコン層１０３によって囲まれたアモルファスシリコン層１０２を選択的にエッチングして除去し、図１（ｃ）に示す状態とする。この状態では、アモルファスシリコン層１０２の側壁部に形成されていた酸化シリコン層１０３が残り、中央部にあったアモルファスシリコン層１０２が除去されている。これによって、初期に形成されていたアモルファスシリコン層１０２のピッチより狭いピッチの酸化シリコン層１０３のパターンが形成される。
上記のアモルファスシリコン層１０２のエッチングを、ＳＦ６ガスを含むエッチングガス、すなわち、ＳＦ６ガスの単ガス又はＳＦ６ガスと希ガスの混合ガスのいずれかのエッチングガスを用いて行う。希ガスとしては、ヘリウムガス又はアルゴンガス等を使用することができる。
なお、上記の説明において、酸化シリコン層１０１及び酸化シリコン層１０３は、窒化シリコン層としてもよい。また、アモルファスシリコン層１０２は、ポリシリコン層等としてもよい。
次に、上記のアモルファスシリコン層１０２のエッチングを行うプラズマエッチング装置の構成例について説明する。
図２は、所謂誘導結合型（ＩＣＰ（Inductively Coupled Plasma）型）のプラズマエッチング装置２０１の構成を示すものである。同図に示すように、プラズマエッチング装置２０１は、処理チャンバー２１０を具備している。処理チャンバー２１０は、表面を陽極酸化処理されたアルミニウム等から略円筒状に構成されている。処理チャンバー２１０の内側の底部には、半導体ウエハＷ等の被処理基板を載置するための載置台２１５が配設されている。載置台２１５の基板載置面には、被処理基板を吸着するための図示しない静電チャック等が設けられている。
処理チャンバー２１０の天井部には、載置台２１５と対向するように、石英又はセラミックス等の誘電体（絶縁体）材料からなる誘電体窓２１３が設けられている。誘電体窓２１３は、円板状に形成されており、処理チャンバー２１０の天井部に形成された円形の開口を気密に閉塞するように配設されている。
プラズマエッチング装置２０１には、処理チャンバー２１０内にエッチングガスを供給するためのガス供給部２２０が設けられている。処理チャンバー２１０の側壁部にはガス導入口２２１が形成されており、ガス導入口２２１には、ガス供給配管２２３を介してガス供給源２２２が接続されている。ガス供給配管２２３の途中には、エッチングガスの流量を制御するためのマスフローコントローラ２２４及び開閉バルブ２２６が介挿されている。ガス供給源２２２からのエッチングガスは、マスフローコントローラ２２４により所定の流量に制御されて、ガス導入口２２１から処理チャンバー２１０内に供給される。
処理チャンバー２１０の底部には、処理チャンバー２１０内を排気するための排気部２３０が排気管２３２を介して接続されている。排気部２３０は例えば真空ポンプ等によって構成され、処理チャンバー２１０内を所定の圧力まで減圧し得るようになっている。処理チャンバー２１０の側壁部には、ウエハ搬出入口２１２が形成されており、このウエハ搬出入口２１２には、開閉自在とされたゲートバルブ２１１が設けられている。
処理チャンバー２１０の天井部の外側には、誘電体窓２１３の外側面（上側面）に対向するように平面状の高周波アンテナ２４０が配置されており、この高周波アンテナ２４０を覆うように略筒状（本実施形態では円筒状）のシールド部材２６０が設けられている。高周波アンテナ２４０は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状のアンテナ素子２４２を、複数の挟持体２４４で挟持して構成されている。アンテナ素子２４２には、高周波電源２５０が接続されている。高周波電源２５０からは、所定周波数、例えば、１３．５６ＭＨｚ、２７．１２ＭＨｚ、６０ＭＨｚ等の高周波電力が出力される。
プラズマエッチング装置２０１は、制御部２７０を具備しており、この制御部２７０によってプラズマエッチング装置２０１の各部が制御されるようになっている。また、制御部２７０には、オペレータがプラズマエッチング装置２０１を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置２０１の稼働状況を可視化して表示するディスプレイ等からなる操作部２７１が接続されている。
さらに、制御部２７０には、プラズマエッチング装置２０１で実行される各種処理を制御部２７０の制御にて実現するためのプログラムやプログラムを実行するために必要なレシピなどが記憶された記憶部２７２が接続されている。
制御部２７０は、操作部２７１からの指示等に基づいて所望のレシピを記憶部２７２から読み出して各部を制御することで、プラズマエッチング装置２０１での所望の処理を実行する。また、操作部２７１からの操作によりレシピを編集できるようになっている。
上記構成のプラズマエッチング装置２０１によって、半導体ウエハＷのプラズマ処理を行う場合、ゲートバルブ２１１を開き、ウエハ搬出入口２１２から処理チャンバー２１０内に半導体ウエハＷを搬入し、載置台２１５に載置して静電チャックにより吸着する。
次いで、ゲートバルブ２１１を閉じ、排気部２３０の図示しない真空ポンプ等によって、処理チャンバー２１０内を所定の真空度となるまで真空引する。
その後、ガス供給部２２０によって、所定流量のＳＦ６ガスを含むエッチングガス、すなわち、ＳＦ６ガスの単ガス又はＳＦ６ガスと希ガスの混合ガスのいずれかのエッチングガスを、処理チャンバー２１０内に供給する。そして、処理チャンバー２１０内の圧力が、所定の圧力に維持された後、高周波電源２５０から、高周波アンテナ２４０に所定の周波数の高周波電力が印加される。これにより、処理チャンバー２１０内には、処理ガスのＩＣＰプラズマが発生する。
このＩＣＰプラズマが、載置台２１５上に載置された半導体ウエハＷに作用することによって、半導体ウエハＷのプラズマエッチングが行われる。この時、必要に応じて、載置台２１５には、イオン引き込み用（バイアス用）の高周波電力が印加される。そして、所定のプラズマエッチング処理が終了すると、高周波電力の印加及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷが処理チャンバー２１０内から搬出される。
実施例１として、図２に示すようなＩＣＰ型のプラズマエッチング装置２０１を用いて、図１（ｂ）に示した状態の半導体ウエハＷのアモルファスシリコン層１０２のプラズマエッチングを行った。プラズマエッチング条件は、以下のとおりである。
エッチングガス：ＳＦ６ガス（単ガス）＝３００ｓｃｃｍ
圧力：２６．６Ｐａ（２００ｍＴｏｒｒ）
高周波電力：２００Ｗ（バイアスは０Ｗ）
温度（側壁部／載置台）：７０℃／６０℃
時間：８秒
上記のプラズマエッチング条件でアモルファスシリコン層１０２のプラズマエッチングを行った実施例１では、図１（ｃ）に示すように、残渣が生じることなく、かつ、下層膜である酸化シリコン層１０１のロスを生じさせずに（高選択比で）アモルファスシリコン層１０２を除去することができた。この場合、
アモルファスシリコンのエッチングレート＝８９２．９ｎｍ／ｍｉｎ
アモルファスシリコンと酸化シリコンとの選択比＝９７．１
であった。また、酸化シリコンの代わりに窒化シリコンを用いた場合は、
アモルファスシリコンと窒化シリコンとの選択比＝６２．０
であった。
また、載置台温度を−１０℃とし、他のエッチング条件を、実施例１と同一とした場合については、
アモルファスシリコンのエッチングレート＝６４６．１ｎｍ／ｍｉｎ
アモルファスシリコンと酸化シリコンとの選択比＝９９．４
であった。また、酸化シリコンの代わりに窒化シリコンを用いた場合は、
アモルファスシリコンと窒化シリコンとの選択比＝７１．０
であった。
上記のように、載置台温度を下げると、選択比が向上する傾向にあり、特に窒化シリコンとの選択比は顕著に向上した。したがって、載置台温度は、６０℃以下とすることが好ましく、０℃以下程度とすることがさらに好ましい。
また、高周波電力を２００Ｗ未満に低下させ、１５０Ｗ及び１００Ｗとし、他のエッチング条件は実施例１と同一とした場合、アモルファスシリコンのエッチングレートが低下し、選択比も低下する傾向が見られた。したがって、高周波電力は、２００Ｗ以上とすることが好ましい。
また、エッチングガス流量を３００ｓｃｃｍから増加させ、４００ｓｃｃｍ、５００ｓｃｃｍとし、他のエッチング条件について実施例１と同一とした場合について、エッチングレート及び選択比を測定した。この結果は、以下の通りとなった。
（エッチングガス流量が４００ｓｃｃｍの場合）
アモルファスシリコンのエッチングレート＝５２８．４ｎｍ／ｍｉｎ
アモルファスシリコンと酸化シリコンとの選択比＝１１５
アモルファスシリコンと窒化シリコンとの選択比＝８８．０
（エッチングガス流量が５００ｓｃｃｍの場合）
アモルファスシリコンのエッチングレート＝３９７．６ｎｍ／ｍｉｎ
アモルファスシリコンと酸化シリコンとの選択比＝１１３．６
アモルファスシリコンと窒化シリコンとの選択比＝７５．０
上記のとおり、アモルファスシリコンと酸化シリコンとの選択比及びアモルファスシリコンと窒化シリコンとの選択比は、エッチングガス流量４００ｓｃｃｍの場合が最も高く、３００ｓｃｃｍの場合も、５００ｓｃｃｍの場合も、４００ｓｃｃｍの場合より低くなった。したがって、エッチングガス流量は、３００〜５００ｓｃｃｍ程度とすることが好ましく、略４００ｓｃｃｍ程度とすることがさらに好ましい。
次に、図３を参照して、本実施形態に使用することができる所謂容量結合型（ＣＣＰ（Capacitively Coupled Plasma）型）のプラズマエッチング装置の構成について説明する。図３に示すようにプラズマエッチング装置３１０は、気密に構成され、基板としての半導体ウエハＷを収容する処理チャンバー３１１を具備している。この処理チャンバー３１１は、円筒状とされ、例えば表面に陽極酸化被膜を形成されたアルミニウム等から構成されている。真空処理チャンバー３１１内には、被処理基板である半導体ウエハＷを水平に支持する載置台３１２が設けられている。
載置台３１２は、その基材が導電性の金属、例えばアルミニウム等で構成されており、下部電極としての機能を有する。また、載置台３１２の上方には、載置台３１２に載置された半導体ウエハＷの周囲を囲むように例えばシリコン又はＳｉＣ等から形成されたフォーカスリング３２６が設けられており、さらに、このフォーカスリング３２６の周囲を囲むように、石英等からなるシールドリング３２７が配設されている。載置台３１２の周囲には、載置台３１２を囲むように、例えば石英等からなる円筒状の側面保護部材３２５が配設されており、この側面保護部材３２５の上に、上記したシールドリング３２７が載置されている。
載置台３１２と処理チャンバー３１１の内壁との間には、側方排気路３１３が形成されており、この側方排気路３１３中には排気プレート３１４が配設されている。排気プレート３１４は、多数の貫通孔を有する板状部材であり、処理チャンバー３１１の内部を、上部と下部とに仕切る仕切り板として機能する。排気プレート３１４より上方の空間は、プラズマが生起される処理空間３１５となっている。また、排気プレート３１４より下方の空間は、排気室（マニホールド）３１６となっている。排気室３１６には、処理チャンバー３１１内を排気するための排気管３１７が接続されている。排気管３１７には、図示しない真空ポンプ及び自動圧力制御（ＡＰＣ）バルブ等からなる排気機構が接続されている。
載置台３１２には、第１の整合器３１９を介して第１の高周波電源３１８が接続され、また、第２の整合器３２１を介して第２の高周波電源３２０が接続されている。第１の高周波電源３１８は、プラズマ発生用のものであり、この第１の高周波電源３１８からは所定周波数（２７ＭＨｚ以上例えば１００ＭＨｚ）の高周波電力が載置台３１２に供給されるようになっている。また、第２の高周波電源３２０は、イオン引き込み用（バイアス用）のものであり、この第２の高周波電源３２０からは第１の高周波電源３１８より低い所定周波数（例えば２ＭＨｚ）の高周波電力が載置台３１２に供給されるようになっている。
一方、載置台３１２の上方には、載置台３１２と平行に対向するように、上部電極としての機能を有するシャワーヘッド３２８が設けられており、シャワーヘッド３２８と載置台３１２は、一対の電極（上部電極と下部電極）として機能するようになっている。
載置台３１２の上面には、半導体ウエハＷを静電吸着するための静電チャック３２３が設けられている。この静電チャック３２３は、絶縁体の間に電極３２２を介在させて構成されており、電極３２２には直流電源３２４が接続されている。そして電極３２２に直流電源３２４から直流電圧が印加されることにより、クーロン力等によって半導体ウエハＷが吸着されるよう構成されている。
載置台３１２の内部には、図示しない冷媒流路が形成されており、この冷媒流路の中に適宜の冷媒、例えば冷却水等を循環させることによって、載置台３１２を所定の温度に制御可能となっている。また、載置台３１２等を貫通するように、半導体ウエハＷの裏面側にヘリウムガス等の伝熱ガス（バックサイドガス）を供給するためのバックサイドガス供給機構（図示せず。）が設けられている。そして、上記の冷媒流路と、バックサイドガス供給機構により、載置台３１２の上面に静電チャック３２３によって吸着保持された半導体ウエハＷを、所定の温度に制御できるようになっている。
上記したシャワーヘッド３２８は、処理チャンバー３１１の天井部分に設けられている。シャワーヘッド３２８は、上部電極板３２９と、この上部電極板３２９を着脱可能に支持するクーリングプレート３３０と、このクーリングプレート３３０を覆う蓋体３３１とを有する。上部電極板３２９は、厚み方向に貫通する多数のガス孔３３２を有する円板状部材からなる。クーリングプレート３３０の内部には、バッファ室３３３が設けられ、このバッファ室３３３にはエッチングガス導入管３３４が接続されている。エッチングガス導入管３３４には、図示しないエッチングガス供給源が接続されている。
上記構成のプラズマエッチング装置３１０は、制御部３３５によって、その動作が統括的に制御される。この制御部３３５には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ３３６、キーボードやディスプレイ等からなる操作部３３７、記憶部３３８等から構成されている。
記憶部３３８には、プラズマエッチング装置３１０で実行される各種処理をプロセスコントローラ３３６の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、操作部３３７からの指示等にて任意のレシピを記憶部３３８から呼び出してプロセスコントローラ３３６に実行させることで、プロセスコントローラ３３６の制御下で、プラズマエッチング装置３１０での所望の処理が行われる。
具体的には、プロセスコントローラ３３６は、処理ガス導入管３３４からバッファ室３３３へ供給されたエッチングガスを処理空間３１５へ導入し、このエッチングガスを第１の高周波電源３１８から載置台３１２を介して印加されたプラズマ生成用高周波電力によって励起してプラズマを生成し、このプラズマを載置台３１２上の半導体ウエハＷに作用させてプラズマエッチングを行う。この際、必要に応じて、第２の高周波電源３２０から載置台３１２を介して印加されたイオン引き込み用（バイアス用）の高周波電力によって、プラズマ中のイオンを、半導体ウエハＷに向けて引き込む。
上記構成のプラズマエッチング装置３１０を用いて、図１（ｂ）に示した状態の半導体ウエハＷのアモルファスシリコン層１０２のプラズマエッチングを行うことができる。この際、前述したとおり、処理ガス導入管３３４から、ＳＦ６ガスを含むエッチングガス、すなわち、ＳＦ６ガスの単ガス又はＳＦ６ガスと希ガスの混合ガスのいずれかのエッチングガスを処理空間３１５へ導入して行う。
実施例２として、図３に示すようなＣＣＰ型のプラズマエッチング装置３１０を用いて、図１（ｂ）に示した状態の半導体ウエハＷのアモルファスシリコン層１０２のプラズマエッチングを行った。プラズマエッチング条件は、以下のとおりである。
エッチングガス：ＳＦ６ガス（単ガス）＝５００ｓｃｃｍ
圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）
高周波電力（第１／第２）：６００Ｗ（１００ＭＨｚ）／０
電極間距離：７０ｍｍ
温度（上部／側壁部／下部）：１００℃／８０℃／６０℃
裏面側ヘリウム圧力：１３３０Ｐａ（１０Ｔｏｒｒ）
時間：３０秒
上記のプラズマエッチング条件でアモルファスシリコン層１０２のプラズマエッチングを行った実施例２では、図１（ｃ）に示すように、残渣が生じることなく、かつ、下層膜である酸化シリコン層１０１のロスを生じさせずに（高選択比で）アモルファスシリコン層１０２を除去することができた。
また、上記のプラズマエッチング条件のうち、高周波電力を１００Ｗ及び１２００Ｗとし、他のエッチング条件は実施例２と同一とした場合についても、実施例２の場合と同様に、高選択比でアモルファスシリコン層１０２を除去することができた。すなわち、ＣＣＰ型のプラズマエッチング装置の場合、高周波電力は、少なくとも１００Ｗ〜１２００Ｗの範囲で使用することができる。
比較例１として、ＣＣＰ型のプラズマエッチング装置を用い、以下のようなプラズマエッチング条件で図１（ｂ）に示した状態の半導体ウエハＷのアモルファスシリコン層１０２のプラズマエッチングを行った。
エッチングガス：Ｃｌ２ガス（単ガス）＝６００ｓｃｃｍ
圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）
高周波電力（第１／第２）：１２００Ｗ／０
電極間距離：７０ｍｍ
温度（上部／側壁部／下部）：１００℃／８０℃／６０℃
裏面側ヘリウム圧力：１３３０Ｐａ（１０Ｔｏｒｒ）
時間：６０秒
比較例１では、アモルファスシリコン層１０２を完全に除去することはできたが、選択比が低く、図４（ａ）に示すように、下層の酸化シリコン層１０１が削られてしまい、ロス１１０が生じてしまった。
比較例２として、ＣＣＰ型のプラズマエッチング装置を用い、以下のようなプラズマエッチング条件で図１（ｂ）に示した状態の半導体ウエハＷのアモルファスシリコン層１０２のプラズマエッチングを行った。
エッチングガス：ＨＢｒ／Ｏ２＝６００／５ｓｃｃｍ
圧力：３．３２５Ｐａ（２５ｍＴｏｒｒ）
高周波電力（第１／第２）：２００Ｗ／１５０Ｗ
電極間距離：７０ｍｍ
温度（上部／側壁部／下部）：１００℃／８０℃／４０℃
裏面側ヘリウム圧力：１３３０Ｐａ（１０Ｔｏｒｒ）
時間：６０秒
比較例２は、選択比の高いエッチング条件であるが、アモルファスシリコン層１０２を完全に除去することはできず、図４（ｂ）に示すように、酸化シリコン層１０３と酸化シリコン層１０３との間に、残渣１１１が残ってしまった。
以上、本発明を、実施形態及び実施例に則して説明したが、本発明はこれらの実施形態及び実施例に限定されるものではなく、各種の変形が可能であることは勿論である。
１０１……酸化シリコン層（下地層）、１０２……アモルファスシリコン層、１０３……酸化シリコン層、１１０……ロス、１１１……残渣。

Claims (9)

  1. 基板上に形成され、パターニングされたシリコン含有層の側壁部を窒化シリコン層又は酸化シリコン層で覆うように窒化シリコン層又は酸化シリコン層を形成する成膜工程と、
    前記シリコン含有層を選択的に除去し、前記側壁部に形成された前記窒化シリコン層又は前記酸化シリコン層を残すプラズマエッチング工程と
    を具備した半導体装置の製造方法であって、
    前記プラズマエッチング工程では、ＳＦ６ガスを含むエッチングガスを用いることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記エッチングガスが、ＳＦ６ガスの単ガス又はＳＦ６ガスと希ガスの混合ガスであることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、
    前記希ガスが、ヘリウム又はアルゴンであることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
    前記シリコン含有層が、アモルファスシリコン層又はポリシリコン層のいずれかであることを特徴とする半導体装置の製造方法。
  5. 請求項１〜４いずれか１項記載の半導体装置の製造方法であって、
    前記シリコン含有層の下層に、窒化シリコン層又は酸化シリコン層が形成されている
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１〜５いずれか１項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記誘導結合用のコイルに２００Ｗ以上の高周波電力を印加することを特徴とする半導体装置の製造方法。
  7. 請求項１〜６いずれか１項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記処理チャンバー内に、３００ｓｃｃｍ〜５００ｓｃｃｍの流量で、前記エッチングガスを供給することを特徴とする半導体装置の製造方法。
  8. 請求項１〜７いずれか１項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバーの外側に誘導結合用のコイルが配置された誘導結合型プラズマエッチング装置によって行い、前記基板の温度を６０℃以下に設定してプラズマエッチングを行うことを特徴とする半導体装置の製造方法。
  9. 請求項１〜５いずれか１項記載の半導体装置の製造方法であって、
    前記プラズマエッチング工程を、処理チャンバー内に、上部電極と、当該上部電極と対向し基板が載置される下部電極とが配設された容量結合型プラズマエッチング装置によって行い、前記対向電極間に１００Ｗ〜１２００Ｗのプラズマ生成用高周波電力を印加し、前記下部電極にバイアス用の高周波電力は印加しないことを特徴とする半導体装置の製造方法。
JP2011251397A 2011-11-17 2011-11-17 半導体装置の製造方法 Pending JP2013110139A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011251397A JP2013110139A (ja) 2011-11-17 2011-11-17 半導体装置の製造方法
US14/356,809 US9245764B2 (en) 2011-11-17 2012-11-16 Semiconductor device manufacturing method
TW101142981A TWI540638B (zh) 2011-11-17 2012-11-16 半導體裝置之製造方法
KR1020197034040A KR20190132553A (ko) 2011-11-17 2012-11-16 반도체 장치의 제조 방법
KR1020147012235A KR20140096277A (ko) 2011-11-17 2012-11-16 반도체 장치의 제조 방법
PCT/JP2012/007360 WO2013073193A1 (ja) 2011-11-17 2012-11-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011251397A JP2013110139A (ja) 2011-11-17 2011-11-17 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016159075A Division JP6328703B2 (ja) 2016-08-15 2016-08-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013110139A true JP2013110139A (ja) 2013-06-06

Family

ID=48429286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011251397A Pending JP2013110139A (ja) 2011-11-17 2011-11-17 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9245764B2 (ja)
JP (1) JP2013110139A (ja)
KR (2) KR20190132553A (ja)
TW (1) TWI540638B (ja)
WO (1) WO2013073193A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JP2018032664A (ja) * 2016-08-22 2018-03-01 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
JP2020155603A (ja) * 2019-03-20 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR20210124918A (ko) 2020-04-07 2021-10-15 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
DE102018101016B4 (de) * 2017-09-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260756A (ja) * 1998-01-14 1999-09-24 Lg Semicon Co Ltd 半導体素子のプラグ形成方法
JP2002542623A (ja) * 1999-04-20 2002-12-10 ラム・リサーチ・コーポレーション 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP2003031557A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2005311339A (ja) * 2004-03-25 2005-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008277857A (ja) * 2008-06-25 2008-11-13 Toshiba Corp 半導体装置及びその製造方法
JP2009514192A (ja) * 2003-07-11 2009-04-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト シリコン基板に凹部を異方性エッチングにより形成する方法およびプラズマエッチングシステムの使用方法
JP2010114424A (ja) * 2008-09-19 2010-05-20 Applied Materials Inc スペーサマスクパターニングプロセスフローを用いた大きい特徴部と配列との一体パターニング

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790999B1 (ko) 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP2009193989A (ja) 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8232212B2 (en) 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260756A (ja) * 1998-01-14 1999-09-24 Lg Semicon Co Ltd 半導体素子のプラグ形成方法
JP2002542623A (ja) * 1999-04-20 2002-12-10 ラム・リサーチ・コーポレーション 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP2003031557A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2003037100A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd プラズマエッチング方法
JP2009514192A (ja) * 2003-07-11 2009-04-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト シリコン基板に凹部を異方性エッチングにより形成する方法およびプラズマエッチングシステムの使用方法
JP2005311339A (ja) * 2004-03-25 2005-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008277857A (ja) * 2008-06-25 2008-11-13 Toshiba Corp 半導体装置及びその製造方法
JP2010114424A (ja) * 2008-09-19 2010-05-20 Applied Materials Inc スペーサマスクパターニングプロセスフローを用いた大きい特徴部と配列との一体パターニング

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060069A1 (ja) * 2013-10-22 2015-04-30 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JPWO2015060069A1 (ja) * 2013-10-22 2017-03-09 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JP2018032664A (ja) * 2016-08-22 2018-03-01 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
WO2018037739A1 (ja) * 2016-08-22 2018-03-01 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
US10854463B2 (en) 2016-08-22 2020-12-01 Tokyo Electron Limited Etching method and method for manufacturing DRAM capacitor
JP2020155603A (ja) * 2019-03-20 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7126468B2 (ja) 2019-03-20 2022-08-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11881403B2 (en) 2019-03-20 2024-01-23 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
KR20210124918A (ko) 2020-04-07 2021-10-15 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11315795B2 (en) 2020-04-07 2022-04-26 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
KR20190132553A (ko) 2019-11-27
US20150079790A1 (en) 2015-03-19
TWI540638B (zh) 2016-07-01
WO2013073193A1 (ja) 2013-05-23
TW201340203A (zh) 2013-10-01
US9245764B2 (en) 2016-01-26
KR20140096277A (ko) 2014-08-05

Similar Documents

Publication Publication Date Title
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP5102653B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR102071732B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
WO2013073193A1 (ja) 半導体装置の製造方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP3808902B2 (ja) プラズマエッチング方法
US7488689B2 (en) Plasma etching method
KR20190030182A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법
JP5840973B2 (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP6328703B2 (ja) 半導体装置の製造方法
US11201062B2 (en) Method and apparatus for processing a substrate
JP5089871B2 (ja) 半導体装置の製造方法
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP2009200080A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
KR20190030181A (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517