JPH11260756A - 半導体素子のプラグ形成方法 - Google Patents
半導体素子のプラグ形成方法Info
- Publication number
- JPH11260756A JPH11260756A JP10303672A JP30367298A JPH11260756A JP H11260756 A JPH11260756 A JP H11260756A JP 10303672 A JP10303672 A JP 10303672A JP 30367298 A JP30367298 A JP 30367298A JP H11260756 A JPH11260756 A JP H11260756A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- insulating film
- etching
- polysilicon layer
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 239000007789 gas Substances 0.000 claims description 55
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229910018557 Si O Inorganic materials 0.000 abstract description 2
- 229910007991 Si-N Inorganic materials 0.000 abstract description 2
- 229910006294 Si—N Inorganic materials 0.000 abstract description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- -1 N 2 Chemical compound 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ポリシリコンプラグのロス及びローディング
効果の発生を抑制し得る半導体素子のプラグ形成方法を
提供する。 【解決手段】 半導体素子のプラグ形成方法であって、
開口部４ａ，４ｂの内腔及び絶縁膜３の上面に形成した
ポリシリコン層５のエッチバックを、フッ素を含有する
第１のガスと窒素及び／又は酸素をその中に含む第２の
ガスとの混合ガスを用いて、異方性エッチングを施すこ
とによって行う、ことを特徴とする。
効果の発生を抑制し得る半導体素子のプラグ形成方法を
提供する。 【解決手段】 半導体素子のプラグ形成方法であって、
開口部４ａ，４ｂの内腔及び絶縁膜３の上面に形成した
ポリシリコン層５のエッチバックを、フッ素を含有する
第１のガスと窒素及び／又は酸素をその中に含む第２の
ガスとの混合ガスを用いて、異方性エッチングを施すこ
とによって行う、ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の配線
を形成する方法に係るもので、詳しくは、コンタクトホ
ール内腔にポリシリコンからなるプラグを形成する方法
に関するものである。
を形成する方法に係るもので、詳しくは、コンタクトホ
ール内腔にポリシリコンからなるプラグを形成する方法
に関するものである。
【０００２】
【従来の技術】近年、半導体素子の高集積化に伴い、ビ
ットラインのコンタクト及びキャパシタのノード電極の
コンタクトのように、コンタクトホールの大きさが小さ
くなる傾向にある。結果として、コンタクトホールの縦
横比（aspect ratio）が大きくなるので、後続の配線形
成時の配線間の短絡（short）を防止するため、コンタ
クトホールの内腔にポリシリコンプラグ又はシリンダー
を形成し、それらポリシリコンプラグ及びシリンダーの
上面に導電層からなる配線を形成する方法が広く行われ
ている。
ットラインのコンタクト及びキャパシタのノード電極の
コンタクトのように、コンタクトホールの大きさが小さ
くなる傾向にある。結果として、コンタクトホールの縦
横比（aspect ratio）が大きくなるので、後続の配線形
成時の配線間の短絡（short）を防止するため、コンタ
クトホールの内腔にポリシリコンプラグ又はシリンダー
を形成し、それらポリシリコンプラグ及びシリンダーの
上面に導電層からなる配線を形成する方法が広く行われ
ている。
【０００３】このような従来のプラグ形成方法は、以下
に示すように行われていた。
に示すように行われていた。
【０００４】先ず、図９に示すように、複数の拡散層２
を有する半導体基板１の上面に絶縁膜３を形成し、次い
で該拡散層の上面の絶縁膜３をエッチングしてコンタク
トホールの開口部４ａ，４ｂを形成する。このとき、一
方の開口部４ａを他方の開口部４ｂより小さく形成する
（図９参照）。
を有する半導体基板１の上面に絶縁膜３を形成し、次い
で該拡散層の上面の絶縁膜３をエッチングしてコンタク
トホールの開口部４ａ，４ｂを形成する。このとき、一
方の開口部４ａを他方の開口部４ｂより小さく形成する
（図９参照）。
【０００５】次に、前記の絶縁膜３の上面にポリシリコ
ン層５を形成した（図１０参照）後、該ポリシリコン層
をエッチバックして開口部４ａ、４ｂのみにポリシリコ
ンが充填された状態にする。このエッチバックにおいて
は、ＳＦ6，ＣＦ4，ＣＨＦ３等のフッ素を含有するガス
又は該フッ素を含有するガスとＣｌ２との混合ガスを用
いたフッ素プラズマ（Fluorine based plasma）による
異方性エッチングが行われている。しかしながらこの方
法によると、前記の絶縁膜３の表面は滑らかであるが、
その表面にポリマーの残査（residue）７が残ると共
に、ポリシリコンプラグ５ａ、５ｂの上面が該絶縁膜の
高さよりも低いプラグが形成されてしまう（図１１(Ａ)
参照。尚、このようにプラグ５ａ、５ｂの上面が絶縁膜
３の上面よりも低くなる現象をプラグロス（plug los
s）という）。
ン層５を形成した（図１０参照）後、該ポリシリコン層
をエッチバックして開口部４ａ、４ｂのみにポリシリコ
ンが充填された状態にする。このエッチバックにおいて
は、ＳＦ6，ＣＦ4，ＣＨＦ３等のフッ素を含有するガス
又は該フッ素を含有するガスとＣｌ２との混合ガスを用
いたフッ素プラズマ（Fluorine based plasma）による
異方性エッチングが行われている。しかしながらこの方
法によると、前記の絶縁膜３の表面は滑らかであるが、
その表面にポリマーの残査（residue）７が残ると共
に、ポリシリコンプラグ５ａ、５ｂの上面が該絶縁膜の
高さよりも低いプラグが形成されてしまう（図１１(Ａ)
参照。尚、このようにプラグ５ａ、５ｂの上面が絶縁膜
３の上面よりも低くなる現象をプラグロス（plug los
s）という）。
【０００６】更に、これらのプラグの内、幅の狭いコン
タクトホール４ａの内腔に形成されるポリシリコンプラ
グ５ａのプラグロスが幅の広いコンタクトホール４ｂの
内腔に形成されるポリシリコンプラグ５ｂのプラグロス
よりも大きい。その理由は、エッチングを施すときに発
生するローディング効果（loading effect：エッチング
を施す面積が小さい程、エッチング速度が増加するこ
と）のためである。
タクトホール４ａの内腔に形成されるポリシリコンプラ
グ５ａのプラグロスが幅の広いコンタクトホール４ｂの
内腔に形成されるポリシリコンプラグ５ｂのプラグロス
よりも大きい。その理由は、エッチングを施すときに発
生するローディング効果（loading effect：エッチング
を施す面積が小さい程、エッチング速度が増加するこ
と）のためである。
【０００７】また、前記のポリシリコン層５のエッチバ
ックにおいて、ＨＣｌのような塩素含有ガスとＨＢｒガ
スとの混合ガスを用いた塩素プラズマによるエッチング
も行われているが、この方法では前記の絶縁膜３の表面
が極めて粗くなると共に、先の方法と同様、プラグロス
も発生する（図１１(Ｂ)参照）ので、エッチバックを施
した後、基板１上の粗さの低減処置が必須の操作となっ
ていた。
ックにおいて、ＨＣｌのような塩素含有ガスとＨＢｒガ
スとの混合ガスを用いた塩素プラズマによるエッチング
も行われているが、この方法では前記の絶縁膜３の表面
が極めて粗くなると共に、先の方法と同様、プラグロス
も発生する（図１１(Ｂ)参照）ので、エッチバックを施
した後、基板１上の粗さの低減処置が必須の操作となっ
ていた。
【０００８】このような従来のプラグ形成方法において
は、フッ素系ガスプラズマを利用する方法では、エッチ
バックにてその表面が滑らかな絶縁膜を得ることができ
るが、プラグロスが大きく、しかもローディング効果が
著しいという不都合な点があった。
は、フッ素系ガスプラズマを利用する方法では、エッチ
バックにてその表面が滑らかな絶縁膜を得ることができ
るが、プラグロスが大きく、しかもローディング効果が
著しいという不都合な点があった。
【０００９】一方、塩素系ガスプラズマを利用する方法
では、プラグロスはそれほど大きくはないが、ローディ
ング効果が著しく、しかもエッチバック後の絶縁膜の表
面が粗くなり、後続の工程でこの粗い表面部位に残査
（residue）が残留して配線のショート（short）が発生
する恐れがあるという不都合な点があった。
では、プラグロスはそれほど大きくはないが、ローディ
ング効果が著しく、しかもエッチバック後の絶縁膜の表
面が粗くなり、後続の工程でこの粗い表面部位に残査
（residue）が残留して配線のショート（short）が発生
する恐れがあるという不都合な点があった。
【００１０】
【発明が解決しようとする課題】本発明の第１の目的
は、屈曲（curvature）のない滑らかな表面を有するポ
リシリコンプラグを形成し、半導体素子の信頼性を向上
し得るプラグの形成方法を提供しようとするものであ
る。
は、屈曲（curvature）のない滑らかな表面を有するポ
リシリコンプラグを形成し、半導体素子の信頼性を向上
し得るプラグの形成方法を提供しようとするものであ
る。
【００１１】更に、本発明の第２の目的は、ポリシリコ
ン層のエッチバックにおいて、速く均一なエッチングを
行いしてローディング効果を最大に防止し得る半導体素
子プラグのエッチバック方法を提供しようとするもので
ある。
ン層のエッチバックにおいて、速く均一なエッチングを
行いしてローディング効果を最大に防止し得る半導体素
子プラグのエッチバック方法を提供しようとするもので
ある。
【００１２】更にまた、本発明の第３の目的は、ポリシ
リコンプラグのロスを３００Å以下に減らし得る半導体
素子のプラグ製造方法を提供しようとするものである。
リコンプラグのロスを３００Å以下に減らし得る半導体
素子のプラグ製造方法を提供しようとするものである。
【００１３】
【課題を解決するための手段】すなわち本発明は、半導
体素子のプラグ製造方法であって、開口部４ａ、４ｂの
内腔及び絶縁膜３の上面に形成したポリシリコン層５の
エッチバックを、フッ素を含有する第１のガスと窒素及
び／又は酸素をその中に含む第２のガスとの混合ガスを
用いて、異方性エッチングを施すことによって行うこ
と、を特徴とする。
体素子のプラグ製造方法であって、開口部４ａ、４ｂの
内腔及び絶縁膜３の上面に形成したポリシリコン層５の
エッチバックを、フッ素を含有する第１のガスと窒素及
び／又は酸素をその中に含む第２のガスとの混合ガスを
用いて、異方性エッチングを施すことによって行うこ
と、を特徴とする。
【００１４】
【発明の実施の形態】以下、本発明の一実施態様に基き
本発明を詳細に説明する。本発明に係る半導体素子のプ
ラグ形成方法においては、先ず、複数の不純物層２を有
する半導体基板１の上面に酸化膜の絶縁膜３を形成し、
次いで該不純物層の上部の絶縁膜３をエッチングして該
不純物層の上部に各コンタクトホールの開口部（openni
ng）４ａ、４ｂを形成する（図１参照）。このとき、一
方のコンタクトホール４ａの大きさを他方のコンタクト
ホール４ｂの大きさよりも小さく形成する。尚、絶縁膜
３としてはドーピングを行っていないシリケートガラス
（undoped silicate glass：以下、ＵＳＧと称す）を用
いる。
本発明を詳細に説明する。本発明に係る半導体素子のプ
ラグ形成方法においては、先ず、複数の不純物層２を有
する半導体基板１の上面に酸化膜の絶縁膜３を形成し、
次いで該不純物層の上部の絶縁膜３をエッチングして該
不純物層の上部に各コンタクトホールの開口部（openni
ng）４ａ、４ｂを形成する（図１参照）。このとき、一
方のコンタクトホール４ａの大きさを他方のコンタクト
ホール４ｂの大きさよりも小さく形成する。尚、絶縁膜
３としてはドーピングを行っていないシリケートガラス
（undoped silicate glass：以下、ＵＳＧと称す）を用
いる。
【００１５】次いで、前記の絶縁膜３の上面にポリシリ
コン層５（ドーピングを行ったものであってもよいし、
又はドーピングを行っていないものでもよい）を形成す
る。尚、当然にコンタクトホールの内腔４ａ、４ｂも該
ポリシリコンにて充填される（図２参照）。
コン層５（ドーピングを行ったものであってもよいし、
又はドーピングを行っていないものでもよい）を形成す
る。尚、当然にコンタクトホールの内腔４ａ、４ｂも該
ポリシリコンにて充填される（図２参照）。
【００１６】次いで、前記の絶縁膜３が露出するまで前
記のポリシリコン層５を均一にエッチングし、ポリシリ
コンプラグ５ａ、５ｂを形成する（図３参照）。尚、後
述するように、本発明を適用して得られる絶縁膜３の表
面は滑らかであり、一方、ロスが少なく、ローディング
効果の小さいプラグ５ａ、５ｂが得られる（因みに、プ
ラグ５ａ、５ｂのプラグロスは３００Å以下である）。
記のポリシリコン層５を均一にエッチングし、ポリシリ
コンプラグ５ａ、５ｂを形成する（図３参照）。尚、後
述するように、本発明を適用して得られる絶縁膜３の表
面は滑らかであり、一方、ロスが少なく、ローディング
効果の小さいプラグ５ａ、５ｂが得られる（因みに、プ
ラグ５ａ、５ｂのプラグロスは３００Å以下である）。
【００１７】次いで、図３に示す構造体上に導電層６を
形成することにより、半導体素子の配線を形成すること
ができる（図４参照）。
形成することにより、半導体素子の配線を形成すること
ができる（図４参照）。
【００１８】以下に、本発明の主特徴であるポリシリコ
ン層５をエッチングする工程（エッチバック工程）につ
いて詳しく説明する。
ン層５をエッチングする工程（エッチバック工程）につ
いて詳しく説明する。
【００１９】先ず、図３に示した半導体基板１をプラズ
マエッチング装置の真空容器（図示せず）内に収容す
る。ここで、該エッチング装置としては、反応性イオン
エッチング装置（ＲＩＥ；reactive ion etcher）、磁
界強化反応性イオンエッチング装置（ＭＥＲＩＥ；magn
etically enhanced reactive ion etcher）や高密度プ
ラズマエッチング装置（high density plasma etcher）
のように、イオンエネルギー及びプラズマの密度を調節
し得る装置であれば、いずれであってもかまわない。
マエッチング装置の真空容器（図示せず）内に収容す
る。ここで、該エッチング装置としては、反応性イオン
エッチング装置（ＲＩＥ；reactive ion etcher）、磁
界強化反応性イオンエッチング装置（ＭＥＲＩＥ；magn
etically enhanced reactive ion etcher）や高密度プ
ラズマエッチング装置（high density plasma etcher）
のように、イオンエネルギー及びプラズマの密度を調節
し得る装置であれば、いずれであってもかまわない。
【００２０】次いで、前記の真空容器内にＳＦ6、ＮＦ3
のようなフッ素を含有する第１のガスと、Ｎ2，Ｏ2，Ｎ
Ｏ，ＳＯ2，Ｎ2Ｏ及びＨ2−Ｏ2からなる群から選択され
る一つのガス（第２ガスであって、窒素及び／又は酸素
をその中に含むガス）と、の混合ガスを導入し、該真空
容器内の一方の電極に２００〜３０００Ｗの電力（sour
ce power；以下、ソースパワーという）を供給してプラ
ズマ放電を誘導し、他方の電極には５０Ｗ程度のバイア
ス電力（bias power；以下、バイアスパワーという）を
加えて前記のポリシリコン層５に異方性エッチングを施
す。このように、混合ガスのプラズマを利用してエッチ
ングを施すと、ポリシリコンプラグの表面にＳｉ−Ｎ又
はＳｉ−Ｏのような物質の保護膜が形成され、フッ素イ
オンによるポリシリコンプラグのエッチング速度が低下
するため、フッ素イオンによるプラグロスを防止するこ
とができるし、ローディング効果を低減することができ
る。
のようなフッ素を含有する第１のガスと、Ｎ2，Ｏ2，Ｎ
Ｏ，ＳＯ2，Ｎ2Ｏ及びＨ2−Ｏ2からなる群から選択され
る一つのガス（第２ガスであって、窒素及び／又は酸素
をその中に含むガス）と、の混合ガスを導入し、該真空
容器内の一方の電極に２００〜３０００Ｗの電力（sour
ce power；以下、ソースパワーという）を供給してプラ
ズマ放電を誘導し、他方の電極には５０Ｗ程度のバイア
ス電力（bias power；以下、バイアスパワーという）を
加えて前記のポリシリコン層５に異方性エッチングを施
す。このように、混合ガスのプラズマを利用してエッチ
ングを施すと、ポリシリコンプラグの表面にＳｉ−Ｎ又
はＳｉ−Ｏのような物質の保護膜が形成され、フッ素イ
オンによるポリシリコンプラグのエッチング速度が低下
するため、フッ素イオンによるプラグロスを防止するこ
とができるし、ローディング効果を低減することができ
る。
【００２１】ここで、ポリシリコンプラグのロス及びロ
ーディング効果の発生を抑制するためには、ポリシリコ
ン層のエッチング速度と絶縁膜のエッチング速度との差
を減らすことが有効である。図２に示したポリシリコン
層５がエッチバックされ、絶縁膜３が図３に示したよう
に露出せしめられると、いずれか一方（パターン幅の狭
い方）にエッチングが集中する現象が発生し、ローディ
ング効果が深刻になってプラグロスが発生するからであ
る。このプラグロス及びローディング効果の発生を抑制
するためにはポリシリコン層５のエッチング速度と絶縁
膜３のエッチング速度の差を減らす、特にそのエッチン
グ速度比（ポリシリコン層５のエッチング速度／絶縁膜
３のエッチング速度）を５以下にすると、ローディング
効果の発生が抑制され、プラグロスが３００Å以下のポ
リシリコンプラグ５ａ、５ｂを得ることができる。
ーディング効果の発生を抑制するためには、ポリシリコ
ン層のエッチング速度と絶縁膜のエッチング速度との差
を減らすことが有効である。図２に示したポリシリコン
層５がエッチバックされ、絶縁膜３が図３に示したよう
に露出せしめられると、いずれか一方（パターン幅の狭
い方）にエッチングが集中する現象が発生し、ローディ
ング効果が深刻になってプラグロスが発生するからであ
る。このプラグロス及びローディング効果の発生を抑制
するためにはポリシリコン層５のエッチング速度と絶縁
膜３のエッチング速度の差を減らす、特にそのエッチン
グ速度比（ポリシリコン層５のエッチング速度／絶縁膜
３のエッチング速度）を５以下にすると、ローディング
効果の発生が抑制され、プラグロスが３００Å以下のポ
リシリコンプラグ５ａ、５ｂを得ることができる。
【００２２】以下、このようなプラグロスが少なく、ロ
ーディング効果の低いプラグを形成するために行った試
験結果について説明する。
ーディング効果の低いプラグを形成するために行った試
験結果について説明する。
【００２３】図５（Ａ）は、ＳＦ6のみをエッチングガ
スとして使用した場合におけるバイアスパワーとポリシ
リコン層及び絶縁膜（ＵＳＧと表示。以下、同様）のエ
ッチング速度を示したグラフである。図示の通り、バイ
アスパワーが増加すると、ポリシリコン層のエッチング
速度の増加割合に比し、絶縁膜のエッチング速度の増加
割合が大きいは。すなわち、バイアスパワーが大きい
程、エッチング速度比（ポリシリコン層のエッチング速
度／絶縁膜のエッチング速度。以下、同様）が減少する
ことが分かる。尚、その減少率はバイアスパワーの増加
に連れて大きくなっている。
スとして使用した場合におけるバイアスパワーとポリシ
リコン層及び絶縁膜（ＵＳＧと表示。以下、同様）のエ
ッチング速度を示したグラフである。図示の通り、バイ
アスパワーが増加すると、ポリシリコン層のエッチング
速度の増加割合に比し、絶縁膜のエッチング速度の増加
割合が大きいは。すなわち、バイアスパワーが大きい
程、エッチング速度比（ポリシリコン層のエッチング速
度／絶縁膜のエッチング速度。以下、同様）が減少する
ことが分かる。尚、その減少率はバイアスパワーの増加
に連れて大きくなっている。
【００２４】図５（Ｂ）は、ＳＦ6ガスの流量増加に伴
うポリシリコン層と絶縁膜とのエッチング速度を示した
グラフで、ポリシリコンのエッチング速度はＳＦ6の流
量増加に伴って増加するが、絶縁膜のエッチング速度は
逆に若干減少することが分かる。すなわち、ＳＦ6の流
量を増やすとエッチング速度比が１０以上になる。従っ
て、エッチング速度比の低減にはＳＦ6の流量を少なく
することが有効であることがわかる。
うポリシリコン層と絶縁膜とのエッチング速度を示した
グラフで、ポリシリコンのエッチング速度はＳＦ6の流
量増加に伴って増加するが、絶縁膜のエッチング速度は
逆に若干減少することが分かる。すなわち、ＳＦ6の流
量を増やすとエッチング速度比が１０以上になる。従っ
て、エッチング速度比の低減にはＳＦ6の流量を少なく
することが有効であることがわかる。
【００２５】図６は、ＳＦ6ガスにＮ2ガスを混合したと
きのポリシリコン層のエッチング速度を示したグラフ
（バイアスパワー＝５０ｗ）で、ＳＦ6ガスに対するＮ2
ガスの混合比（流量比。以下、同様）を上げると、ポリ
シリコン層のエッチング速度が減少することが分かる。
すなわち、前述したように、ポリシリコン層の表面にＳ
−Ｎの保護膜が形成されて、エッチング速度が減少する
ものと推定される。従って、エッチング速度比を減らす
ためには、Ｎ2ガスの混合比を上げることが有効である
ことが分かる。
きのポリシリコン層のエッチング速度を示したグラフ
（バイアスパワー＝５０ｗ）で、ＳＦ6ガスに対するＮ2
ガスの混合比（流量比。以下、同様）を上げると、ポリ
シリコン層のエッチング速度が減少することが分かる。
すなわち、前述したように、ポリシリコン層の表面にＳ
−Ｎの保護膜が形成されて、エッチング速度が減少する
ものと推定される。従って、エッチング速度比を減らす
ためには、Ｎ2ガスの混合比を上げることが有効である
ことが分かる。
【００２６】図７は、ＳＦ6／Ｎ2混合ガスプラズマを利
用してエッチングを行った時のバイアスパワーの増加に
伴うポリシリコン層と絶縁膜のエッチング速度とを比較
したグラフ（ＳＦ6ガスに対するＮ2ガスの混合比＝１。
尚、各ガス流量は２０ｓｃｃｍ（standard cubic centi
meter per minute）である）で、バイアスパワーが大き
い程エッチング速度比が小さくなる。従って、バイアス
パワーは、できるだけ大きくすることがエッチング速度
比を小さくすることに有効であることが分かる。目標バ
イアスパワーとしては２５Ｗ以上、好ましくは５０Ｗ以
上、特に好ましくは１００Ｗ以上である。
用してエッチングを行った時のバイアスパワーの増加に
伴うポリシリコン層と絶縁膜のエッチング速度とを比較
したグラフ（ＳＦ6ガスに対するＮ2ガスの混合比＝１。
尚、各ガス流量は２０ｓｃｃｍ（standard cubic centi
meter per minute）である）で、バイアスパワーが大き
い程エッチング速度比が小さくなる。従って、バイアス
パワーは、できるだけ大きくすることがエッチング速度
比を小さくすることに有効であることが分かる。目標バ
イアスパワーとしては２５Ｗ以上、好ましくは５０Ｗ以
上、特に好ましくは１００Ｗ以上である。
【００２７】図８は、ＳＦ6／Ｎ2混合ガスプラズマを用
いてエッチングを行った時の一方の電極に加える電力の
増加に伴うポリシリコン層と絶縁膜とのエッチング速度
を比較したグラフ（ＳＦ6ガスに対するＮ2ガスの混合比
＝１。尚、各ガス流量は２０ｓｃｃｍ）である。また、
バイアスパワーは５０ｗである）で、ソースパワー４０
０〜６００Ｗの範囲内でエッチング速度比は５：１以下
であり、従ってソースパワーは４００〜６００Ｗの範囲
とすることが好ましい。
いてエッチングを行った時の一方の電極に加える電力の
増加に伴うポリシリコン層と絶縁膜とのエッチング速度
を比較したグラフ（ＳＦ6ガスに対するＮ2ガスの混合比
＝１。尚、各ガス流量は２０ｓｃｃｍ）である。また、
バイアスパワーは５０ｗである）で、ソースパワー４０
０〜６００Ｗの範囲内でエッチング速度比は５：１以下
であり、従ってソースパワーは４００〜６００Ｗの範囲
とすることが好ましい。
【００２８】尚、発明者の知見によれば、本発明に係る
プラグ形成方法で用いるエッチングガスは、フッ素を含
有する第１のガスとしてのＳＦ6に対して混合するガス
（第２のガス）としては、Ｎ2のみならずＯ2，ＮＯ，Ｓ
Ｏ2，Ｎ2Ｏからなる群から選択される一つであってよ
い。ここで、その混合比、すなわち第１のガスに対する
第２のガスの混合割合（第２のガスの流量／第１のガス
の流量）は、３以上、好ましくは３〜５である。また、
最適なエッチング速度比は２．５〜１．５で、少なくと
も５以下、好ましくは５〜１にすれば、プラグロスが少
なくエッチングローディング効果が低く、プラグ及び絶
縁膜の表面が滑らかな半導体素子を形成することができ
ることを確認している。
プラグ形成方法で用いるエッチングガスは、フッ素を含
有する第１のガスとしてのＳＦ6に対して混合するガス
（第２のガス）としては、Ｎ2のみならずＯ2，ＮＯ，Ｓ
Ｏ2，Ｎ2Ｏからなる群から選択される一つであってよ
い。ここで、その混合比、すなわち第１のガスに対する
第２のガスの混合割合（第２のガスの流量／第１のガス
の流量）は、３以上、好ましくは３〜５である。また、
最適なエッチング速度比は２．５〜１．５で、少なくと
も５以下、好ましくは５〜１にすれば、プラグロスが少
なくエッチングローディング効果が低く、プラグ及び絶
縁膜の表面が滑らかな半導体素子を形成することができ
ることを確認している。
【００２９】
【発明の効果】以上説明したように、本発明に係る半導
体素子のプラグ形成方法によれば、エッチングのローデ
ィング効果が低く、且つプラグのロスが少なく、表面が
平坦で滑らかなプラグを形成し得るので、半導体素子の
信頼性を向上し得るという効果がある。且つ、エッチン
グを施した後、残渣が残らないので、残渣除去工程を別
途設ける必要がなく、半導体素子製造時の生産性を向上
し得るという効果がある。
体素子のプラグ形成方法によれば、エッチングのローデ
ィング効果が低く、且つプラグのロスが少なく、表面が
平坦で滑らかなプラグを形成し得るので、半導体素子の
信頼性を向上し得るという効果がある。且つ、エッチン
グを施した後、残渣が残らないので、残渣除去工程を別
途設ける必要がなく、半導体素子製造時の生産性を向上
し得るという効果がある。
【図１】本発明に係る半導体素子のプラグ形成方法（そ
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（最初のステップ）である。
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（最初のステップ）である。
【図２】本発明に係る半導体素子のプラグ形成方法（そ
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図１記載のステップに続くステップ）
である。
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図１記載のステップに続くステップ）
である。
【図３】本発明に係る半導体素子のプラグ形成方法（そ
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図２記載のステップに引き続くステッ
プ）である。
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図２記載のステップに引き続くステッ
プ）である。
【図４】本発明に係る半導体素子のプラグ形成方法（そ
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図３記載のステップに引き続くステッ
プ）である。
の後工程としての配線形成工程を含む）をステップ順に
示した縦断面図（図３記載のステップに引き続くステッ
プ）である。
【図５】エッチングガスとしてＳＦ6を単用した場合の
ポリシリコン層と絶縁膜（ＵＳＧ）とのエッチング速度
を比較して表示したグラフである。
ポリシリコン層と絶縁膜（ＵＳＧ）とのエッチング速度
を比較して表示したグラフである。
【図６】ガス混合比（Ｎ2／ＳＦ6）の増加に伴うポリシ
リコン層のエッチング速度を示したグラフである。
リコン層のエッチング速度を示したグラフである。
【図７】Ｎ2／ＳＦ6混合ガスを用いた時のバイアスパワ
ーの増加に伴うポリシリコン層と絶縁膜（ＵＳＧ）との
エッチング速度を比較して表示したグラフである。
ーの増加に伴うポリシリコン層と絶縁膜（ＵＳＧ）との
エッチング速度を比較して表示したグラフである。
【図８】Ｎ2／ＳＦ6混合ガスを用いた時のソースパワー
の増加に伴うポリシリコン層と絶縁膜（ＵＳＧ）とのエ
ッチング速度を比較して表示したグラフである。
の増加に伴うポリシリコン層と絶縁膜（ＵＳＧ）とのエ
ッチング速度を比較して表示したグラフである。
【図９】従来の半導体素子のプラグ形成方法をステップ
順（主要ステップのみ）に示した縦断面図である。
順（主要ステップのみ）に示した縦断面図である。
【図１０】従来の半導体素子のプラグ形成方法をステッ
プ順（主要ステップのみ）に示した縦断面図である。
プ順（主要ステップのみ）に示した縦断面図である。
【図１１】従来の半導体素子のプラグ形成方法にて製造
されたプラグ及び絶縁膜の表面状態を示した縦断面図で
ある。
されたプラグ及び絶縁膜の表面状態を示した縦断面図で
ある。
１：半導体基板 ２：不純物層、拡散層 ３：絶縁膜 ４ａ，４ｂ：コンタクトホール（開口部） ５ａ，５ｂ：ポリシリコンプラグ ６：金属配線層 ７：残渣
Claims (9)
- 【請求項１】 半導体素子のプラグ製造方法であって、
開口部４ａ、４ｂの内腔及び絶縁膜３の上面に形成した
ポリシリコン層５のエッチバックを、フッ素を含有する
第１のガスと窒素及び／又は酸素をその中に含む第２の
ガスとの混合ガスを用いて、異方性エッチングを施すこ
とによって行うこと、を特徴とする方法。 - 【請求項２】 前記の第１のガスがＳＦ6ガスであり、
前記の第２のガスがＮ2，Ｏ2，ＮＯ，ＳＯ2，Ｎ2Ｏ及び
Ｈ2−Ｏ2からなる群から選択される１つのガスである請
求項１に記載の方法。 - 【請求項３】 前記の第１のガスに対する第２のガスの
混合比（流量比）が３〜５である請求項１に記載の方
法。 - 【請求項４】 前記のエッチバックにおいて、ポリシリ
コン層のエッチング速度／絶縁膜のエッチング速度を５
〜１の条件下で行う請求項１乃至３のいずれか１項に記
載の方法。 - 【請求項５】 半導体基板の上面に絶縁膜を形成するス
テップと、 該半導体基板上に形成した絶縁膜の所定部位に開口部を
形成するステップと、 該開口部の内腔及び該絶縁膜の上面にポリシリコン層を
形成するステップと、 該ポリシリコン層を、フッ素を含有する第１のガスと窒
素及び／又は酸素をその中に含有する第２のガスとの混
合ガスを利用してエッチバックするステップと、を順次
行う半導体素子のプラグ形成方法。 - 【請求項６】 前記の絶縁膜が酸化膜である請求項５に
記載の方法。 - 【請求項７】 前記の絶縁膜がドーピングを行っていな
いシリケートガラスである請求項５に記載の方法。 - 【請求項８】 前記のエッチバックステップで用いる装
置が、反応性イオンエッチング装置、磁界強化反応性イ
オンエッチング装置及び高密度プラズマエッチング装置
のいずれか１つであり、該装置のイオンエネルギー及び
プラズマ密度を調節することができるものである請求項
５に記載の方法。 - 【請求項９】 前記のエッチング装置の一方の電極に供
給する電力が２００〜３０００Ｗで、他方の電極に加え
るバイアスパワーが５０Ｗ以上である請求項８に記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR818/1998 | 1998-01-14 | ||
| KR1019980000818A KR100295639B1 (ko) | 1998-01-14 | 1998-01-14 | 플러그형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260756A true JPH11260756A (ja) | 1999-09-24 |
| JP3102862B2 JP3102862B2 (ja) | 2000-10-23 |
Family
ID=19531431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10303672A Expired - Fee Related JP3102862B2 (ja) | 1998-01-14 | 1998-10-26 | 半導体素子のプラグ形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6225220B1 (ja) |
| JP (1) | JP3102862B2 (ja) |
| KR (1) | KR100295639B1 (ja) |
| DE (1) | DE19821191B4 (ja) |
| TW (1) | TW411605B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266056A (ja) * | 2006-03-27 | 2007-10-11 | Tokyo Electron Ltd | プラズマエッチング方法 |
| JP2013110139A (ja) * | 2011-11-17 | 2013-06-06 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP5234886B2 (ja) * | 2004-10-25 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322536B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법 |
| JP2005508078A (ja) * | 2001-10-31 | 2005-03-24 | 東京エレクトロン株式会社 | 高アスペクト比形態のエッチング方法 |
| KR20030096832A (ko) * | 2002-06-18 | 2003-12-31 | 동부전자 주식회사 | 반도체 소자의 절연막 식각 방법 |
| US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
| KR100719172B1 (ko) * | 2006-06-29 | 2007-05-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101009338B1 (ko) * | 2009-05-22 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737235A (en) | 1984-10-01 | 1988-04-12 | Tegal Corporation | Process for polysilicon with freon 11 and another gas |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| NL9100064A (nl) * | 1991-01-16 | 1992-08-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting voorzien van een veldeffecttransistor. |
| JPH04307933A (ja) * | 1991-04-05 | 1992-10-30 | Sony Corp | タングステンプラグの形成方法 |
| US5164330A (en) * | 1991-04-17 | 1992-11-17 | Intel Corporation | Etchback process for tungsten utilizing a NF3/AR chemistry |
| US5210049A (en) * | 1992-04-28 | 1993-05-11 | Eastman Kodak Company | Method of making a solid state image sensor |
| US5340754A (en) * | 1992-09-02 | 1994-08-23 | Motorla, Inc. | Method for forming a transistor having a dynamic connection between a substrate and a channel region |
| JPH07326663A (ja) * | 1994-05-31 | 1995-12-12 | Fuji Electric Co Ltd | ウエハの誘電体分離方法 |
| US5441907A (en) * | 1994-06-27 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company | Process for manufacturing a plug-diode mask ROM |
| KR0147599B1 (ko) * | 1994-08-25 | 1998-11-02 | 김광호 | 이방성 식각 방법 |
| US5633424A (en) * | 1994-12-29 | 1997-05-27 | Graves; Clinton G. | Device and methods for plasma sterilization |
| US5962903A (en) * | 1995-06-08 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized plug-diode mask ROM structure |
| US5643819A (en) * | 1995-10-30 | 1997-07-01 | Vanguard International Semiconductor Corporation | Method of fabricating fork-shaped stacked capacitors for DRAM cells |
| US5904566A (en) * | 1997-06-09 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reactive ion etch method for forming vias through nitrogenated silicon oxide layers |
| US6025271A (en) * | 1997-12-08 | 2000-02-15 | Micron Technology, Inc. | Method of removing surface defects or other recesses during the formation of a semiconductor device |
-
1998
- 1998-01-14 KR KR1019980000818A patent/KR100295639B1/ko not_active IP Right Cessation
- 1998-05-04 US US09/071,745 patent/US6225220B1/en not_active Expired - Lifetime
- 1998-05-05 TW TW087106902A patent/TW411605B/zh not_active IP Right Cessation
- 1998-05-12 DE DE19821191A patent/DE19821191B4/de not_active Expired - Fee Related
- 1998-10-26 JP JP10303672A patent/JP3102862B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5234886B2 (ja) * | 2004-10-25 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007266056A (ja) * | 2006-03-27 | 2007-10-11 | Tokyo Electron Ltd | プラズマエッチング方法 |
| JP2013110139A (ja) * | 2011-11-17 | 2013-06-06 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19821191B4 (de) | 2006-03-23 |
| US6225220B1 (en) | 2001-05-01 |
| DE19821191A1 (de) | 1999-07-15 |
| JP3102862B2 (ja) | 2000-10-23 |
| TW411605B (en) | 2000-11-11 |
| KR19990065499A (ko) | 1999-08-05 |
| KR100295639B1 (ko) | 2001-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432984B1 (ko) | 텅스텐에대하여높은식각선택비를가지는등방성실리콘식각방법 | |
| JP2001057386A (ja) | エッチバックを用いた多結晶シリコンコンタクトプラグ形成方法およびこれを用いた半導体素子の製造方法 | |
| US5871659A (en) | Dry etching process for semiconductor | |
| CN111933581B (zh) | 一种半导体结构的制备方法 | |
| JP3102862B2 (ja) | 半導体素子のプラグ形成方法 | |
| US7087515B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100278277B1 (ko) | 실리사이드의콘택저항개선을위한반도체소자제조방법 | |
| KR100534172B1 (ko) | 반도체 소자의 게이트 스패이서 형성 방법_ | |
| KR100275340B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2000353688A (ja) | 半導体装置の製造方法 | |
| KR100399064B1 (ko) | 반도체 소자 제조방법 | |
| TWI817903B (zh) | 半導體元件的製作方法 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100265561B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100386454B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100643567B1 (ko) | 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법 | |
| KR100377163B1 (ko) | 반도체소자의 폴리실리콘 플러그 형성 방법 | |
| KR100232162B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR20020054634A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20040008340A (ko) | 반도체 소자의 갭들 필링 방법 | |
| US6716769B1 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |