KR0147599B1 - 이방성 식각 방법 - Google Patents
이방성 식각 방법Info
- Publication number
- KR0147599B1 KR0147599B1 KR1019940021083A KR19940021083A KR0147599B1 KR 0147599 B1 KR0147599 B1 KR 0147599B1 KR 1019940021083 A KR1019940021083 A KR 1019940021083A KR 19940021083 A KR19940021083 A KR 19940021083A KR 0147599 B1 KR0147599 B1 KR 0147599B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- semiconductor device
- manufacturing
- tungsten silicide
- etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 229910018503 SF6 Inorganic materials 0.000 claims abstract description 5
- 239000000460 chlorine Substances 0.000 claims abstract description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000001301 oxygen Substances 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 25
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000002156 mixing Methods 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 2
- 229910001882 dioxygen Inorganic materials 0.000 claims 2
- BSJZCDKNFVVVBW-UHFFFAOYSA-N hydrobromide hydrofluoride Chemical compound F.Br BSJZCDKNFVVVBW-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 238000001312 dry etching Methods 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004626 scanning electron microscopy Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 229910003691 SiBr Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 235000012830 plain croissants Nutrition 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
신규한 이방성 건식식각 방법이 개시되어 있다. 상층막과 하층막으로 구성되는 다층막을 이방성 식각하는 반도체장치의 제조방법에 있어서, 평행평판형 시스템에서 브로모수소(HBr)가스, 육불화황(SF6)가스, 산소(O2)가스 및 염소(C12)가스를 혼합하여 상기 상층막을 이방성 식각한다. 수직 프로파일을 얻을 수 있고, 마이크로 로딩 효과를 감소시킬 수 있다.
Description
제1a도 및 제1b도는 종래방법에 의한 텅스텐 실리사이드 게이트전극 식각방법을 설명하기 위한 SEM 사진들.
제2도는 종래방법에 의해 형성된 텅스텐 실리사이드 게이트전극의 단면을 도시한 SEM 사진.
제3도, 제4a도 및 제4b도는 본 발명에 의한 텅스텐 실리사이드 게이트전극 식각방법을 설명하기 위한 단면도 및 SEM 사진들.
제5도는 본 발명에 의해 형성된 텅스텐 실리사이드 게이트전극의 단면을 도시한 SEM사진.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 게이트산화막
3 : 폴리실리콘막 4 : 텅스텐 실리사이드막
5 : 포토레지스트 패턴
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 수직 프로파일(profile)을 얻고, 마이크로 로딩 효과(micro loading effect)를 감소시킬 수 있는 텅스텐 실리사이드막의 식각방법에 관한 것이다.
반도체장치의 제조공정이 서브마이크론(sub-micron) 레벨로 진행됨에 따라 가공치수가 미세화하여 0.4μm 이하 레벨의 패턴 가공이 필요하게 되었다. 따라서, 식각공정에 있어서, 하지막과의 높은 식각선택비와 미세 선폭 제어등의 요구가 강조되고 있다. 이에 따라, 이방성 프로파일을 형성하는 건식식각 방식이 식각공정의 대다수를 차지하게 되었으며, 수직 프로파일에 대한 요구는 디자인 룰(design rule)감소와 더불어 그 정도가 더욱 강해지고 있는 추세이다.
한편, 반도체장치의 집적도가 증가함에 따라 저저항 배선의 중요성이 증대되고 있으며, 최근에는 폴리실리콘을 대체하는 저저항 배선구조로서 폴리실리콘막 상에 고융점 금속 실리사이드(Refractory Metal Silicide)막을 형성시킨 구조가 비트라인이나 게이트전극 등에 널리 사용되고 있다. 이러한 텅스텐 실리사이드막을 이방성 방식으로 건식식각하기 위해서 종래에는 트리-폴로로크로메탄(CC1F3)가스를 사용하였으나, 현재 C.F.C(Chloro Fluoro Carbons)규제대상인 CC1F3(CFC13)가스를 사용하지 못하기 때문에 새로운 대체공정이 필요하게 되었다.
미합중국 특허공보 제5,160,408호에는 텅스텐 실리사이드 게이트전극을 이방성 건식식각할 수 있는 방법이 개시되었는 바, 제1a도 및 제1b도의 SEM(Scanning Electron Microscopy)사진들을 참조하여 종래의 텅스텐 실리사이드 게이트전극 식각방법을 설명하고자 한다. 여기서, 제1a도는 셀영역을 나타내고, 제1b도는 주변회로부를 나타낸다.
제1a도 및 제1b도를 참조하면, 소자분리 영역에 의해 활성영역과 비활성영역이 구분되어진 반도체기판의 상기 활성영역 상에 통상의 열산화 공정으로 게이트산화막을 형성한 다음, 그 위에 폴리실리콘막 및 텅스텐 실리사이드막을 차례로 침적한다. 이어서, 리소그라피 공정으로 상기 텅스텐 실리사이드막 상에 게이트패턴으로 패터닝된 포토레지스트 패턴을 형성한다. 다음에, 상기 포토레지스트 패턴을 식각마스크로 이용하여, 평행평판형 시스템인 LRC사의 레인보우(rainbow)4400설비에서 염소(C12) 가스, 육불화항(SF6) 가스 및 헬륨(He) 가스를 혼합하여 상기 텅스텐 실리사이드막을 이방성 식각한다. 계속해서, 상기 폴리실리콘막을 이방성 식각함으로써, 텅스텐 실리사이드막과 폴리실리콘막으로 이루어진 게이트전극을 형성한다.
C.F.C규제대상인 CC1F3가스를 사용하여 텅스텐 실리사이드막을 식각하게 되면, 하지막인 폴리실리콘막에 대해 높은 식각선택비를 유지할 수 있으므로 마이크로 로딩효과에 따른 동일칩 내의 셀영역과 주변회로부의 식각량 차이로 인하여 주변회로부의 활성영역에 피팅(pitting)이 발생하는 문제가 일어나지 않는다.
그러나, 상술한 종래의 SF6가스, C12가스, 및 He가스를 사용한 이방성 건식식각 방법에 의하면, 제2도에 도시된 바와 같이, 마이크로 로딩 효과에 따라 주변회로부의 활성영역에 피팅이 발생하게 되어 소자의 전기적 특성을 변화시켜서 수율저하를 초래하게 된다. 또한, 상술한 종래방법에 의하면 방향성 식각이 되기 때문에, 수직 프로파일을 얻기가 어렵고, 또한, 게이트전극의 임계치수(Critical Dimension; 이하 CD라 한다)가 불안정해진다.
따라서, 본 발명의 목적은 상술한 종래방법의 문제점들을 해결할 수 있는 반도체장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 상층막과 하층막으로 구성되는 다층막을 이방성 식각하는 반도체장치의 제조방법에 있어서,
평행평판형 시스템에서 브로모수소(HBr)가스, 육불화황(SF6)가스, 산소(O2)가스 및 염소(C12)가스를 혼합하여 상기 상층막을 이방성 식각하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 하층막은 다결정실리콘으로 구성되고, 상기 상층막은 텅스텐 실리사이드(WSix)로 구성된다. 상기 다층막은 트랜지스터의 게이트전극일 수도 있고, 비트라인일 수도 있다.
상기 평행평판형 시스템에서 상부와 하부의 플레이트 간격은 1.0±0.3cm로 하며, 바람직하게는 0.8cm로 한다.
상기 이방성 식각은, 150~400mTorr의 압력, 200~400W의 RF(Radio Frequency)전력에서 실시하며, 바람직하게는, 150mTorr의 압력, 350W의 RF전력에서 전극 온도를 40℃로 하여 실시한다.
상기 HBr가스, SF6가스, O2가스 및 C12가스의 혼합비율은 1:1:1:1로 하며, 바람직하게는, 상기 HBr가스, SF6가스, O2가스 및 C12가스의 유량을 각각, 30±20sccm으로 한다.
본 발명에 의하면, HBr가스, SF6가스, O2가스 및 C12가스를 이용한 이방성 건식식각 방법으로 텅스텐 실리사이드막을 식각하여 수직 프로파일을 얻고 마이크로 로딩 효과를 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제3도, 제4a도 및 제4b는 본 발명에 의한 텅스텐 실리사이드 게이트전극 식각방법을 설명하기 위한 단면도 및 SEM 사진들이다. 여기서, 제4a도는 셀 영역을 나타내고, 제4b도는 주변회로부를 나타낸다.
제3도, 제4a도 및 제4b도를 참조하면, 소자분리 영역에 의해 활성영역 및 비활성영역이 구분되어진 반도체기판(1)의 상기 활성영역상에, 통상의 열산화 공정으로 게이트산화막(2)을 형성한다. 이어서, 상기 게이트산화막(2) 상에 폴리실리콘막(3) 및 텅스텐 실리사이드막(WSix)(4)을 차례로 침적하고, 리소그라피 공정에 의해 게이트패턴으로 패터닝된 포토레지스트 패턴(5)을 상기 텅스텐 실리사이드막(4)상에 형성한다. 다음에, 상기 포토레지스트 패턴(5)을 식각마스크로 이용하여, 평형평판형 시스템인 LRC사의 폴리에쳐(poly etcher)설비에서 상부와 하부의 플레이트 간격을 0.8cm로 하고, 압력 150mTorr, RF전력 350W, 및 전극 온도 40℃의 조건에서, HBr가스, SF6가스, O2가스 및 C12가스의 유량을 각각 30sccm으로 하여 이방성 건식식각을 실시함으로써 상기 텅스텐 실리사이드막(4)을 게이트패턴으로 식각한다.
이하, 상술한 본 발명의 이방성 건식식각 방법의 메카니즘을 실험결과를 참조하여 상세히 설명하고자 한다.
먼저, 마이크로 로딩 효과의 관점에서 살펴보면, He가스와 O2가스의 영향이 가장 크며 다른 변수들은 유의차가 거의 없는 것으로 나타났다. 또한, He가스의 양을 줄이고 O2가스의 양을 증가시키면 마이크로 로딩 효과가 개선되었다. 그 이유는 다음과 같다. 즉, He가스가 불활성 가스이기 때문에, 상기 He가스를 첨가하면, 가스 분자가 소정의 에너지에 의해 이온화되는 페닝효과(penning effect)에 의하여 플라즈마 발생이 촉진되고, 전기장이 가장 강한 쉬쓰(sheath)전위 및 이온전류 밀도가 증가한다. 따라서, 포토레지스트의 개구 비율이 상대적으로 작은 영역에서 He원자와 이온 또는 라디칼(radical)의 충돌이 증가하여 식각을 방해함으로써, 식각속도가 떨어지게 된다. 반면에, O2가스는 산화성 가스이기 때문에 반응 활성도가 높아 반응성이 강하다. 따라서, 불포화종과의 반응이 쉽고, O2가스의 양을 증가시키면,
O2+ CFx → COF2(CO, CO2) + F(F2)
의 식에서 볼 수 있듯이, 할로겐 원자의 농도증가와 불포화종의 농도감소로 중합막 형성이 억제된다.
다음에, 프로파일의 관점에서 살펴보면, HBr가스의 양을 증가시켰을 때 수직 프로파일을 얻을 수 있었다. 즉, HBr가스는 부산물면에서 휘발성 능력이 다른 가스보다 낮기 때문에 수직한 프로파일을 얻는데 유리하다(하기 식 참조).
Br + Si → SiBr2(흡착층:중합막)
Br + Si → SiBr4(반응생성물)
상술한 바와 같이 O2가스와 He가스의 특성을 이용하여 평행평판형 시스템인 폴리에쳐 설비에서, 압력 150~400mTorr, RF전력 200~400W, 상부 및 하부 플레이트간 간격 0.7~1.2cm, 전극 온도 30~60℃, HBr가스 10~50sccm, SF6가스 10~50sccm, O2가스 10~50sccm, 및 Cl2가스 10~50sccm의 조건에서 텅스텐 실리사이드막을 이방성 건식식각한다. 따라서, 제4a도 및 제4b도에서 볼 수 있듯이, 셀 영역의 좁은 부위에서의 식각량과 주변회로부의 넓은 영역에서의 식각량이 거의 비슷하여, 종래방법보다 마이크로 로딩 효과를 감소시킬 수 있다.
제5도는 상술한 본 발명의 이방성 건식식각 방법으로 텅스텐 실리사이드막을 식각한 후, 폴리실리콘막을 식각하고 포토레지스트 패턴을 제거한 결과물을 도시한 SEM 사진이다.
제5도에서 볼 수 있듯이, 본 발명에 의하면 수직 프로파일을 갖는 텅스텐 실리사이드 게이트전극을 얻을 수 있으며, 게이트전극의 CD가 안정되어 공정관리를 안정화할 수 있다.
이상 상술한 바와 같이 본 발명에 의하면, HBr가스, SF6가스, O2가스 및 C12가스를 이용한 이방성 건식식각 방법으로 텅스텐 실리사이드막을 식각하여 수직 프로파일을 얻고 마이크로 로딩 효과를 감소시킬 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (6)
- 다결정 실리콘으로 이루어진는 하층막과, 텅스텐 실리사이드로 이루어지는 상층막으로 구성되는 다층막을 이방성 식각하는 반도체장치의 제조방법에 있어서, 평행평판형 시스템에서 불화수소(HBr)가스, 육불화황(SF6)가스, 산소(O2)가스 및 염소(C12)가스를 혼합하여 상기 상층막을 이방성 식각하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 다층막은 트랜지스터의 게이트전극인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 평행평판형 시스템에서 상부와 하부의 플레이트 간격은 1.0±0.3cm인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 이방성 식각은, 150~400mTorr의 압력, 200~400W의 RF 전력에서 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 브로모수소가스, 육불화황 가스, 산소 가스 및 염소 가스의 혼합비율을 1:1:1:1로 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항 또는 제5항에 있어서, 상기 브로모수소가스, 육불화황 가스, 산소 가스 및 염소 가스의 유량을 각각, 30±20sccm으로 수행하는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009029A KR960009029A (ko) | 1996-03-22 |
| KR0147599B1 true KR0147599B1 (ko) | 1998-11-02 |
Family
ID=19391157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147599B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374635B1 (ko) * | 2000-09-27 | 2003-03-04 | 삼성전자주식회사 | 포토마스크의 식각시 발생하는 로딩효과로 인한선폭변화를 보정하여 노광하는 방법 및 이를 기록한기록매체 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295639B1 (ko) * | 1998-01-14 | 2001-08-07 | 김영환 | 플러그형성방법 |
| KR100386432B1 (ko) * | 1998-09-24 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
-
1994
- 1994-08-25 KR KR1019940021083A patent/KR0147599B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374635B1 (ko) * | 2000-09-27 | 2003-03-04 | 삼성전자주식회사 | 포토마스크의 식각시 발생하는 로딩효과로 인한선폭변화를 보정하여 노광하는 방법 및 이를 기록한기록매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009029A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440870B1 (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| KR100892797B1 (ko) | 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법 | |
| US4528066A (en) | Selective anisotropic reactive ion etching process for polysilicide composite structures | |
| US5935877A (en) | Etch process for forming contacts over titanium silicide | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| KR20020027520A (ko) | 에칭 공정용 측벽 폴리머 형성 가스 첨가제 | |
| US8133817B2 (en) | Shallow trench isolation etch process | |
| US5453156A (en) | Anisotropic polysilicon plasma etch using fluorine gases | |
| US5856239A (en) | Tungsten silicide/ tungsten polycide anisotropic dry etch process | |
| KR20030022272A (ko) | 반도체 구조에서 텅스텐 또는 텅스텐 질화물 전극게이트를 에칭하는 방법 | |
| US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
| KR20000071381A (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| KR0147599B1 (ko) | 이방성 식각 방법 | |
| KR0166205B1 (ko) | 반도체장치의 폴리사이드 게이트 형성방법 | |
| JP2727966B2 (ja) | 半導体装置の製造方法 | |
| KR20040022996A (ko) | 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법 | |
| KR100844029B1 (ko) | 플라즈마 식각방법 | |
| JP6725176B2 (ja) | プラズマエッチング方法 | |
| KR19990003156A (ko) | 반도체 소자의 제조 방법 | |
| JP3581770B2 (ja) | サイドウォールの形成方法 | |
| US6051153A (en) | Etching method | |
| JPH09246245A (ja) | 半導体装置の製造方法 | |
| JPH08316207A (ja) | 配線形成方法 | |
| KR20000062733A (ko) | 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법 | |
| JPH0629257A (ja) | 反応性イオン・エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090514 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |