KR20000062733A - 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법 - Google Patents

불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법 Download PDF

Info

Publication number
KR20000062733A
KR20000062733A KR1020000010667A KR20000010667A KR20000062733A KR 20000062733 A KR20000062733 A KR 20000062733A KR 1020000010667 A KR1020000010667 A KR 1020000010667A KR 20000010667 A KR20000010667 A KR 20000010667A KR 20000062733 A KR20000062733 A KR 20000062733A
Authority
KR
South Korea
Prior art keywords
gas
etching
chamber
silicon
sccm
Prior art date
Application number
KR1020000010667A
Other languages
English (en)
Inventor
애니술 칸
드래간브이. 포드레스닉
김남훈
겐 리
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/263,634 external-priority patent/US6583063B1/en
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20000062733A publication Critical patent/KR20000062733A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

불소(F), 산소(O), 수소(H) 및 탄소(C)를 포함하는 가스로부터 발생된 플라즈마를 사용하여 실리콘을 에칭하는 방법은 상기 가스를 챔버에 공급하는 단계와, 상기 챔버내부에 플라즈마를 점화시키는 단계, 및 상기 챔버내의 실리콘 재료층을 에칭하는 단계를 포함함으로써, 마스크 선택도를 향상시키는 동시에 실리콘 에칭비율을 증가시킬 수 있다.

Description

불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법 {PLASMA ETCHING OF SILICON USING FLUORINATED GAS MIXTURES}
본 발명은 플라즈마 에칭방법, 특히 불소(F), 산소(O), 탄소(C) 및 수소(H)를 포함하는 가스 혼합물을 사용하여 실리콘을 에칭하는 방법에 관한 것이다.
반도체 기판내에 형성되는 트렌치(trench)들은 집적회로의 제조에 있어서 절연, 커패시터 형성, 트랜지스터 형성 등을 포함하는 다수의 용도를 가진다. 이러한 트렌치의 중요한 용도 중의 하나는 동적인 임의 어쎄스 메모리(DRAM)용 저장 노드(node)로서 트렌치 커패시터를 형성하는데 있다. 트렌치 커패시터는 상당히 작은 영역을 점유하지만 커패시터를 형성하는데 사용된 트렌치의 깊이로 인한 커다란 전극 표면적을 갖기 때문에 바람직하다. 종래의 트렌치 커패시터에 있어서, 트렌치 벽들은 커패시터의 하나의 전극을 형성하며, 상기 벽들이 얇은 유전체 재료로 피복되고난 후에 나머지 트렌치가 폴리실리콘으로 채워져 폴리실리콘들은 커패시터의 제 2 전극을 형성한다. 전술한 바와 같이, 트렌치를 기초로 하는 DRAM 장치는 평판 또는 적층형 커패시터를 이용하는 다른 형태의 메모리 장치보다 작은 면적을 이용한다. 트렌치 커패시터의 용량을 최대화하기 위해 트렌치 벽의 표면적이 최대화되어야 한다. 즉, 트렌치는 깊어야 하고 벽들은 거의 수직이어야 한다.
통상적으로, 저장 노드는 마스크 씌워진 실리콘 기판을 이방성 화학 또는 반응성 이온 에칭에 의해 형성된다. 에칭 분야에서는 브롬화 수소(HBr), 염화물(Cl2), 산소(O2), 불화 질소(NF3), 6불화 황(SF6), 및 질소(N2)와 같은 화학약품의 배합물을 이용한다. 예를들어, HBr/Cl2화학약품은 3 : 1 내지 4 : 1 범위의 광저항 선택도에서 약 5000 Å/min의 에칭비율을 제공한다. 산화물 또는 질화물과 같은 다른 재료 층들은 실리콘 대 마스크 선택도를 개선하기 위한 에칭 마스크로서 사용될 수 있다. 웨이퍼 처리능력을 개선하기 위해, 특히 트렌치 에칭과 같은 적용을 위해서는 실리콘 에칭비율을 최대화하는 것이 바람직하다. 그러나, 일반적으로 실리콘 에칭비율의 증가는 마스크 에칭 선택도를 감소시킨다.
그러므로, 본 발명의 목적은 마스크 선택도를 향상시키는 동시에 실리콘 에칭비율을 증가시킬 수 있는 실리콘 에칭방법을 제공하고자 하는 것이다.
도 1은 본 발명의 에칭방법을 수행하는데 사용되는 종류의 플라즈마 가공처리 장치의 개략도.
도 2a는 본 발명의 방법에 의해 에칭되기 이전의 기판을 도시하는 개략적인 횡단면도.
도 2b는 본 발명의 방법에 의해 에칭된 이후의 기판을 도시하는 개략적인 횡단면도.
도 3a 내지 도 3c는 상이한 트렌치 형상을 도시하는 개략적인 횡단면도.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 공정 챔버 112 : 안테나
118, 122 : RF 공급원 119, 124 : 정합 네트워크
127 : 드로틀 밸브 130 : 챔버 벽
136 : 진공 펌프 140 : 제어기
142 : 메모리 144 : CPU
146 : 지원 회로
종래기술과 관련된 단점들은 불소, 산소, 탄소 및 수소 원자들을 포함하는 가스(또는 가스 혼합물)로부터 발생된 플라즈마를 사용하여 실리콘을 에칭하는 본 발명에 따른 방법에 의해 극복된다. 양호한 일 실시예에서, 6불화 황(SF6), 디플루오르메탄(CH2F2) 및 산소(O2)를 포함하는 에칭가스(또는 혼합물)은 가스 유동율이 약 65 sccm SF6, 25 sccm CH2F2및 60 sccm O2이고, 총압력이 약 15 mtorr이며, 기판 바이어스 동력이 약 25 w인 실리콘 기판에서의 트렌치 에칭의 설명을 위한 것이다. 1㎛를 초과하는 실리콘 에칭비율은 약 20 : 1 이상의 하드마스크 에칭 선택도에 대해 달성될 수 있다. 특히, 서브미크론 칫수의 고종횡비 실리콘 트렌치는 28정도로 높은 하드마스크 선택도에 대해 약 1.2 내지 1.5 ㎛/min의 비율로 에칭된다.
본 발명은 예를들어, 약 4 내지 100 mtorr의 총압력에서, 약 10 내지 100 sccm의 불화가스(즉, 불소 원소를 함유하는 가스), 1 내지 100 sccm의 풀루오르-탄화수소 가스(즉, F, H 및 C 원소를 포함하는 가스), 및 약 10 내지 100 sccm의 산소-함유 가스(즉, 산소 원소를 포함하는 가스)의 배합에 의해 실시된다. 이와는 달리, 1.5 : 1 내지 3 : 1 범위의 SF6: CH2F2및 O2: CH2F2를 포함하는 가스 배합물이 실리콘 이방성 에칭에 사용되어 거의 수직 형상의 트렌치를 형성한다. 이중 플라즈마 공급(DPS) 에칭 반응로가 본 발명의 일 실시예에 사용된다. 일반적으로, 약 300 내지 5000 W의 유도 동력원이 플라즈마의 생성에 사용될 수 있으며, 이 경우에 약 -40 내지 60 ℃ 범위의 온도내에서 유지되는 웨이퍼 지지대에 약 10 내지 500 W의 캐소드 바이어스 동력이 인가된다.
또한, 본 발명의 에칭방법은 하드마스크 대신에 포토레지스트 마스크를 사용하여, 폴리실리콘 및 비결정질 실리콘을 포함하는 다른 형태의 실리콘 재료층을 에칭하는데 사용될 수 있다.
본 발명은 다음 첨부도면을 참조한 상세한 설명에 의해 용이하게 이해될 수 있다. 이해를 촉진시키기 위해 도면에서 공통되는 동일한 부분에 대해서는 동일한 도면부호를 사용했다.
본 발명은 불소, 탄소 및 수소 원소들을 포함하는 가스(또는 혼합물)로부터 생성된 플라즈마를 사용하여 실리콘을 에칭하는 방법에 관한 것이다. 본 발명의 에칭 방법은 미국 캘리포니아 소재의 어플라이드 머티리얼스 인코포레이티드에 의해 상업화된 심층 트렌치 DPS(이중 플라즈마 공급원) 시스템 및 실리콘 에칭 DPS 센츄라(등록상표) 에칭 시스템에 사용된다. 실리콘 에칭 DPS 시스템의 상세한 설명은 플라즈마 공정에 관한 11차 심포지움(1996년 5월 7일) 에서 얀 예 등이 설명했으며, 또한 일렉트로케미컬 소사이어티 프로시딩스, 제 96 -12권 222-233페이지(1996)에 공개되어 있다. 이러한 문헌은 본 발명에 참조되었다. 심층 트렌치 DPS 시스템은 실리콘 에칭 DPS 시스템에 비해 유도 코일과 웨이퍼 받침대 사이에 보다 작은 간격 및 보다 작은 챔버 체적을 가진다. 또한, 웨이퍼에 인가된 바이어스 동력에 대해 일정한 주파수를 사용한다.
도 1은 유전체 돔-형상의 천장(이후, 돔(120)이라고 지칭함) 외측에 위치되고 (일반적으로, 약 12.56 ㎒의 동조가능한 주파수를 갖는 RF 신호를 생성할 수 있는)RF 공급원(118)에 연결된 적어도 하나의 유도 코일 안테나(112)를 포함하는 DPS 공정챔버의 단순화한 개략도이다. 상기 RF 공급원(118)은 정합 네트워크(119)를 통해 안테나에 접속된다. 또한, 공정챔버(110)는 제 2 RF 공급원(122)에 연결된 기판 지지 받침대(캐소드)(116)를 포함한다. 상기 RF 공급원(122)은 50 ㎑ 내지 15 ㎒ 범위의 주파수를 갖는 RF 신호를 발생할 수 있다. 심층 트렌치 DPS 챔버의 경우, 약 400 ㎑의 바이어스 주파수가 사용된다. 상기 RF 공급원(122)은 정합 네크워크(124)를 통해 캐소드에 접속된다. 상기 챔버(110)는 전기 접지(134)에 연결된 도전성 챔버 벽(130)을 포함한다. 중앙 처리장치(CPU;144), 메모리(142) 및 상기 CPU용 지원회로(146)를 포함하는 제어기(140)는 에칭 공정에 대한 제어를 용이하게 하기 위해 DPS 에칭 공정챔버의 다수의 부품에 접속된다.
작동시, 기판(114)은 기판 지지 받침대/캐소드(116)상에 놓이며 가스성분들은 가스 패널(138)로부터 진입포트(126)를 통해 공정챔버(110)로 공급된다. 플라즈마는 RF 공급원(118,122)으로부터의 RF 동력을 각각 안테나(112) 및 받침대/캐소드(116)로 인가함으로써 공정챔버(118)내에서 점화된다. 에칭 챔버(110)내측의 압력은 진공펌프(136) 및 상기 챔버(110)와 진공펌프(136) 사이에 위치된 드로틀 밸브(127)를 사용하여 제어된다. 챔버 벽(136)의 표면에서의 온도는 챔버(110)의 벽(130)내에 위치되는 액체-함유 도관(도시않음)을 사용하여 제어된다.
온도제어를 위해 받침대/캐소드(116)를 통한 열전달 매체의 순환을 위해 폐-루프 시스템(도시않음)이 사용된다. 적절한 열절달 매체를 사용함으로써, 받침대/캐소드(116)의 가열 또는 냉각중 어느 하나가 달성될 수 있다. 헬륨가스는 공급원(148)으로부터 기판(114)의 후면에 의해 형성된 채널로 흐르며, 받침대 표면상의 홈(도시않음)은 기판(114)과 받침대/캐소드(116) 사이의 열전달을 촉진하기 위해 사용된다. 에칭공정중에, 상기 기판(114)은 대략 30-130 ℃의 일정한 온도로 플라즈마에 의해 점진적으로 가열된다. 돔(120)과 받침대/캐소드(116)의 열 제어에 의해, 기판(114)은 통상적인 DPS 챔버내에서 약 -20 내지 60℃의 온도로 유지될 수 있다. 이러한 기판의 온도를 달성하기 위해, 돔(120)은 예를들어 램프 히터에 의해 대략 80℃로 유지되며, 챔버 벽은 예를들어 별도의 폐-루프 제어시스템(도시않음)에 의해 대략 65℃로 유지된다.
유도 코일 안테나(112)에 인가된 RF 동력은 50㎑ 내지 15㎒ 범위, 바람직하게 약 12.56㎒의 주파수를 가지며 수 백 와트로부터 수 천 와트까지로 동력이 변화한다. 예를들어, 심층 트렌치 DPS 챔버에서 실행할 때와 같은 본 발명의 일 실시예에서, 안테나의 동력은 12.56㎒의 주파수와 300 내지 2000와트 범위의 전력을 갖는 반면에, 바이어스 동력은 400㎑의 RF 주파수와 10 내지 500와트 범위의 전력을 가진다. 다른 에칭챔버에서, 직류 바이어스 동력은 본 발명의 에칭공정에 사용될 수 있다.
전술한 바와 같이 챔버(110)의 제어를 용이하게 하기 위한 상기 CPU(144)는 다수의 챔버와 서브프로세서를 제어하기 위한 산업용 세팅에 사용될 수 있는 일반용도의 컴퓨터 프로세서 중의 하나일 수 있다. 상기 메모리(142)는 CPU(144)에 결합된다. 상기 메모리(142)는 랜덤 어쎄스 메모리(RAM), 판독만을 위한 메모리(ROM), 플로피 디스크, 하드 디스크, 또는 다른 형태의 디지탈 저장기와 같은 하나 이상의 용이하게 이용가능한 메모리일 수 있으며, 약간 떨어진 위치에 있는 호스 컴퓨터의 일부일 수도 있다. 상기 지원회로(146)는 종래의 방식대로 프로세스를 지원하기 위한 CPU(144)에 결합된다. 이들 회로는 캐쉬, 동력 공급원, 클록 회로, 입출력 회로 및 서브시스템 등을 포함한다. 본 발명의 에칭을 수행하는데 사용되는 제어 소프트웨어는 일반적으로 소프트웨어 루틴으로서 메모리내에 저장된다. 소프트웨어도 CPU에 의해 제어될 하드웨어로부터 떨어져 위치하는 CPU에 의해 저장 및/또는 실행될 수 있다.
CPU(144)에 의해 실행될 때, 소프트웨어 루틴은 에칭공정을 수행하도록 챔버작동을 제어하는 일반 목적의 컴퓨터를 특정 목적의 컴퓨터(제어기(140))로 변환한다. 소프트웨어 루틴에 의해 수행되는 특정 처리단계가 도 2a 및 도 2b를 참조하여 상세히 후술된다.
본 발명의 방법이 소프트웨어 루틴으로서 실행될 때에 대해 설명하지만, 본 명세서에서 설명된 단계중 일부는 소프트웨어 제어기뿐만 아니라 하드웨어로도 수행될 수 있다. 그와 같이, 본 발명은 컴퓨터 시스템에서 실행될 때에는 소프트웨어로, 일 예로서 특정 집적회로 또는 다른 형태의 하드웨어 장비에서 실행될 때에는 하드웨어로, 또한 소프트웨어와 하드웨어를 조합하여 실행할 수도 있다.
다음의 설명에서, DPS 챔버내에서의 실리콘 기판(예를들어, 일반적으로 단결정질 실리콘 웨이퍼)의 트렌치 에칭이 본 발명의 일 실시예를 설명하기 위해 사용된다. 그러나, 에칭공정은 일반적으로 다른 형태의 실리콘에 적용할 수 있다. 그러므로, "실리콘"은 실리콘 재료가 어떻게 형성되느냐에 무관한 모든 형태의 실리콘, 예를들어 단결정질 실리콘, 폴리실리콘 및 비결정질 실리콘을 포함하는 의미로 이해해야 한다. 게다가, 본 발명은 예를들어 용량 유도결합된 플라즈마 시스템 또는 원격 플라즈마 발생 시스템내의 공정챔버를 포함하는 DPS 챔버 내부에서와는 상이한 방식으로 반응성 플라즈마를 발생할 수 있는 다른 챔버내에서 실행될 수 있다.
도 2a는 패턴화된 마스크(210)를 갖는 예비-에칭 실리콘(Si) 기판(200)의 횡단면 형상을 도시한다. 상기 패턴화된 마스크(210)는 여럿 중에서도 산화물, 질화물 또는 금속을 함유하는 하드마스크 재료 또는 포토레지스트 재료일 수 있다. 이러한 실시예에서, 패턴화된 마스크(210)는 두 개의 재료, 즉 600Å 두께의 실리콘 옥시니트라이드(SiON) 층(212) 및 약 4300Å의 고온 산화물(HTO)로 이루어진 산화물 층(214)으로 구성된 하드마스크이다. 다층 하드마스크(210)는 본 기술분야에 공지된 증착, 석판술 및 에칭과 같은 처리공정의 조합에 의해 형성될 수 있다. 도 2a의 실리콘 기판(200)은 표 1에 나타낸 공정변수를 사용하여 DPS 챔버내에서 에칭될 수 있다.
SF6 65 sccm
CH2F2 25 sccm
O2 60 sccm
압력 15 mtorr
안테나 동력 700 W
캐소드 동력 25 W
받침대 온도 15℃
표 1에 나타낸 바와 같이, 본 발명의 양호한 실시예는 플라즈마 공급원 가스로서 6불화 황(SF6), 디플루오르메탄(CH2F2), 및 산소(O2)를 포함하는 가스 혼합물을 사용한다. 일 실시예에서, 예를들어 공급원 가스는 약 43% SF6, 17% CH2F2, 및 40% O2로 형성된다. 이러한 화학약품은 약 12,000 Å/min을 초과하는 실리콘 에칭비율 및 20 : 1 이상의 마스크 선택도를 제공한다. 특정 구조의 (일반적으로 깊이:폭의 비율로서 정의되는)종횡비에 따라, 약 28 : 1 정도로 높은 마스크 선택도가 또한 다렁된다. 도 2b는 에칭 후에 실리콘 기판(200)내에 형성된 실리콘 트렌치(204)의 횡단면 형상을 도시한다.
에칭공정이 표 1에 나타낸 변수에 따라 수행되는 것이 적합하지만, 상이한 가스 조성에 대응하는 폭넓은 유동범위, 예를들어 약 4-100 mtorr의 챔버 압력에서 10-100 sccm의 SF6, 1-100 sccm의 CH2F2, 및 10-100 sccm의 O2범위도 채택될 수 있다. 상기 가스들은 가스 패널(138)로부터 공급되며 압력은 진공펌프(136) 및 밸브(127)에 의해 설정된다. 챔버 압력 및 가스 유동율은 제어기(140)에 의해 제어된다.
도 3a 내지 도 3c는 에칭가스의 화학조성에 따라 변화한 다양한 트렌치 형상을 도시한다. 본 발명에 있어서, SF6는 에칭 원소, 예를들어 불소 공급원으로서 작용을 하며 실리콘을 등방성 에칭하는 역할을 한다. 일반적으로, 높은 SF6함량을 갖는 가스 혼합물은 언더컷(undercut) 에칭 형상을 초래하는 경향이 있다. 도 3a 및 도 3b는 언더컷을 갖는 트렌치 형상을 도시한다. 그러나, CH2F2및 O2의 존재하면 측면 에칭에 대해 측벽(206)을 보호함으로써 트렌치(204)의 형상 및 칫수 제어를 가능하게 한다. 예를들어, 고 CH2F2및 O2함량을 갖는 가스 혼합물은 도 3c와 같은 테이퍼 형상을 초래한다. SF6, CH2F2, 및 O2유동율의 일부 조합으로, 도 2b에 도시한 바와 같은 거의 수직 형상이 달성된다. 이는 예를들어, CH2F2및 O2중 어느 하나 또는 이의 조합물이 측벽(206)상의 얇은 폴리머(가상선으로 도시)를 형성하도록 실리콘과 상호작용할 때 에칭제에 의한 과도한 측면 에칭에 대해 측벽(206)을 부동태화하는 결과를 초래한다. 가스 혼합물 성분의 상대농도를 조절함으로써 상이한 수동태화 및 에칭 정도를 달성하여, 형상 및 칫수를 의도한 대로 제어할 수 있게 한다. 물론, 압력, 동력 및 기판 온도와 같은 다른 작동변수도 트렌치 형상 및 칫수뿐만 아니라 결과적인 실리콘 에칭비율 및 마스크 선택도에 영향을 미친다.
본 명세서에 사용된 가스 혼합물 및 가스는 상호변경가능하고 단일 성분의 가스뿐만 아니라 다수 성분의 가스에 대응하는 상황을 포함하는 것으로 폭넓게 해석되어야 한다. 예를들어, 불소, 산소 및 탄소를 포함하는 가스는 단일 성분 가스 또는 불소, 산소 및 탄소를 함유하는 다수 성분 가스혼합물(예를들어, SF6, O2및 CO2) 중 어느 하나를 포함한다.
일반적으로, 본 발명의 에칭 화학약품은 불소, 산소, 탄소 및 수소를 함유하는 가스 혼합물을 포함한다. 예를들어, 여럿 중에서도 불화질소(NF3) 및 테트라 플루오르메탄(CF4)을 포함하는 불화 가스가 에칭제 공급원으로서 사용될 수 있다. 유사하게, 여럿 중에서도 트리플루오르메탄(CHF3) 및 플루오르메탄(CH3F)을 함유하는 플루오르-탄화수소 가스(즉, 적어도 불소, 수소 및 탄소 원소를 함유하는 가스)도 CH2F2와 유사한 역할을 하도록 사용될 수 있다. O2또는 산소원소를 함유하는 다른 가스(산소-함유 가스)와 함께 이들 불화 가스들은 실리콘 트렌치 에칭을 위한 유효 형상 및 칫수를 제공하도록 조성이 조절될 수 있는 가스 혼합물을 형성한다.
상세한 설명 및 상기 표에서 에칭을 sccm단위의 가스 유동율 측면에서 설명했지만, 이들 가스 유동율은 어떤 특정 실시예를 설명하기 위한 것으로 이해해야 한다. 특히, 본 발명은 트렌치 구조를 위해 소정의 형상 및 칫수를 형성하도록 가스 조성비율(몰 또는 체적비율)을 변화시키는 것도 포함한다. 예를들어, 약 1.5 : 1, 2 : 1, 2.4 : 1 및 3: 1의 SF6: CH2F2비율의 가스조성뿐만 아니라 1.5 : 1, 2.2 : 1, 및 3 : 1의 O2: CH2F2비율의 가스 조성도 이방성 트렌치 형상을 초래하는 실리콘 에칭에 사용되어 왔다. 특히, SF6: CH2F2및 O2: CH2F2의 조성비는 바람직하게 약 2.5 : 1이다.
일반적으로, 본 발명을 실행하기 위해 반응성 플라즈마는 12.56 ㎒에서 약 300-5000 와트, 바람직하게 약 700 와트의 유도 전력에 의해 발생될 수 있다. 400㎑에서 약 10-500 와트, 바람직하게 25 와트의 캐소드 바이어스 동력이 웨이퍼 기판(114)을 바이어스하는데 사용될 수 있다. 상기 에칭방법은 약 -40 내지 60℃ 범위, 바람직하게 약 15℃의 기판온도에서 수행될 수 있다. 반응성 가스가 충분한 압력하에서 챔버(110)내에 존재하면, 상기 제어기(140)는 동력 공급원(118,122)을 작동시키는 동시에, RF 동력을 챔버(110)에 효과적으로 결합하기 위해 정합 네트워크(119)를 제어한다. 약 4-100 mtorr의 작동압력이 통상적으로 사용되지만 약 15 mtorr의 압력도 적합하다. 또한, 에칭 공정 전반에 걸쳐서 제어기(140)는 헬륨 공급원(148), 및 받침대/캐소드(116), 챔버 벽(130) 및 돔(120)의 개별 온도제어에 의해 웨이퍼 온도를 균일하게 유지한다.
본 발명의 에칭방법을 사용하여, 고 종횡비의 실리콘 트렌치에 대한 이방성 에칭이 약 1 ㎛/min을 초과하는 에칭비율로 달성될 수 있다. 예를들어, 약 1.2-1.5 ㎛/min의 실리콘 에칭비율은 약 20 : 1 보다 높은 약 28 : 1 정도로 높은 마스크 선택도로 달성될 수 있다. 약 ±3% 정도로 높은 내측-웨이퍼(within-wafer) 에칭 균일도가 달성된다. 상기 내측-웨이퍼 에칭 균일도는 (ER최대값- ER퇴소값)/(2ER평균값)으로 정의되며, 여기서 ER최대값는 웨이퍼 내부에서 관찰되는 최대 에칭비율이고, ER퇴소값는 최소 에칭비율이며, ER평균값는 평균 에칭비율이다. 특히, 0.34 ㎛의 미세 구조물에 대해서 약 21의 종횡비를 갖는 실리콘 트렌치가 약 1.2 ㎛/min의 비율 및 약 21 마스크 선택도로 에칭된다. 0.6 ㎛의 미세 구조물에 대해서는 약 13의 종횡비를 갖는 트렌치가 약 1.4 ㎛/min의 비율 및 약 27의 마스크 선택도로 에칭된다.
전술한 바와 같이, 상기 방법은 폴리실리콘 또는 비결정질 실리콘 층을 에칭하는데도 적용될 수 있다. 유사하게, 상기 다층 하드 디스크(210)의 용도는 단지 설명의 목적을 위한 것이며, 그 방법도 다른 하드마스크 또는 포토레지스트 마스크에 용이하게 적용될 수 있을 것이다. 실리콘 에칭비율 및 포토레지스트 선택도는 반응가스 혼합물의 조성뿐만 아니라 작동 압력 및 동력을 조절함으로써 최적화될 수 있다. 예를들어, 포토레지스트 선택도는 CH2F2가 에칭제에 의해 침심에 대해 포토레지스트를 보호하는 얇은 폴리머 층의 형성에 기여하므로 가스 혼합물내의 CH2F2의 양을 증가시킴으로써 개선될 수 있다. 일반적으로, 증가된 CH2F2조성은 챔버내의 작동 압력 또는 동력을 조절함으로써 보상될 수 있는 실리콘 또는 폴리실리콘 에칭비율의 감소를 초래한다.
본 발명의 사상을 구현한 여러 실시예들이 상세히 설명되고 도시되었지만, 본 기술분야의 숙련자들은 여전히 본 발명의 사상을 구현하는 다수의 변형 실시예들이 있을 수 있다고 이해할 수 있다.
마스크 선택도를 향상시키는 동시에 실리콘 에칭비율을 증가시킬 수 있는 실리콘 에칭방법을 제공할 수 있다.

Claims (26)

  1. 불소(F), 산소(O), 탄소(C) 및 수소(H)를 함유하는 가스를 챔버에 공급하는 단계와,
    상기 챔버내부에 플라즈마를 점화시키는 단계, 및
    상기 챔버내의 실리콘 재료층을 에칭하는 단계를 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  2. 제 1 항에 있어서, 상기 가스는 단일 성분의 가스인 것을 특징으로 하는 실리콘 에칭 방법.
  3. 제 1 항에 있어서, 상기 가스는 2 성분의 가스인 것을 특징으로 하는 실리콘 에칭 방법.
  4. 제 1 항에 있어서, 상기 가스는 3 성분의 가스인 것을 특징으로 하는 실리콘 에칭 방법.
  5. 제 4 항에 있어서, 상기 가스는 불소를 함유하는 제 1 가스, 산소를 함유하는 제 2 가스, 및 탄소와 수소를 함유하는 제 3 가스를 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  6. 제 5 항에 있어서, 상기 제 1 가스는 SF6, NF3, 및 CF4로 이루어진 군으로부터 선택된 것을 특징으로 하는 실리콘 에칭 방법.
  7. 제 5 항에 있어서, 상기 제 2 가스는 O2및 CO2로 이루어진 군으로부터 선택된 것을 특징으로 하는 실리콘 에칭 방법.
  8. 제 5 항에 있어서, 상기 제 3 가스는 CHF3, CH2F2및 CH3F로 이루어진 군으로부터 선택된 것을 특징으로 하는 실리콘 에칭 방법.
  9. 제 1 항에 있어서, 상기 가스는 약 10 내지 100 sccm의 SF6, 약 10 내지 100 sccm의 O2, 및 약 1 내지 100 sccm의 CH2F2를 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  10. 제 5 항에 있어서, 상기 제 1 및 제 3 가스가 약 1.5 : 1 이상의 비율로 상기 챔버내에 존재하는 것을 특징으로 하는 실리콘 에칭 방법.
  11. 제 5 항에 있어서, 상기 제 2 및 제 3 가스는 약 1.5 : 1 이상의 비율로 상기 챔버내에 존재하는 것을 특징으로 하는 실리콘 에칭 방법.
  12. 제 5 항에 있어서, 상기 제 3 가스는 불소를 더 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  13. 제 10 항에 있어서, 상기 제 2 및 제 3 가스는 약 1.5 : 1 이상의 비율로 상기 챔버내에 존재하는 것을 특징으로 하는 실리콘 에칭 방법.
  14. 제 5 항에 있어서, 상기 점화단계는 약 10 내지 500 와트의 바이어스 동력을 캐소드 전극에 인가하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  15. 제 5 항에 있어서, 상기 점화단계는 약 300 내지 5000 와트의 유도 동력을 유도 결합된 안테나에 인가하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  16. 제 5 항에 있어서, 상기 챔버 압력은 약 4 내지 100 mtorr인 것을 특징으로 하는 실리콘 에칭 방법.
  17. 제 5 항에 있어서, 상기 에칭단계는
    약 10,000 Å/min을 초과하는 비율로 상기 실리콘 재료층을 에칭하는 단계, 및
    상기 실리콘 재료층의 에칭비율의 약 1/20 이하의 비율로 마스크 층을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  18. 제 5 항에 있어서, 상기 에칭 단계 중에 상기 챔버 내부의 실리콘 재료층을 포함하는 피가공재를 지지하는 받침대가 약 -40 내지 60℃ 범위로 유지되는 것을 것을 특징으로 하는 실리콘 에칭 방법.
  19. SF6, O2및 CH2F2를 함유하는 가스를 챔버에 공급하는 단계와,
    10 내지 500 와트의 바이어스 동력을 캐소드 전극에 인가하고 300 내지 5000 와트의 유도 공급원 동력을 유도 결합된 안테나에 인가함으로써 상기 챔버내부의 플라즈마를 점화시키는 단계, 및
    상기 챔버 내부의 실리콘 재료 층을 에칭하는 단계를 포함하는 것을 특징으로 하는 에칭 방법.
  20. 제 19 항에 있어서, 상기 가스는 약 10 내지 100 sccm의 SF6, 약 10 내지 100 sccm의 O2, 및 약 1 내지 100 sccm의 CH2F2를 포함하는 것을 특징으로 하는 에칭 방법.
  21. 제 19 항에 있어서, 상기 챔버내부의 가스압력은 약 4 내지 100 mtorr인 것을 특징으로 하는 에칭 방법.
  22. 제 19 항에 있어서, 상기 에칭단계는
    약 10,000 Å/min을 초과하는 비율로 상기 실리콘 재료층을 에칭하는 단계, 및
    상기 실리콘 재료층의 에칭비율의 약 1/20 이하의 비율로 마스크 층을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 에칭 방법.
  23. 제 19 항에 있어서, 상기 에칭 단계 중에 상기 챔버 내부의 실리콘 재료층을 포함하는 피가공재를 지지하는 받침대가 약 -40 내지 60℃ 범위로 유지되는 것을 것을 특징으로 하는 에칭 방법.
  24. 제 19 항에 있어서, 상기 가스는 약 1.5 : 1 이상의 SF6: CH2F2비율로 SF6및 CH2F2를 포함하는 것을 특징으로 하는 에칭 방법.
  25. 제 19 항에 있어서, 상기 가스는 약 1.5 : 1 이상의 O2: CH2F2비율로 O2및 CH2F2를 포함하는 것을 특징으로 하는 에칭 방법.
  26. 제 24 항에 있어서, 상기 가스는 O2: CH2F2비율로 O2및 CH2F2를 더 포함하는 것을 특징으로 하는 에칭 방법.
KR1020000010667A 1999-03-05 2000-03-03 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법 KR20000062733A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/263,634 US6583063B1 (en) 1998-12-03 1999-03-05 Plasma etching of silicon using fluorinated gas mixtures
US9/263,634 1999-03-05

Publications (1)

Publication Number Publication Date
KR20000062733A true KR20000062733A (ko) 2000-10-25

Family

ID=32392338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010667A KR20000062733A (ko) 1999-03-05 2000-03-03 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법

Country Status (2)

Country Link
KR (1) KR20000062733A (ko)
TW (1) TW561200B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973305B1 (ko) * 2008-02-29 2010-07-30 주식회사 엑스에프씨 활성탄소의 기공조절방법 및 이에 의해 처리된 활성탄소를포함하는 수소저장장치
KR20210034719A (ko) 2019-09-20 2021-03-31 대전대학교 산학협력단 플라즈마에칭공정상의 l-fc 제거 방법 및 그 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973305B1 (ko) * 2008-02-29 2010-07-30 주식회사 엑스에프씨 활성탄소의 기공조절방법 및 이에 의해 처리된 활성탄소를포함하는 수소저장장치
KR20210034719A (ko) 2019-09-20 2021-03-31 대전대학교 산학협력단 플라즈마에칭공정상의 l-fc 제거 방법 및 그 시스템

Also Published As

Publication number Publication date
TW561200B (en) 2003-11-11

Similar Documents

Publication Publication Date Title
US6583063B1 (en) Plasma etching of silicon using fluorinated gas mixtures
US6361705B1 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US8658541B2 (en) Method of controlling trench microloading using plasma pulsing
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
CN100405551C (zh) 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法
US8133817B2 (en) Shallow trench isolation etch process
US7361607B2 (en) Method for multi-layer resist plasma etch
US6235214B1 (en) Plasma etching of silicon using fluorinated gas mixtures
US6312616B1 (en) Plasma etching of polysilicon using fluorinated gas mixtures
JPH0744175B2 (ja) エッチング方法
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
US5759921A (en) Integrated circuit device fabrication by plasma etching
US7141505B2 (en) Method for bilayer resist plasma etch
US6703315B2 (en) Method of providing a shallow trench in a deep-trench device
US20040077178A1 (en) Method for laterally etching a semiconductor structure
US20050176191A1 (en) Method for fabricating a notched gate structure of a field effect transistor
US6653237B2 (en) High resist-selectivity etch for silicon trench etch applications
KR20000062733A (ko) 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법
US6415198B1 (en) Plasma etching of silicon using a chlorine chemistry augmented with sulfur dioxide
TWI836553B (zh) 對包括氮化矽層的板進行處理的方法
US20230073989A1 (en) Method of processing substrate having silicon nitride layer
KR100404480B1 (ko) 반도체 소자의 제조방법
US20050098536A1 (en) Method of etching oxide with high selectivity
KR20000058159A (ko) 플루오르를 화합한 가스 혼합물을 사용한 실리콘의플라즈마 에칭

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination