KR960009029A - 이방성 식각 방법 - Google Patents
이방성 식각 방법 Download PDFInfo
- Publication number
- KR960009029A KR960009029A KR1019940021083A KR19940021083A KR960009029A KR 960009029 A KR960009029 A KR 960009029A KR 1019940021083 A KR1019940021083 A KR 1019940021083A KR 19940021083 A KR19940021083 A KR 19940021083A KR 960009029 A KR960009029 A KR 960009029A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- semiconductor device
- manufacturing
- layer film
- upper layer
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims abstract description 4
- 239000007789 gas Substances 0.000 claims abstract 12
- 238000004519 manufacturing process Methods 0.000 claims abstract 7
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- 229910018503 SF6 Inorganic materials 0.000 claims abstract 4
- 239000000460 chlorine Substances 0.000 claims abstract 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract 4
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052801 chlorine Inorganic materials 0.000 claims abstract 2
- 229910052760 oxygen Inorganic materials 0.000 claims abstract 2
- 239000001301 oxygen Substances 0.000 claims abstract 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 2
- 229910001882 dioxygen Inorganic materials 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
신규한 이방성 건식식각 방법이 개시되어 있다. 상층막과 하층막으로 구성되는 다층막을 이방성 식각하는 반도체장치의 제조방법에 있어서, 평행평판형 시스탬에서 브로모수소(HBr)가스, 육불화황(SF6)가스, 산소(O2)가스 및 염소(Cl2)가스를 혼합하여 상기 상층막을 이방성 식각한다. 수직 프로파일을 얻을 수 있고, 마이크로 로딩효과를 감소시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 텅스텐 실리사이드 게이트전극 식각방법을 설명하기 위한 단면도 및 SEM 사진들.
Claims (7)
- 상층막과 하층막으로 구성되는 다층막을 이방성 식각하는 반도체장치의 제조방법에 있어서, 평행평판형 시스템에서 브로모수소(HBr)가스, 육불화황(SF6)가스, 산소(O2) 가스 및 염소(Cl2)가스를 혼합하여 상기 상층막을 이방성 식각하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 하층막은 다결정실리콘으로 구성되고, 상기 상층막은 텅스텐 실리사이드로 구성된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 다층막은 트랜지스터의 게이트전극인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 평행평판형 시스템에서 상부와 하부의 플레이트 간격이 1.0±0.3㎝인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 이방싱 식각은, 150∼400mTorr의 압력, 200∼400W의 RF 전력에서 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 브로모수소가스, 육불화황 가스, 산소 가스 및 염소 가스의 혼합비율을 1:1:1:1로 하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항 또는 제6항에 있어서, 상기 브로모수소 가스, 육불화황 가스, 산소 가스 및 염소 가스의 유량을 각각, 30±20sccm으로 수행하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009029A true KR960009029A (ko) | 1996-03-22 |
| KR0147599B1 KR0147599B1 (ko) | 1998-11-02 |
Family
ID=19391157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021083A KR0147599B1 (ko) | 1994-08-25 | 1994-08-25 | 이방성 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147599B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295639B1 (ko) * | 1998-01-14 | 2001-08-07 | 김영환 | 플러그형성방법 |
| KR100386432B1 (ko) * | 1998-09-24 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374635B1 (ko) * | 2000-09-27 | 2003-03-04 | 삼성전자주식회사 | 포토마스크의 식각시 발생하는 로딩효과로 인한선폭변화를 보정하여 노광하는 방법 및 이를 기록한기록매체 |
-
1994
- 1994-08-25 KR KR1019940021083A patent/KR0147599B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295639B1 (ko) * | 1998-01-14 | 2001-08-07 | 김영환 | 플러그형성방법 |
| KR100386432B1 (ko) * | 1998-09-24 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147599B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018152A (ko) | 반도체 장치의 제조 방법 | |
| WO2002097889A3 (en) | Semiconductor device and a method therefor | |
| KR960030440A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890004411A (ko) | 반도체장치의 제조방법 | |
| KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960009029A (ko) | 이방성 식각 방법 | |
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR970077224A (ko) | 폴리사이드 게이트 형성방법 | |
| KR920020712A (ko) | 접합전계형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조 | |
| KR970052383A (ko) | 반도체장치의 자기정렬 콘택 형성방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR950014973A (ko) | 반도체소자의 미세콘택 형성방법 | |
| JPH05267240A (ja) | タングステンシリサイド膜のドライエッチング方法 | |
| JPH0362518A (ja) | エッチング方法 | |
| KR970018179A (ko) | 반도체막의 식각방법 | |
| KR950025915A (ko) | 반도체 소자의 전도막 형성방법 | |
| KR970072093A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970023780A (ko) | 반도체장치의 폴리실리콘막의 식각방법 | |
| KR930011209A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR970051960A (ko) | 반도체장치 및 그의 제조방법 | |
| KR960035831A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970072178A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970048994A (ko) | 반도체소자의 미세 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090514 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |