KR890004411A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR890004411A
KR890004411A KR1019880010924A KR880010924A KR890004411A KR 890004411 A KR890004411 A KR 890004411A KR 1019880010924 A KR1019880010924 A KR 1019880010924A KR 880010924 A KR880010924 A KR 880010924A KR 890004411 A KR890004411 A KR 890004411A
Authority
KR
South Korea
Prior art keywords
manufacturing
oxygen
semiconductor device
forming
groove
Prior art date
Application number
KR1019880010924A
Other languages
English (en)
Other versions
KR920004540B1 (ko
Inventor
게이지 호리오카
하루오 오카노
히로다카 니시오
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890004411A publication Critical patent/KR890004411A/ko
Application granted granted Critical
Publication of KR920004540B1 publication Critical patent/KR920004540B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

요약 없음

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 실시예에 사용되는 화학건식에칭(CDE)장치를 도시해 놓은 개략도, 제 2 도는 본 발명의 작용을 설명하기 위해 산소의 유량(flow rate)에 대한 실리콘의 에칭속도와 실리콘 산불화막의 두께 사이의 관계를 도시해 놓은 특성곡선도, 제 3 도(a) 내지 제 3 도(c)는 본 발명을 설명하기 위한 것으로서, 제 1 도에 도시된 cde장치를 사용하여 홈의 각이진 부분을 둥글게 해 주는 제조공정을 설명하기 위한 기판의 단면도.

Claims (19)

  1. 각이진 모서리부분을 갖는 형상으로 실리콘기판의 표면을 가공하는 공정과, 불소에 대한 산소의 존재비가 1이상인 혼합가스를 사용하여 상기 기판의 모서리부분을 건식에칭함으로써 그 모서리부분을 둥글게 해주는 공정으로 이루어진 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 실리콘기판의 표면을 처리하는 공정에 앞서, 상기 실리콘기판에 n형 또는 p형 도전성의 불순물을 도우핑하는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 이방성에칭으로 실리콘기판상에 각이진 모서리부분이 갖추어진 홈을 형성시키는 공정과, 적어도 불소와 산소를 포함하면서, 불소에 대한 산소의 존재비가 1이상인 불소와 산소의 혼합가스로 상기 실리콘기판상에 형성된 홈의 각이진 모서리부분을 건식에칭하여 그 각이진 모서리부분을 둥글게 형성시키는 공정, 상기 홈의 표면에 절연막을 형성시키는 공정 및, 상기 절연막이 표면에 형성된 홈에 전극을 형성시키는 공정으로 이루어진 반도체장치의 제조방법.
  4. 제 3 항에 있어서, 상기 홈을 형성시키는 공정과 상기 홈의 각이진 모서리부분을 에칭하는 공정사이에, 상기 홈의 내벽에 자연적으로 형성된 산화막을 제거하는 공정이 추가로 포함된 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 3 항에 있어서, 상기 홈을 형성시키는 공정에 앞서, n형 또는 p형 도전성의 불순물을 도우핑하는 공정이 포함된 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 3 항에 있어서, 상기 홈을 형성시키기 전에 그 홈이 형성될 부분을 제외한 다른 반도체기판상에 에칭마스크를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6 항에 있어서, 상기 홈의 각이진 모서리부분을 건식에칭하는 공정에 앞서, 그 홈의 각이진 모서리 부분을 덮고 있는 에칭마스크를 제거하는 공정이 추가로 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 7 항에 있어서, 마스크형성공정에 산소를 포함하는 물질로 이루어진 마스크를 증착시키는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 반도체기판상에 이방성에칭으로 홈을 형성하는 공정과, 적어도 불소와 산소를 포함하면서, 불소에 대한 산소의 존재비가 1이상인 불소와 산소의 혼합가스로 상기 실리콘기판상에 형성된 홈의 각이진 모서리부분을 건식에칭하여, 그 각이진 모서리부분을 둥글게 해 주는 공정 및, 소자분리영역을 형성하기 위한 상기 홈 내의 절연막을 매립시키는 공정으로 이루어진 반도체장치의 제조방법.
  10. 제 9 항에 있어서, 상기 홈을 형성시키는 공정과, 상기 홈의 각이진 모서리부분을 에칭하는 공정사이에, 상기 홈의 내벽에 자연적으로 형성된 산화막을 제거하는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 9 항에 있어서, 상기 홈의 각이진 모서리부분을 건식에칭하는 공정에 앞서, 그 홈의 각이진 모서리부분을 덮고 있는 에칭마스크를 제거하는 공정이 추가로 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 11항에 있어서, 상기 마스크형성공정에 산소를 포함하는 물질로 이루어진 마스크를 증착시키는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 9 항에 있어서, 상기 실리콘기판의 표면을 처리하는 공정에 앞서, 실리콘기판에 n형 p형 도전성의 불선물을 도우핑하는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 기판에 형성된 다결정실리콘박막을 에칭하여 단차부를 갖는 배선을 형성시키는 공정과, 적어도 불소와 산소를 포함하면서, 불소에 대한 산소의 존재비가 1,2이상인 불소와 산소의 혼합가스로 배선의 단차부를 에칭하여 그 단차부를 둥글게 형성하는 공정, 상기 배선을 절연막으로 피복시키는 공정 및, 상기 절연막상에 MOS캐패시터를 형성하기 위한 전극을 증착시키는 공정으로 이루어진 반도체장치의 제조방법.
  15. 제 14항에 있어서, 상기 배선을 형성시키는 공정과 상기 배선의 단차부를 에칭하는 공정사이에 다결정 실리콘배선상에 자연적으로 형성된 산화막을 제거시키는 공정이 포함된 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 14항에 있어서, 상기 다결정실리콘기판의 표면을 처리하는 공정에 앞서, 다결정실리콘막에 n형 또는 p형 불순물을 도우핑하는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 기판상에 형성된 금속이나 금속규화물 또는 다결정실콘박막을 에칭하여 단차부를 갖는 제 1 배선층을 형성시키는 공정과, 적어도 불소와 산소를 포함하면서, 불소에 대한 산소의 존재비가 1,2이상인 불소와 산소의 혼합기체로 상기 제 1 배선층의 단차부를 건식에칭하는 공정, 상기 제 1 배선층을 절연막으로 피복시키는 공정 및, 상기 절연막상에 제 2 배선층을 형성시키는 공정으로 이루어진 반도체장치의 제조방법.
  18. 제 17항에 있어서, 상기 제 1 배선층을 형성시키는 공정과, 이 제 1 배선층의 단차부를 에칭하는 공정사이에 이 제 1 배선층상에 자연적으로 형성된 산화막을 제거시키는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 17항에 있어서, 상기 기판의 표면을 처리하는 공정에 앞서, 상기 다결정실리콘막에 n형 또는 p형 도전성의 불순물을 도우핑하는 공정이 포함되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880010924A 1987-08-28 1988-08-27 반도체 장치의 제조방법 KR920004540B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62213083A JP2635607B2 (ja) 1987-08-28 1987-08-28 半導体装置の製造方法
JP62-213083 1987-08-28

Publications (2)

Publication Number Publication Date
KR890004411A true KR890004411A (ko) 1989-04-21
KR920004540B1 KR920004540B1 (ko) 1992-06-08

Family

ID=16633269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010924A KR920004540B1 (ko) 1987-08-28 1988-08-27 반도체 장치의 제조방법

Country Status (3)

Country Link
JP (1) JP2635607B2 (ko)
KR (1) KR920004540B1 (ko)
DE (1) DE3829015C2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
EP0439727A3 (en) * 1990-02-01 1991-10-02 Siemens Aktiengesellschaft Process to make grooves in silicon substrates for high density integrated circuits
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
KR100223586B1 (ko) * 1996-05-22 1999-10-15 윤종용 트렌치 하부의 라운딩 제조 공정
EP0951945B1 (en) * 1997-11-12 2008-01-02 Abb K.K. Automatic coating method and apparatus
KR20000013397A (ko) * 1998-08-07 2000-03-06 윤종용 트렌치 격리 형성 방법
JP4244456B2 (ja) 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
TW523816B (en) 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
KR20060087875A (ko) * 2005-01-31 2006-08-03 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
JP2008193107A (ja) * 2008-02-18 2008-08-21 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103424A (en) * 1980-01-22 1981-08-18 Toshiba Corp Plasma etching method
JPS5712533A (en) * 1980-06-26 1982-01-22 Fujitsu Ltd Manufacture of semiconductor device
JPS57137472A (en) * 1981-02-17 1982-08-25 Nec Corp Etching method for polycrystalline silicon
JPS5817619A (ja) * 1981-07-23 1983-02-01 Toshiba Corp パタ−ン形成方法
JPS59172234A (ja) * 1983-03-18 1984-09-28 Toshiba Corp ガスプラズマによるテ−パ角制御方法
JPS59172235A (ja) * 1983-03-18 1984-09-28 Toshiba Corp ガスプラズマによる半導体基板のエツチング方法
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPS60219759A (ja) * 1984-04-16 1985-11-02 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製造方法
JPS6154630A (ja) * 1984-08-27 1986-03-18 Hitachi Ltd ドライエツチング法
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces

Also Published As

Publication number Publication date
DE3829015A1 (de) 1989-04-06
DE3829015C2 (de) 1996-07-11
JP2635607B2 (ja) 1997-07-30
JPS6457623A (en) 1989-03-03
KR920004540B1 (ko) 1992-06-08

Similar Documents

Publication Publication Date Title
US5583065A (en) Method of making a MOS semiconductor device
CA1120609A (en) Method for forming a narrow dimensioned mask opening on a silicon body
US4945070A (en) Method of making cmos with shallow source and drain junctions
KR890004411A (ko) 반도체장치의 제조방법
US4430791A (en) Sub-micrometer channel length field effect transistor process
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
US4075754A (en) Self aligned gate for di-CMOS
KR940022839A (ko) 반도체 장치 및 그 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
JPS60145664A (ja) 半導体装置の製造方法
JPS62173763A (ja) 半導体装置の製造方法
US5933747A (en) Method and structure for an advanced isolation spacer shell
JPS57134956A (en) Manufacture of semiconductor integrated circuit
KR970008575A (ko) 상보형 mos 트랜지스터의 제조방법
KR100244411B1 (ko) 반도체장치 제조방법
JPH02133929A (ja) 半導体装置およびその製造方法
KR930003366A (ko) 반도체 장치의 소자 분리방법
JPS62108576A (ja) 半導体装置の製造方法
KR950004548A (ko) 반도체소자 제조방법
JPS5913374A (ja) 半導体装置の製造方法
JPS62272569A (ja) 半導体装置の製造方法
JPH0527995B2 (ko)
JPH02105521A (ja) 半導体装置の製造方法
JPH0629383A (ja) 半導体装置の製造方法
JPH0239095B2 (ja) Mosgatahandotaisochinoseizohoho

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 17

EXPY Expiration of term