JP2008193107A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008193107A JP2008193107A JP2008036042A JP2008036042A JP2008193107A JP 2008193107 A JP2008193107 A JP 2008193107A JP 2008036042 A JP2008036042 A JP 2008036042A JP 2008036042 A JP2008036042 A JP 2008036042A JP 2008193107 A JP2008193107 A JP 2008193107A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- insulating layer
- silicon layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】半導体装置を構成する素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現する半導体装置の製造方法を提供すること。
【解決手段】シリコン層14上にシリコン窒化膜7を含む絶縁層を形成する工程と、形成された絶縁層上に第2のシリコン層10を形成する工程と、所定領域のシリコン層、絶縁層、第2のシリコン層を選択的に除去して溝を形成する工程と、溝の形成により露出されたシリコン層、絶縁層、第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層15に変える工程とを有する。
【選択図】図2
【解決手段】シリコン層14上にシリコン窒化膜7を含む絶縁層を形成する工程と、形成された絶縁層上に第2のシリコン層10を形成する工程と、所定領域のシリコン層、絶縁層、第2のシリコン層を選択的に除去して溝を形成する工程と、溝の形成により露出されたシリコン層、絶縁層、第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層15に変える工程とを有する。
【選択図】図2
Description
本発明は、シリコン窒化膜を含む膜を絶縁や電荷蓄積のため用いる半導体装置を製造すする方法に係り、特に、半導体装置を構成する素子の微細化を進めつつ不良発生低減、素子間の特性ばらつき低減を実現するのに適する半導体装置の製造方法に関する。
まず、シリコン窒化膜およびシリコン酸化膜の積層構造を有する膜を絶縁のため用いる半導体装置の例として、ONO積層膜(トップシリコン酸化膜/シリコン窒化膜/ボトムシリコン酸化膜の3層膜)を電極間絶縁膜として使うフラッシュメモリを取り上げ説明する。このようなメモリとして、そのそれぞれの素子のチャネル方向(チャネルをキャリアが流れる方向)の断面構造が図8に示すようなものとなるメモリを挙げることができる。
同図に示すように、この断面構造は、半導体基板101にソース・ドレインとして機能する拡散層102が形成され、その間の基板101領域がチャネルとなる。チャネル上を含め基板101上には絶縁膜104が形成され、さらにその上に、拡散層102上に重なりを伴って多結晶シリコンからなる浮遊ゲート電極105が形成されている。浮遊ゲート電極105の上には電極間絶縁膜としてのONO膜106が形成され、ONO膜106の上には多結晶シリコンからなる制御ゲート電極107および例えばタングステンシリサイドからなる制御ゲート電極108が積層的に形成されている。
制御ゲート電極108の上にはシリコン酸化膜からなる電極加工マスク109が、チャネル方向の隣接素子との間の浮遊ゲート電極105、ONO膜106、制御ゲート電極107、制御ゲート電極108を加工・除去するためのマスクとして機能したあと取り払われずに残され存在する。浮遊ゲート電極105、ONO膜106、制御ゲート電極107、制御ゲート電極108の図に示す側壁は、サイドウォール酸化膜103により覆われ、また、以上説明した、半導体基板101、拡散層102、絶縁膜104、浮遊ゲート電極105、ONO膜106、制御ゲート電極107、制御ゲート電極108、電極加工マスク109、サイドウォール酸化膜103を除く空間を埋めるように例えばBPSG(boro-phospho silicate glass)膜からなる埋め込み絶縁膜110が形成されている。
図8に示す構造は、紙面に垂直の方向には、ONO膜106、制御ゲート電極107、制御ゲート電極108、電極加工マスク109、埋め込み絶縁膜110が連続して形成される。これは、紙面に垂直の方向に位置する隣りの素子との関係からである。
サイドウォール酸化膜103を形成する目的は、浮遊ゲート電極105や制御ゲート電極107のONO膜106側端部の図に示す側壁側形状を丸めて、その端部の電界集中を緩和するため、および、メモリ素子を構成するゲート電極105、107、108や絶縁膜106、104へ埋込み絶縁膜110から不純物が拡散するのを防止するためである。サイドウォール酸化膜103の形成は、例えば、酸素や水蒸気による熱酸化法によりなされる。
しかし、この熱酸化法を用いると、ONO膜106を構成するシリコン窒化膜層が酸化されにくくかつ酸化による他の側壁部分の体積増加により、図示するように、シリコン窒化膜層の側壁部がくびれた形状になってしまう。このため、素子の微細化とともに、チャネル方向に隣り合う素子間に埋め込む絶縁膜110(通常はBPSG膜)の膜中にボイド(空隙)110aが生じるようになりやすい。このようなボイド110aが生じると、拡散層102に接する導電性のコンタクトブラグを垂直方向に形成する際に、ボイド110aにその導電物質が漏れて導電領域が形成されるため、素子分離方向(図8の紙面に垂直方向)に隣り合うコンタクトブラグがショートするという問題がある。
また、埋込み絶縁膜110からホウ素、リン等(そのほかにもBPSG膜形成時の原料ガスに含まれていた水素や炭素、あるいはBPSG膜の吸湿性から水等)の不純物が電極間絶縁膜(ONO膜106)中に拡散するため、ONO膜106の絶縁性が低下して、メモリ素子の電荷保持特性が劣化するという問題もある。
さらに別の問題点を図9を参照して説明する。図9は、図8に示した構造におけるONO膜106の左右方向側壁側端部付近を示す図である。同図において、図8と対応する部分には同一番号を付してある。ONO膜106は、サイドウォール酸化時に、ゲート電極105、107の表面から酸化層が成長しシリコン窒化膜層を大きく挟むため、これにより生じる応力によつて、図9に示すようにシリコン窒化膜層の端部が折れてクラックが生じそこにボイド(空隙)106aまたはシリコン酸化膜が形成される場合がある。このため、素子の微細化とともにメモリ素子のカッブリング比のばらつきが大きくなり、書き込み/消去特性の素子間ばらつきを増大させるという問題がある。
なお、上記従来技術におけるサイドウォール酸化膜103の形成方法としては、タングステンシリサイドの制御ゲート電極108の側壁における酸化が異常とならないよう、浮遊ゲート電極105、ONO膜106、制御ゲート電極107、制御ゲート電極108の積層構造の図に示す側壁をCVD(chemical vapor deposition)酸化膜で覆った後に、酸素や水蒸気による熱酸化を追加するという方法もある。しかし、この場合でも、浮遊ゲート電極105や制御ゲート電極107のONO膜106側端部の図に示す側壁側形状を十分に丸めようとすると、シリコン窒化膜層の側壁部がくびれた形状になったり、シリコン窒化膜層の端部が折れたりすることについては何ら変わらない。
次に、シリコン窒化膜およびシリコン酸化膜の積層構造を有する膜を電荷蓄積のため用いる半導体装置の例として、MONOS(metal-ONO-semiconductor)メモリ素子について説明する。上記で説明した問題と同種の問題は、ゲート絶縁膜先作りのセルフアラインSTI(shallow trench isolation)プロセスを用いて形成された、このようなMONOS素子においても起きている。これを図10を参照して説明する。図10は、従来技術によってMONOS素子を製造する場合の途中経過であって、ゲート配線を形成する前で素子分離がされた状態を示す断面図である。同図の紙面に垂直の方向であってシリコン基板201のONO膜202に接する部位にチャネルとなるべき領域が存在する。
シリコン基板201の上にトップシリコン酸化膜/電荷蓄積用シリコン窒化膜/トンネル酸化膜からなるONO膜202が形成され、さらにその上に多結晶シリコンからなるゲート電極203、シリコン窒化膜からなるCMP(chemical mechanical polishing)ストッパー膜204、シリコン酸化膜からなる素子分離用溝加工マスク205が積層構造になっている。この積層構造は、素子分離用絶縁膜207によりチャネルと垂直方法に隣りの素子のそれと分離される。素子分離用絶縁膜207は、素子分離用溝加工マスク205によりCMPストッパー膜204、ゲート電極203、ONO膜202、およびシリコン基板201を加工・除去して形成されたトレンチ(素子分離用溝)を埋めるようにして形成されたものである。
素子分離用絶縁膜207の形成前であってトレンチの形成後において、その側壁には側壁酸化膜206が形成される。この側壁酸化膜206の形成は、シリコン基板201やゲート電極203のONO膜202側端部のトレンチ側形状を丸めて電界集中を緩和するため、およびシリコン基板201表面の上記加工・除去のダメージを回復するためのものである。このための方法として、従来、酸素や水蒸気による熱酸化が採られている。
しかし、この熱酸化法を用いると、ONO膜202を構成するシリコン窒化膜層が酸化されにくくかつ酸化による他の側壁部分の体積増加により、図示のように、シリコン窒化膜層の側壁部がくびれた形状になってしまう。このため、素子の微細化とともに素子分離用溝に素子分離用絶縁膜(通常はシリコン酸化膜)207を埋め込むと紙面に垂直の方向に広がりをもって絶縁膜207中にボイド207aが生じるようになる。したがって、図示の後工程においてCMPストッパー膜204から上が除去されて、図上左右方向にゲート電極203を接続する配線が形成されるときに、導電性の配線材料がボイド207aに漏れてチャネル方向(図10の紙面に垂直方向)に隣り合う配線がショートするという問題が生じる。
さらに、側壁酸化時に生じる応力によって、図9に示したのと同様に、ONO膜202の電荷蓄積用シリコン窒化膜層のトレンチ側端部が折れてクラックが生じそこにボイドまたはシリコン酸化膜が形成される場合があり、素子の微細化とともにメモリ素子の書き込み/消去特性の素子間ばらつき(しきい値のばらつきなど)が生じるという問題もある。これは、さらに、シリコン窒化膜層の素子中央部と素子端部とでの蓄積電荷密度を異ならしめ、一様な電荷蓄積と放出がなされなくなるため素子の誤書き込み/誤消去不良が生じる原因になる。
本発明は、上記した事情を考慮してなされたもので、シリコン窒化膜を含む膜を絶縁や電荷蓄積のため用いる半導体装置を製造する方法において、半導体装置を構成する素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現する半導体装置の製造方法を提供することを目的とする。
本発明の一態様に係る半導体装置の製造方法は、シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、前記形成された絶縁層上に第2のシリコン層を形成する工程と、所定領域の前記シリコン層、前記絶縁層、前記第2のシリコン層を選択的に除去して溝を形成する工程と、前記溝の形成により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える工程とを有することを特徴とする。
また、本発明の別の態様に係る半導体装置の製造方法は、シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、前記形成された絶縁層上に第2のシリコン層を形成する工程と、所定領域の前記シリコン層、前記絶縁層、前記第2のシリコン層を選択的に除去して溝を形成する工程と、前記溝の形成により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を熱酸化により酸化する工程と、前記酸化により形成された酸化層をエッチング除去する工程と、前記エッチング除去により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える工程とを有することを特徴とする。
また、本発明のさらに別の態様に係る半導体装置の製造方法は、シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、前記形成された絶縁層上に第2のシリコン層を形成する工程と、前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、前記溝の形成により露出された前記絶縁層のシリコン窒化膜の側壁をエッチングにより後退させる工程と、前記エッチングがされたシリコン窒化膜を含む前記絶縁層の側壁、前記溝の形成により露出された前記シリコン層および前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化する工程とを有することを特徴とする。
また、本発明のさらに別の態様に係る半導体装置の製造方法は、シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、前記形成された絶縁層上に第2のシリコン層を形成する工程と、前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、前記溝の形成により露出された前記絶縁層のシリコン窒化膜の側壁をエッチングにより後退させる工程と、前記エッチングがされたシリコン窒化膜を含む前記絶縁層の側壁、前記溝の形成により露出された前記シリコン層および前記第2のシリコン層の側壁を酸素または水蒸気を含む雰囲気で酸化する工程とを有することを特徴とする。
また、本発明のさらに別の態様に係る半導体装置の製造方法は、シリコン層上に、シリコン窒化膜を含み上層および/または下層が酸化膜からなる絶縁層を形成する工程と、前記形成された絶縁層上に第2のシリコン層を形成する工程と、前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、前記溝の形成により露出された前記絶縁層を構成する前記酸化膜の側壁をエッチングにより後退させる工程と、前記シリコン層または前記第2のシリコン層の前記絶縁層を構成する前記酸化膜に接する側の面の前記溝側端部かどを丸め加工する工程と、前記エッチングがされた酸化膜を含む前記絶縁層の側壁、および前記丸め加工された前記シリコン層および前記第2のシリコン層の側壁に酸化膜を堆積形成する工程とを有することを特徴とする。
本発明によれば、シリコン窒化膜を含む膜を絶縁や電荷蓄積のため用いる半導体装置を製造する方法において、半導体装置を構成する素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現することができる。
本発明の実施態様においては、シリコン層および第2のシリコン層の絶縁層に接する側の面のシリコン酸化膜層側端部かどの丸まりを、曲率半径として絶縁層の酸化膜換算膜厚の1/5以上にすることから、上記2つのシリコン層の端部における電界集中が緩和され、高速動作させたときの信頼性不良発生を問題ない水準にすることができる。さらに、シリコン酸化膜層間の絶縁層水準における第2の絶縁層の幅を、シリコン酸化膜層間の第2の絶縁層の最小幅の1.05倍以下とほとんどくびれのない形状にすることから、第2の絶縁層を形成するときにその中にボイド発生がない。よって、製造過程でボイドに導電物質が漏れることによる半導体装置としてのショート発生を防止できる。
したがって、半導体装置を構成する素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減が実現できる。なお、酸化膜換算膜厚とは、2つのシリコン層に挟まれる上記絶縁層(シリコン窒化膜を含む積層膜)としての容量値と等しい容量値を有する酸化膜のみからなる絶縁層の膜厚をいう。これは、以下でも同様である。上記のように、「シリコン層および第2のシリコン層の絶縁層に接する側の面のシリコン酸化膜層側端部かどの丸まりが、曲率半径として絶縁層の酸化膜換算膜厚の1/5以上」であると、丸まりのない平坦部に対して上記端部かどでの最大電界は3倍以下となることは、シミュレーションなどを活用すると容易に導出できる。このように最大電界を抑制する構造を実現し、かつ第2の絶縁層にボイドを発生させない構造を実現することができる。なお、上記で、「1.05倍以下」には、1倍以下も含む。1倍以下は、すなわちくびれではなく膨らみとなるが、1倍に近いことによりボイドが発生しないことには変わりがないからである。
また、上記において、「シリコン層および第2のシリコン層の絶縁層に接する側の面のシリコン酸化膜層側端部かどの丸まりが、曲率半径として絶縁層の酸化膜換算膜厚の1/2以上」となるようにして、なお信頼性不良発生を抑制する構造にすることも可能である。この場合には、丸まりのない平坦部に対して上記端部かどでの最大電界は2倍以下となる。これもシミュレーションなどを活用すると容易に導出できる。最大電界が2倍以下となることにより一層、高速動作に適する。
また、実施態様としては、シリコン層または第2のシリコン層のシリコン酸化膜層側の側壁からのシリコン窒化膜の突起量を、シリコン窒化膜の膜厚よりも小さくすることができ、シリコン酸化膜層の形成時の応力によりシリコン窒化膜端部が折れることが構造的になくせる。よって、シリコン窒化膜を含む膜の機能性を一定に保つことが可能になり、素子としての特性ばらつきが抑制される。
したがって、半導体装置を構成する素子の微細化を進めつつ動作上の信頼性不良の低減と素子間の特性ばらつきの低減とが実現できる。すなわち、最大電界を抑制する構造を実現し、かつシリコン窒化膜層にクラックを発生させない構造を実現することができる。なお、上記で、「前記シリコン酸化膜層側の側壁からの前記シリコン窒化膜の突起量が、前記シリコン窒化膜の膜厚よりも小さくする」は、この定義による突起量がマイナスであってもよい。シリコン酸化膜層の形成時の応力によりシリコン窒化膜端部が折れることが構造的になくなることについては同じだからである。
また、ここでも、「シリコン層および第2のシリコン層の絶縁層に接する側の面のシリコン酸化膜層側端部かどの丸まりが、曲率半径として絶縁層の酸化膜換算膜厚の1/2以上」となるようにして、なお信頼性不良発生を抑制する構造にすることも可能である。
また、実施態様として、酸素ラジカルを含む雰囲気で酸化することにより、上記端部かどの形状を丸め、かつシリコン窒化層の側壁にも酸化を及ぼすことができる。したがって、シリコン窒化膜の部分がくびれにならず、かつ、シリコン層および第2のシリコン層が酸化された部分が大きくシリコン窒化膜を挟むこともなくなる。よって、第2の絶縁層にボイドが発生せず、シリコン窒化膜層にクラックが発生しない。
これにより、素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現する半導体装置を製造することができる。
なお、酸素ラジカルを含む雰囲気で酸化するには、プロセス装置内に酸素と水素と導入しこれらを反応させて酸素ラジカルを発生する方法のほか、同装置内にオゾンを導入して酸素ラジカルを発生させてもよく、またあらかじめ酸素ガス中で放電を行うことにより酸素ラジカルを発生させてこれをプロセス装置内に導入するようにしてもよい。
また、実施態様として、酸素ラジカルを含む雰囲気で酸化する前に一旦側壁を熱酸化し、形成された酸化層をエッチング除去してシリコン層および第2のシリコン層の側壁面を後退させておくこともできる。これによれば、酸素ラジカルによる酸化の結果として、シリコン窒化膜の端部におけるくびれを一層なくすことができる。酸素ラジカルによる酸化膜形成の速度がシリコン層とシリコン窒化膜とで異なることから、より酸化されやすくその結果体積増加するシリコン層をあらかじめ後退させておくからである。
また、シリコン窒化膜を含む膜を電荷蓄積膜として用いる実施態様において、シリコン層および第2のシリコン層の絶縁層に接する側の面のシリコン酸化膜層側端部かどの最大電界を抑制する構造を実現し、かつシリコン窒化膜層にクラックを発生させない構造および上記溝に第2の絶縁層を満たすように形成する際にボイドを発生させない構造を実現することができる。
すなわち、酸素ラジカルを含む雰囲気で酸化することにより、または、丸め加工をすることにより、上記端部かどの形状を丸め、かつシリコン窒化層の側壁にも酸化層を形成する。したがって、シリコン窒化膜の部分がくびれにならず、かつ、シリコン層および第2のシリコン層が酸化された部分が大きくシリコン窒化膜を挟むこともなくなる。よって、第2の絶縁層にボイドが発生せず、シリコン窒化膜層にクラックが発生しない。
これにより、素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現する半導体装置を製造することができる。
なお、シリコン窒化膜層でのクラック発生をより抑えることと、第2の絶縁層でのボイド発生をより抑えることとは、いずれかを重点的になすことができる。
また、好ましい実施態様として、酸素ラジカルを含む雰囲気で酸化する工程が、酸素と水素との反応で生じる酸素ラジカルを用い、かつ酸素ラジカルを含む雰囲気で酸化する工程のあとにこの酸化温度よりも高い温度でアニールする工程をさらに有する、としてもよい。
酸素と水素との反応で生じる酸素ラジカルによって酸化すると、酸化温度を高く設定することができ、酸化膜の粘性流動性によりシリコン窒化膜の端部近辺のくびれをより小さくすることができる。また、酸素ラジカルによる酸化のあとその温度より高い温度でアニールすることにより、酸化時雰囲気の水素や水蒸気による副作用を回復することができる。副作用には、シリコン窒化膜を含む絶縁膜以外の部位に形成された絶縁膜の膜質が劣化する等が発見されている。したがって、このような絶縁膜を有する半導体装置に有用である。
また、好ましい実施態様として、酸素ラジカルを含む雰囲気で酸化する工程に先立ちCVD酸化膜形成を行う工程をさらに有する、とすることができる。これにより、第2のシリコン層の上にタングステンシリサイド層を有する半導体装置の場合などに、タングステンシリサイド層が酸素ラジカルにより異常酸化されるのを防止することがきる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。
(実施の形態1)図1、図2は、本発明を、トンネル絶縁膜、浮遊ゲート電極、電極間絶縁膜、制御ゲート電極を有する不揮発性メモリ素子に適用した場合の一実施形態を示すプロセス図である。図1(a)、(b)、(c)、図2(a)、(b)の順にプロセスが進行する。図1各図には、メモリ素子の直交する2断面を左右に並べて示し、図2各図には、簡単のためチャネル方向(チャネルをキャリアが流れる方向)の断面のみを示す。
まず、図1(a)に示すように、メモリ素子を構成するトランジスタのしきい値制御のためにホウ素がドーピングされているシリコン基板1の表面に、トンネル絶縁膜となる厚さ10nmのシリコン酸化膜2を熱酸化法で全面に形成後、浮遊ゲート電極となる厚さ100nmのリンドープトポリシリコン層3をCVD法で全面に形成する。
その後、レジスト(図示せず)をマスクに素子分離用の深さ200nmの溝4 をRIE(reactive ion etching)法で形成し、溝4を含め全面にCVD法でシリコン酸化膜5を形成する。そして、形成されたシリコン酸化膜5をCMP法で平坦化し、さらに希フッ酸処理でシリコン酸化膜5の表面を除去して、リンドープトポリシリコン層3の側面が50nm露出するようにする。
次に、図1(b)に示すように、CVD法を用いて、厚さ5nmのボトムシリコン酸化膜6、厚さ10nmのシリコン窒化膜7、厚さ5nmのトップシリコン酸化膜8を順次全面に堆積する。かくて、3層の絶縁膜からなる電極間絶縁膜(ONO膜)9が形成される。なお、このシリコン窒化膜7層の堆積は、例えば、ジクロルシランとアンモニアを原料ガスとして700℃、50Paの条件で行うことができる。さらに、制御ゲート電極となる厚さ100nmのリンドープトポリシリコン層10、厚さ50nmのタングステンシリサイド層11を、CVD法で全面に堆積し、続いて、電極加工マスクとなる厚さ150nmのTEOS(tetraethylorthosilicate)膜12を、CVD法で全面に堆積する。
次に、図1(c)に示すように、TEOS膜12、タングステンシリサイド層11、リンドープトポリシリコン層10、電極間絶縁膜(ONO膜)9、リンドープトポリシリコン層3を順次RIE加工して、制御ゲート電極13、浮遊ゲート電極14を形成する。このうち、タングステンシリサイド層11、リンドープトポリシリコン層10、電極間絶縁膜(ONO膜)9、リンドープトポリシリコン層3の加工・除去は、始めにパターニングされるTEOS膜12がマスクとなる。
次に、図2(a)に示すように、ランプ加熱方式の枚葉式酸化炉内に被処理シリコン基板全体を搬入した後、例えば、同炉内に酸素と水素の混合ガス(酸素50%)を導入しながら、1000℃、30秒、1kPaの条件で熱処理を行い、制御ゲート電極13、電極間絶縁膜(ONO膜)9、浮遊ゲート電極14の側壁を酸化して、厚さ20nm程度のサイドウォール酸化膜15を形成する。この酸化の主な酸化種は、シリコン基板の、ガスにさらされた露出面近傍での酸素と水素の反応で生じる酸素ラジカルであると考えられる。
そして、図2(b)に示すように、制御ゲート電極13をマスクにヒ素をイオン注入して、ソース・ドレイン拡散層16を形成し、また、隣り合う素子間にBPSG膜17を埋め込む。その後は、周知の技術を適用して配線を形成し、この実施形態に係る不揮発性メモリ素子を完成することができる。
この実施形態によるメモリ素子の電極間絶縁膜(ONO膜)9端部近傍の状態を図3(a)に示す。図3(a)は、上記の説明のようにして完成された不揮発性メモリ素子における電極間絶縁膜(ONO膜)9のサイドウォール酸化膜15側端部の拡大写真を線図化して示す図である。同図において、すでに説明した部分と同一の対応部分には同一の番号を付してある。また、図3(b)は、比較例であって、酸素ガスのみでサイドウォール酸化膜を形成した場合の同一相当部位の写真を線図化したものである。図3(b)において、符号は、300を引くことにより図3(a)における相当部位に一致する。なお、これらの図のもととなる写真は、完成されたメモリ素子を薄片化して試料とし、顕微対象として、例えば透過型電子顕微鏡に載置し像を撮影することにより得られる。
図3(a)に示すように、この実施形態では、シリコン層である浮遊ゲート電極14および第2のシリコン層であるリンドープトポリシリコン層10の電極間絶縁膜(ONO膜)9に接する側の面のサイドウォール酸化膜15側端部かどが、酸素ラジカル酸化を用いて酸化されることにより丸まった形状(図上rで示す)になっており、かつ、シリコン窒化膜層7の端部も酸化されて浮遊ゲート電極14またはポリシリコン層10のサイドウォール酸化膜15側の側壁からのシリコン窒化膜7の突起量がほとんどなくなっていることがわかる。さらには、シリコン窒化膜層7側壁部のくびれ形状も改善されていることがわかる。
このため、素子の高電界動作(高速動作)を保証しつつ、シリコン窒化膜層7端部のクラック発生に起因する不良を回避できる。また、埋込み酸化膜中のボイド発生率も低減できる。
なお、比較例では、浮遊ゲート電極314およびリンドープトポリシリコン層310の電極間絶縁膜309に接する側の面のサイドウォール酸化膜315側端部かどを十分に丸めることを条件とすると、サイドウォール酸化膜層315とBPSG膜317を介した隣りの素子のサイドウォール酸化膜層315との間の電極間絶縁膜309水準におけるBPSG膜317の幅は、BPSG膜317の最小幅の1.1倍程度が限度であり、端部かどの丸めとくびれ形状回避とが両立しない。さらには、上記端部かどを十分に丸めることを条件とすると、浮遊ゲート電極14またはポリシリコン層10のサイドウォール酸化膜15側の側壁からのシリコン窒化膜7の突起量がシリコン窒化膜7の膜厚より大きくなり(すなわちクラック発生の頻度が増加し)、端部かどの丸めと上記突起量縮減とが両立しない。
本実施形態では、シリコン窒化膜層7の密度(単位体積あたりの質量)を変えることによって、仕上がり形状(くびれ形状)を制御することができる。高密度のシリコン窒化膜を使えば、酸素ラジカル酸化時の体積膨張率が増加するので、側壁部のくびれ形状がより改善される。一方、低密度のシリコン窒化膜を使えば、酸素ラジカル酸化時のシリコン窒化膜の消費量が増加するので、浮遊ゲート電極14またはポリシリコン層10のサイドウォール酸化膜15側の側壁からのシリコン窒化膜7の突起量がより低減される。したがって、クラック発生とボイド発生とが両者ともほどよく減ずるようにシリコン窒化膜層7の密度を変えるべく構成原子(Si、N)の割合や微量不純物濃度を変化させ得る。このためには、上述したシリコン窒化膜層7を形成する原料ガスの割合や原料ガスの種類、またはプロセス条件を変えればよい。
また、浮遊ゲート電極14およびリンドープトポリシリコン層10の電極間絶縁膜9に接する側の面のサイドウォール酸化膜15側端部における電界集中を抑制するには、その端部かどの曲率半径を電極間絶縁膜9の酸化膜換算膜厚の1/5以上にするのが望ましい。こうすることで、シリコン層14、10の上記端部の最大電界が平坦部の3倍以下となり、この実施形態では、メモリ素子を高電界動作させたときの信頼性不良発生率は問題ないレベルとなる。
さらに望ましくは、上記端部かどの曲率半径を電極間絶縁膜9の酸化膜換算膜厚の1/2以上にするのがよい。こうすることで、シリコン層14、10の上記端部の最大電界が平坦部の2倍以下となり、この実施形態では、メモリ素子を高電界動作させたときに、シリコン層14、10の上記端部の電界集中に起因した信頼性不良は事実上起こらない。なお、上記端部かどの丸みの制御には、酸化温度や酸化時間などのプロセス条件を変えればよい。図3(a)に示した例では、上記端部かどの曲率半径は、電極間絶縁膜9の酸化膜換算膜厚の1/2程度になっている。
なお、上記端部かどの曲率半径は、図3に示すようにして得られた写真をもとに、上記端部かどの形状を図形として読み取ることにより測定することができる。
また、BPSG膜(埋込み絶縁膜)17中のボイド発生を抑えるには、サイドウォール酸化膜層15とBPSG膜17を介した隣りの素子のサイドウォール酸化膜層15との間の電極間絶縁膜9水準におけるBPSG膜17の幅を、BPSG膜17の最小幅の1.05倍以下にすることが望ましい。こうすることで、この実施形態では、BPSG膜17中のボイド発生に起因したショート不良は事実上起こらなくなる。さらに望ましくは、できるだけ上記の数値は1に近い方がよい。こうすることで、BPSG膜17のボイド発生はなくなるため、ボイド発生に起因したショート不良はまったく起こらなくなる。
なお、サイドウォール酸化膜層15とBPSG膜17を介した隣りの素子のサイドウォール酸化膜層15との間の電極間絶縁膜9水準におけるBPSG膜17の幅が、BPSG膜17の最小幅の何倍であるかも、図3において説明したような試料片の計測により調べることができる。
シリコン窒化膜端部のクラック発生を抑えるには、形状的な膜の折れやすさを考慮して、側壁部のシリコン窒化膜の突起量をシリコン窒化膜厚以下にすることが望ましい。こうすることで、シリコン窒化膜端部のクラック発生に起因した素子間の特性ばらつきは事実上なくなる。さらに望ましくは、シリコン窒化膜層の幅をシリコン層の幅よりも小さくするのがよい。こうすることで、シリコン窒化膜端部のクラック発生はなくなり、クラック発生に起因した素子間の特性ばらつきはまったくなくなる。この実施形態では、上記に述べたようにしてくびれ形状を制御することができる。
なお、この実施の形態では、酸素と水素の反応で生じる酸素ラジカルを用いて熱酸化を行っているが、この酸化方法の場合は、雰囲気中の水素、または反応で生じる水蒸気が、トンネル絶縁膜の膜質を低下させ、メモリ素子の信頼性が劣化させることが考えられる。この信頼性劣化は、実験の結果、サイドウォール酸化の後に、上記の酸化温度よりも高い温度で熱アニールすれば改善できることが判明した。したがって、トンネル絶縁膜のような絶縁膜を含む素子の場合には、ラジカル酸化方法を用いたあとに、酸化温度よりも高い温度での熱アニールを追加することが望ましい。
また、この実施形態では、酸素と水素の反応で生じる酸素ラジカルを用いる熱酸化以外の酸素ラジカル酸化プロセスを用いても、ほほ同様の効果が得られる。例えば、オゾン雰囲気の酸化でもよく、この場合はオゾンガスが分解して生じる酸素ラジカルが酸化剤となる。また、酸素ガスの放電で生じる酸素ラジカルを直接導入して、酸素ラジカル酸化を行ってもよい。ただし、シリコン窒化膜層7側壁部のくびれ形状改善は、実験の結果、サイドウォール酸化温度が高いほど効果が大きいことが判明した。これは、形成されるサイドウォール酸化膜15の粘性流動性が関連していると考えられる。この点では、高温酸化か可能な酸素と水素の反応で生じる酸素ラジカルを用いる酸化プロセスが望ましい。
さらに、本実施形態では、RIE加工後、制御ゲート電極13、電極間絶縁膜(ONO膜)9、浮遊ゲート電極14の側壁をじかに酸素ラジカル酸化しているが、この方法では、タングステンシリサイド層11が異常酸化することにより、歩留まりが低下することが考えられる。これを回避するためには、RIE加工後に全面を厚さ5nm程度のCVD酸化膜等で覆い、この状態に対してラジカル酸化を行うことができる。
(実施の形態2)次に、本発明の別の実施形態について図4を参照して説明する。図4は、本発明を、トンネル絶縁膜、浮遊ゲート電極、電極間絶縁膜、制御ゲート電極を有する不揮発性メモリ素子に適用した場合の別の実施形態を示すプロセス図である。同図において、図4(a)、(b)の順にプロセスが進行し、すでに説明した構成要素には同一番号を付してある。この実施形態のプロセスは、まず、図1(a)、(b)、(c)に示したプロセスを同様に行う。この部分は、すでに説明したので重複説明を避ける。
その後、酸素雰囲気で1050℃、1分、常圧の条件にて熱処理を行い、リンドープトポリシリコン層(浮遊ゲート電極)14、ポリシリコン層10、タングステンシリサイド層11の側壁に厚さ5nmのシリコン酸化膜層15aを形成する(図4(a))。
次に、酸化膜層15aを希フッ酸溶液で除去した後、バッチ式の縦型酸化炉内に被処理シリコン基板全体を搬入した後、同炉内にオゾンと酸素の混合ガス(オゾン10%)を導入しながら、850℃、30分、100Paの条件で熱処理を行い、制御ゲート電極13、電極間絶縁膜(ONO膜)9、浮遊ゲート電極14の側壁を酸化して、厚さ10nm程度のサイドウォール酸化膜15を形成する(図4(b))。この酸化の主な酸化種は、炉内でのオゾン解離反応で生じる酸素ラジカルであると考えられる。さらに、制御ゲート電極13をマスクにヒ素をイオン注入して、ソース・ドレイン拡散層16を形成し、隣り合う素子間にBPSG膜17を埋め込む。その後は、周知の技術を適用して配線を形成し、この実施形態に係る不揮発性メモリ素子を完成することができる。
この実施形態によるサイドウォール酸化膜15の形成方法は、まず通常の酸化方法でシリコン層14、10およびタングステンシリサイド層11の側壁を酸化した後、形成された酸化膜層15aを除去しているので、ラジカル酸化前の時点でシリコン窒化膜層7端部をそれらに対して突出させることができる。したがって、より酸化されにくいシリコン窒化膜層7をあらかじめ突出させておくので、ラジカル酸化で形成するサイドウォール酸化膜15の厚さが両者で調節され、さらにくびれが減少する形状を実現できる。その結果、埋込み酸化膜17中のボイド発生が著しく抑えられ、不揮発性メモリのボイド発生に起因したショート不良を著しく低減できる。
なお、この実施形態は、サイドウォール酸化膜15をオゾン雰囲気の熱酸化で形成しているが、他の酸素ラジカル酸化法を適用しても同様の効果が得られる。
(実施の形態3)次に、本発明のさらに別の実施形態について図5、図6を参照して説明する。図5、図6は、本発明を、MONOS型の不揮発性メモリ素子に適用した場合の実施形態を示すプロセス図である。同図において、図5(a)、(b)、(c)、図6(a)、(b)、(c)の順にプロセスが進行する。図5、図6の(a)、(b)、(c)各図は、メモリ素子の直交する2断面を左右に並べて示し、各左の図が、チャネルにおけるキャリアが流れる方向の断面である。
まず、図5(a)に示すように、メモリ素子を構成するトランジスタのしきい値制御のためにホウ素がドーピングされているシリコン基板51の表面に、トンネル絶縁膜となる厚さ3nmのシリコン酸化膜52を熱酸化法で形成後、電荷蓄積層となる厚さ10nmのシリコン窒化膜53、トップシリコン酸化膜層となる厚さ5nmのシリコン酸化膜層54を順次CVD法で全面に形成する。なお、シリコン窒化膜層53の堆積は、例えば、ジクロルシランとアンモニアを原料ガスとして700℃、50Paの条件で行うことができる。
次に、ゲート電極の一部となる厚さ40nmのリンドープトポリシリコン層55、CMPストッパーとなる厚さ40nmのシリコン窒化膜層56、素子分離溝の加工マスクとなる厚さ100nmのTEOS膜層57を、順次CVD法で全面に形成する。その後、レジスト(図示せず)をマスクにTEOS膜層57、シリコン窒化膜層56をRIE法でパターニングし、さらにレジスト除去後、TEOS膜57をマスクにリンドープトポリシリコン層55、トップシリコン酸化膜層54、電荷蓄積用シリコン窒化膜層53、トンネル絶縁膜層52を順次パターニングして、深さ150nmの素子分離溝58をシリコン基板51にRIE法で形成する(図5(a))。
次に、図5(b)に示すように、150゜Cに加熱したリン酸溶液中にシリコン基板51を浸し、電荷蓄積用シリコン窒化膜層53の露出した端部をエッチングし、上記溝58の側壁位置から2nm後退させる。(このとき、CMPストッパーとなるシリコン窒化膜層56の露出した端部も同様に後退する。)
次に、図5(c)に示すように、ランプ加熱方式の枚葉式酸化炉内に被処理シリコン基板全体を搬入した後、同炉内に酸素ラジカルと酸素ガスの混合ガス(酸素ラジカル5%)を導入しながら、1000℃、30秒、1kPaの条件で熱処理を行い、素子分離溝58の内壁を酸化して、厚さ10nm程度の側壁酸化膜59を形成する。なお、この酸化の主な酸化種は酸素ラジカルであるが、その導入方法は種々の方法を採り得る。例えば、被処理シリコン基板から遠隔した装置において酸素ガス中でRF(radio frequency)放電を行って酸素ラジカルを生成し、減圧気相中を移送してこれを導入することができる。
そして、素子分離用絶縁膜となるシリコン酸化膜60をCVD法で堆積して、素子分離溝58 を埋め込む(図5(c))。
次に、図6(a)に示すように、CMP法で表面を平坦化して、シリコン窒化膜層56が露出したところで止め、さらに150℃に加熱したリン酸溶液中に被処理シリコン基板全体を入れて、シリコン窒化膜層56を除去する。
次に、図6(b)に示すように、ゲート電極の一部となる厚さ30nmのリンドープトポリシリコン層61、厚さ30nmのタングステンシリサイド層62 を、CVD法で全面に堆積したのち、さらに、電極加工マスクとなる厚さ100nmのTEOS膜63を、CVD法で全面に堆積する。その後、レジスト(図示せず)をマスクにTEOS膜層63をRIE法でパターニングし、さらにレジスト除去後、TEOS膜63をマスクにタングステンシリサイド層62、リンドープトホリシリコン層61、55を順次RIE加工して、ゲート電極64を形成する(図6(b))。
次に、図6(c)に示すように、ゲート電極64をマスクにヒ素をイオン注入して、ソース・ドレイン拡散層65を形成し、隣り合う素子間にBPSG膜66を埋め込む。その後は、周知の技術を適用して配線を形成し、この実施形態に係るMONOS型不揮発性メモリ素子を完成することができる。
この実施形態により形成されたメモリ素子は、側壁酸化膜層59の形成前に、電荷蓄積用シリコン窒化膜層53の露出した端部を溝58の側壁位置から後退させているので、側壁酸化後の形状は、シリコン基板51のシリコン酸化膜52に接する面、およびポリシリコン層55のシリコン酸化膜層54に接する側の面、の側壁酸化膜59側端部かどが十分に丸まり、かつ、シリコン基板51またはポリシリコン層55の側壁からのシリコン窒化膜54突起がまったく生じない。このため、素子の高電界動作を保証しつつ、シリコン窒化膜54端部のクラック発生に起因する不良を著しく低減できる。
さらに、本メモリ素子構造では、電荷蓄積用シリコン窒化膜層53の端部からの上記後退により、シリコン基板51およびポリシリコン層55の電界集中領域近傍(上記端部かど近傍)から退避するように電荷蓄積用シリコン窒化膜層53を設けることができるので、素子中央部と素子端部の蓄積電荷密度が異なることに起因する、素子の誤書き込み/誤消去不良率を著しく低減できる。
具体的には、このMONOS構造メモリ素子の誤書き込み/誤消去不良を抑えるため、シリコン窒化膜層53の端部位置をいわゆるバーズビーク進入位置よりも深くなるようにあらかじめ後退させておく。こうすることで、シリコン窒化膜53中の蓄積電荷密度は、どの箇所でもほぼ等しくなり、素子のしきい値のばらつきは著しく低減する。
なお、この実施の形態では、酸素ラジカルを導入して側壁酸化膜59を形成しているが、他の酸素ラジカル酸化プロセスを用いても、ほほ同様の効果を得ることができる。また、酸素ラジカルによる酸化に代えて通常の酸素や水蒸気を用いた酸化方法でも、シリコン窒化膜53端部をあらかじめ後退させておくので、その端部のクラック発生に起因する不良を著しく低減することができる。ただし、その場合には、シリコン基板51のシリコン酸化膜52に接する面、およびポリシリコン層55のシリコン酸化膜層54に接する側の面、の側壁酸化膜59側端部かどの丸まり形状は不十分になるため、酸素ラジカル酸化の方がより望ましい。
(実施の形態4)次に、本発明のさらに別の実施形態について図7を参照して説明する。図7は、本発明を、MONOS型の不揮発性メモリ素子に適用した場合の別の実施形態を示すプロセス図である。同図において、(a)、(b)、(c)の順にプロセスが進行する。図7(a)、(b)、(c)各図は、メモリ素子の直交する2断面を左右に並べて示し、各左の図が、チャネルにおけるキャリアが流れる方向の断面である。また、すでに説明した構成要素と同一部分には同一番号が付してある。
まず、図7(a)に示すように、上記した実施の形態3と同様の方法で、積層構造および素子分離溝58を形成する。
次に、希フッ酸溶液中に被処理シリコン基板全体を入れて、トンネル酸化膜層52とトップシリコン酸化膜層54の露出した端部をエッチングし、図7(b)に示すように、溝58の側壁位置から2nm後退させる。(このとき、加工マスク用TEOS膜層57も、同様に後退する。)
次に、図7(c)に示すように、CDE(chemical dry etching)法を用いて、少なくとも、シリコン基板51のシリコン酸化膜52に接する面、およびポリシリコン層55のシリコン酸化膜層54に接する側の面、の露出した側壁側の端部かどをエッチングして、曲率半径が約2nmの丸み形状に加工し、その後、CVD法により、厚さ10nmの側壁酸化膜59aを形成する。さらに、素子分離用絶縁膜となるシリコン酸化膜60をCVD法で堆積して、素子分離溝58を埋め込む。
その後は、上記で述べた実施の形態3と同様の方法で、MONOS型の不揮発性メモリ素子を完成させることができる(図6(a)、(b)、(c)参照)。
この実施の形態で形成されたメモリ素子は、電荷蓄積用シリコン窒化膜層53の端部とシリコン基板51またはポリシリコン層55の側壁位置とをほぼ一致させることができるので、素子分離用絶縁膜60を埋め込んだときに、ボイドの発生がなくなる。このため、素子の高電界動作を保証しつつ、絶縁膜60中のボイド発生に起因する不良を低減できる。
(その他の実施形態)なお、上記で述べた実施形態1〜4では、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜からなる3層膜を含む積層構造を有する半導体装置を例に挙げてその側壁について述べたが、本発明はこれに限るものではない。シリコン酸化膜/シリコン窒化膜からなる2層膜、あるいはシリコン窒化膜/シリコン酸化膜からなる2層膜、あるいはシリコン窒化物からなる単層膜を含む積層構造を有する半導体装置についても、その側壁に対して本発明を適用することができる。また、サイドウォール酸化膜(側壁酸化膜)は、文字通りの酸化物(例えばシリコン酸化物)に限らず、他の元素を含ませることにより、適宜、改質してもよい。サイドウォール酸化膜の形成後または形成中にこれを改質しても、くびれ形状が軽減された状態を生じることに変わりがなく、またシリコン窒化膜にクラックを生じさせない形状的な特徴を保つからである。
1…シリコン基板、2…シリコン酸化膜、3…リンドープトポリシリコン層、4…溝、5…シリコン酸化膜、6…ボトムシリコン酸化膜、7…シリコン窒化膜、8…トップシリコン酸化膜、9…電極間絶縁膜、10…ポリシリコン層、11…タングステンシリサイド層、12…TEOS膜、13…制御ゲート電極、14…浮遊ゲート電極、15…サイドウォール酸化膜、15a…シリコン酸化膜層、16…ソース・ドレイン拡散層、17…酸化膜、51…シリコン基板、52…シリコン酸化膜(トンネル酸化膜)、53…シリコン窒化膜、54…シリコン酸化膜層、55…ポリシリコン層、56…シリコン窒化膜層、57…TEOS膜、58…素子分離溝、59…側壁酸化膜、59a…側壁酸化膜、60…シリコン酸化膜、61…リンドープトポリシリコン層、62…タングステンシリサイド層、63…TEOS膜、64…ゲート電極、65…ソース・ドレイン拡散層、66…BPSG膜。
Claims (11)
- シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、
前記形成された絶縁層上に第2のシリコン層を形成する工程と、
所定領域の前記シリコン層、前記絶縁層、前記第2のシリコン層を選択的に除去して溝を形成する工程と、
前記溝の形成により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える工程と
を有することを特徴とする半導体装置の製造方法。 - シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、
前記形成された絶縁層上に第2のシリコン層を形成する工程と、
所定領域の前記シリコン層、前記絶縁層、前記第2のシリコン層を選択的に除去して溝を形成する工程と、
前記溝の形成により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を熱酸化により酸化する工程と、
前記酸化により形成された酸化層をエッチング除去する工程と、
前記エッチング除去により露出された前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える工程と
を有することを特徴とする半導体装置の製造方法。 - 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程に続いて、前記溝内を第2の絶縁層で埋め込む工程をさらに具備することを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程が、前記シリコン層および前記第2のシリコン層の前記絶縁層に接する側の面の前記シリコン酸化膜層側端部かどの丸まりが、曲率半径として前記絶縁層の酸化膜換算膜厚の1/5以上となるようになされ、
前記シリコン窒化膜が、前記溝における前記絶縁層水準内での前記第2の絶縁層の最大幅が前記溝での前記第2の絶縁層の最小幅の1.05倍以下となるように、単位体積あたりの質量が規定され形成されていることを特徴とする請求項3記載の半導体装置の製造方法。 - 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程が、前記シリコン層および前記第2のシリコン層の前記絶縁層に接する側の面の前記シリコン酸化膜層側端部かどの丸まりが、曲率半径として前記絶縁層の酸化膜換算膜厚の1/2以上となるようになされ、
前記シリコン窒化膜が、前記溝における前記絶縁層水準内での前記第2の絶縁層の最大幅が前記溝での前記第2の絶縁層の最小幅の1.05倍以下となるように、単位体積あたりの質量が規定され形成されていることを特徴とする請求項3記載の半導体装置の製造方法。 - シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、
前記形成された絶縁層上に第2のシリコン層を形成する工程と、
前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、
前記溝の形成により露出された前記絶縁層のシリコン窒化膜の側壁をエッチングにより後退させる工程と、
前記エッチングがされたシリコン窒化膜を含む前記絶縁層の側壁、前記溝の形成により露出された前記シリコン層および前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化する工程と
を有することを特徴とする半導体装置の製造方法。 - シリコン層上にシリコン窒化膜を含む絶縁層を形成する工程と、
前記形成された絶縁層上に第2のシリコン層を形成する工程と、
前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、
前記溝の形成により露出された前記絶縁層のシリコン窒化膜の側壁をエッチングにより後退させる工程と、
前記エッチングがされたシリコン窒化膜を含む前記絶縁層の側壁、前記溝の形成により露出された前記シリコン層および前記第2のシリコン層の側壁を酸素または水蒸気を含む雰囲気で酸化する工程と
を有することを特徴とする半導体装置の製造方法。 - シリコン層上に、シリコン窒化膜を含み上層および/または下層が酸化膜からなる絶縁層を形成する工程と、
前記形成された絶縁層上に第2のシリコン層を形成する工程と、
前記形成された絶縁層、第2のシリコン層を貫き前記シリコン層に溝を形成する工程と、
前記溝の形成により露出された前記絶縁層を構成する前記酸化膜の側壁をエッチングにより後退させる工程と、
前記シリコン層または前記第2のシリコン層の前記絶縁層を構成する前記酸化膜に接する側の面の前記溝側端部かどを丸め加工する工程と、
前記エッチングがされた酸化膜を含む前記絶縁層の側壁、および前記丸め加工された前記シリコン層および前記第2のシリコン層の側壁に酸化膜を堆積形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程は、酸素と水素との反応で生じる酸素ラジカルを用いることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程のあとに該工程の酸化温度よりも高い温度でアニールする工程をさらに有することを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記シリコン層、前記絶縁層、前記第2のシリコン層の側壁を酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜層に変える前記工程に先立ちCVD酸化膜形成を行う工程をさらに有することを特徴とする請求項1または2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036042A JP2008193107A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036042A JP2008193107A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001220333A Division JP2003031705A (ja) | 2001-07-19 | 2001-07-19 | 半導体装置、半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008193107A true JP2008193107A (ja) | 2008-08-21 |
Family
ID=39752828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036042A Pending JP2008193107A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008193107A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095383A1 (ja) * | 2009-02-17 | 2010-08-26 | 株式会社 東芝 | 半導体装置、及び半導体装置の製造方法 |
KR101070291B1 (ko) | 2009-12-18 | 2011-10-06 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
CN105845632A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220377A (ja) * | 1985-07-19 | 1987-01-28 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPS6457623A (en) * | 1987-08-28 | 1989-03-03 | Toshiba Corp | Manufacture of semiconductor device |
JPH03283468A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性メモリ装置の製造方法 |
JPH08204033A (ja) * | 1995-01-25 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0917890A (ja) * | 1995-06-27 | 1997-01-17 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPH09102553A (ja) * | 1995-10-03 | 1997-04-15 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
JPH09223752A (ja) * | 1996-02-16 | 1997-08-26 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH10209309A (ja) * | 1996-12-24 | 1998-08-07 | Hyundai Electron Ind Co Ltd | 半導体装置の製造方法 |
JPH10256402A (ja) * | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH11154711A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2000315768A (ja) * | 1999-04-28 | 2000-11-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001094093A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-02-18 JP JP2008036042A patent/JP2008193107A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220377A (ja) * | 1985-07-19 | 1987-01-28 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPS6457623A (en) * | 1987-08-28 | 1989-03-03 | Toshiba Corp | Manufacture of semiconductor device |
JPH03283468A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性メモリ装置の製造方法 |
JPH08204033A (ja) * | 1995-01-25 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0917890A (ja) * | 1995-06-27 | 1997-01-17 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPH09102553A (ja) * | 1995-10-03 | 1997-04-15 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
JPH09223752A (ja) * | 1996-02-16 | 1997-08-26 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH10209309A (ja) * | 1996-12-24 | 1998-08-07 | Hyundai Electron Ind Co Ltd | 半導体装置の製造方法 |
JPH10256402A (ja) * | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH11154711A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2000315768A (ja) * | 1999-04-28 | 2000-11-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2001015753A (ja) * | 1999-04-28 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001094093A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095383A1 (ja) * | 2009-02-17 | 2010-08-26 | 株式会社 東芝 | 半導体装置、及び半導体装置の製造方法 |
JP2010192579A (ja) * | 2009-02-17 | 2010-09-02 | Toshiba Corp | 半導体装置,及び半導体装置の製造方法 |
US8558301B2 (en) | 2009-02-17 | 2013-10-15 | Kabushiki Kaisha Toshiba | Semiconductor device, and method for manufacturing semiconductor device |
US8754467B2 (en) | 2009-02-17 | 2014-06-17 | Kabushiki Kaisha Toshiba | Semiconductor device, and method for manufacturing semiconductor device |
KR101070291B1 (ko) | 2009-12-18 | 2011-10-06 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
US8598011B2 (en) | 2009-12-18 | 2013-12-03 | Hynix Semiconductor Inc. | Resistive memory device and method for fabricating the same |
CN105845632A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100625142B1 (ko) | 반도체 장치의 제조 방법 | |
KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
JP2003045957A (ja) | 半導体装置の素子分離方法 | |
JP2003197784A (ja) | フラッシュメモリセルの製造方法 | |
JP2006196843A (ja) | 半導体装置およびその製造方法 | |
JP2006310845A (ja) | U字状浮遊ゲートを有するフラッシュメモリの製造方法 | |
JP3845073B2 (ja) | 半導体装置 | |
KR100537277B1 (ko) | 반도체 소자의 제조 방법 | |
JP2003031705A (ja) | 半導体装置、半導体装置の製造方法 | |
KR100650846B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성방법 | |
KR20060122172A (ko) | 텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
JP2005064506A (ja) | 自己整列型1ビットsonosセル及びその形成方法 | |
KR100753134B1 (ko) | 반도체 소자의 제조방법 | |
KR100670925B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
KR100636031B1 (ko) | 불휘발성 메모리 장치의 제조 방법. | |
US8241982B2 (en) | Semiconductor device manufacturing method | |
JP2008193107A (ja) | 半導体装置の製造方法 | |
JP2007019191A (ja) | 半導体装置とその製造方法 | |
KR100523920B1 (ko) | 플래시 소자의 제조 방법 | |
KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
KR100972681B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
KR20060122139A (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR20070039645A (ko) | 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법 | |
KR20070000603A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
KR20020095690A (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |