JP2006310845A - Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 - Google Patents
Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 Download PDFInfo
- Publication number
- JP2006310845A JP2006310845A JP2006116127A JP2006116127A JP2006310845A JP 2006310845 A JP2006310845 A JP 2006310845A JP 2006116127 A JP2006116127 A JP 2006116127A JP 2006116127 A JP2006116127 A JP 2006116127A JP 2006310845 A JP2006310845 A JP 2006310845A
- Authority
- JP
- Japan
- Prior art keywords
- film
- floating gate
- flash memory
- manufacturing
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 90
- 238000005498 polishing Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 72
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 72
- KFSLWBXXFJQRDL-UHFFFAOYSA-N Peracetic acid Chemical compound CC(=O)OO KFSLWBXXFJQRDL-UHFFFAOYSA-N 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 42
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000011737 fluorine Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 239000002904 solvent Substances 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 4
- 239000010408 film Substances 0.000 description 287
- 239000000243 solution Substances 0.000 description 22
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 5
- 229910021641 deionized water Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 125000000218 acetic acid group Chemical group C(C)(=O)* 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002736 nonionic surfactant Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 201000010384 renal tubular acidosis Diseases 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
【課題】Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法を提供する。
【解決手段】上面と両側面の一部とが基板表面から突出した素子分離膜を形成した後、素子分離膜の間の基板上にトンネル酸化膜を形成する。トンネル酸化膜上に素子分離膜の間を満たさない厚さに導電膜を形成した後、導電膜上に研磨犠牲膜を形成する。素子分離膜上の研磨犠牲膜及び導電膜を除去して素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、浮遊ゲート上に研磨犠牲膜パターンを残す。研磨犠牲膜パターンをマスクとして用いて素子分離膜をリセスさせて、浮遊ゲートの両側壁を露出させる。浮遊ゲートに対して研磨犠牲膜パターンを選択的に除去して浮遊ゲートの上面を露出させるフラッシュメモリの製造方法である。
【選択図】図１０
【解決手段】上面と両側面の一部とが基板表面から突出した素子分離膜を形成した後、素子分離膜の間の基板上にトンネル酸化膜を形成する。トンネル酸化膜上に素子分離膜の間を満たさない厚さに導電膜を形成した後、導電膜上に研磨犠牲膜を形成する。素子分離膜上の研磨犠牲膜及び導電膜を除去して素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、浮遊ゲート上に研磨犠牲膜パターンを残す。研磨犠牲膜パターンをマスクとして用いて素子分離膜をリセスさせて、浮遊ゲートの両側壁を露出させる。浮遊ゲートに対して研磨犠牲膜パターンを選択的に除去して浮遊ゲートの上面を露出させるフラッシュメモリの製造方法である。
【選択図】図１０
Description
本発明は、フラッシュメモリの製造方法に係り、特にＵ字状浮遊ゲートを有するフラッシュメモリの製造方法に関する。
フラッシュメモリは、不揮発性であってデータ保全性に優れているので、システム内でメインメモリ代替が可能であり、ＤＲＡＭインターフェースに適用が可能である。また、高集積及び大容量が可能であるので、既存のハードディスク及びフロッピー（登録商標）ディスクを置き換える素子としてメモリ市場で注目されている。フラッシュメモリを構成するセルトランジスタは、トンネル酸化膜、浮遊ゲート、ゲート間絶縁膜、及び制御ゲートが積層されていることが一般的である。かかるゲート構造を有するフラッシュメモリのプログラム動作は、制御ゲートに印加された正の電圧が浮遊ゲートにカップリングされて、ファウラーノルドハイム(Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ)トンネルリングまたはホットキャリア注入によって基板から電子がトンネル酸化膜を経て浮遊ゲート内に捕獲されることを原理とする。したがって、低い制御ゲート入力電圧でトンネル酸化膜に高電界を印加するためには、制御ゲートと浮遊ゲートとの間に高いカップリング比が必要となる。ここで、制御ゲートに印加される電圧対浮遊ゲートに誘起される電圧の比をカップリング比という。また、カップリング比は、トンネル酸化膜及びゲート間絶縁膜の静電容量の和に対するゲート間絶縁膜の静電容量の比として表現される。
図１は、従来のフラッシュメモリのセルトランジスタを概略的に説明するための断面図である。
図１を参照すると、基板１に素子分離膜２が形成されている。そして、素子分離膜２の間の基板１上にトンネル酸化膜３を介在して浮遊ゲート４が形成されている。また、浮遊ゲート４上にゲート間絶縁膜６を介在して制御ゲート７が形成されている。
このようなフラッシュメモリでは、浮遊ゲート４の上面と両側壁に形成されたゲート間絶縁膜６の面積がカップリング比に影響を及ぼす。したがって、ゲート間絶縁膜６の面積を増加させようとする場合、浮遊ゲート４の面積の増加によってセル面積が増加する。
一方、セル間のカップリング静電容量を最小化するために、図１の構造でセル間の素子分離膜２をリセスさせた図２のような構造も提案された(ゲート間絶縁膜６及び制御ゲート７は図示せず)。参照符号２’は、リセスされた素子分離膜を示す。しかし、デザインルールが６０ｎｍ以下に小さくなって、隣接するセル間の距離が４０ｎｍ以下になれば、セル間のカップリング静電容量が急激に増加する。これを最小化するためには、浮遊ゲート４の高さを下げねばならない。しかし、このようにすれば、カップリング比が低くなって、フラッシュメモリの動作自体が不可能になるので、図２の構造を使用してもさらに小さなデザインルールの素子には適用できないという限界がある。
このような限界の克服のために、図３のように浮遊ゲート５がＵ字状である構造が提案されているが、この構造の長所は、浮遊ゲート５とゲート間絶縁膜(図示せず)との間の面積、すなわち、キャパシタの面積を大きくできるという点である。例えば、５８ｎｍのデザインルールで図２の浮遊ゲート４と図３の浮遊ゲート５とによるキャパシタ面積を計算してみれば、それぞれ９２９６ｎｍ２、１４３３６ｎｍ２でＵ字状の浮遊ゲート５である時の面積が４０％以上大きい。したがって、カップリング比が大きく増加して、プログラム電圧Ｖｐｇｍを下げうるという長所がある。
現在提案された工程では、シリンダー型キャパシタ製造工程と同様に、酸化膜からなる研磨犠牲膜を利用してノード分離を進行して浮遊ゲートを形成した後、研磨犠牲膜が浮遊ゲート内にある状態で素子分離膜リセスを開始している。ところが、素子分離膜をリセスさせる過程で浮遊ゲート内の研磨犠牲膜もエッチングされて、浮遊ゲートが露出されながら浮遊ゲートのリセスが発生する。浮遊ゲートの厚さが１００Åである場合、現在の工程では浮遊ゲートのリセスが〜７０Å発生して、膜損失のない均一な厚さのＵ字状浮遊ゲートを失敗なしに具現するのが難しい。また、研磨犠牲膜が残っていれば、ＨＦ希釈液を使用して除去しているが、リセスされてはならない周辺回路領域の素子分離膜がこの過程でリセスされるという問題がある。
本発明の目的は、高いカップリング比が得られるＵ字状浮遊ゲートを均一な厚さに形成してフラッシュメモリを製造する方法を提供することである。
本発明の他の目的は、周辺回路領域の素子分離膜はリセスさせず、セル領域の素子分離膜のみリセスさせてフラッシュメモリを製造する方法を提供することである。
本発明によるフラッシュメモリの製造方法の一態様では、基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する。前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する。前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さに導電膜を形成する。前記導電膜上に研磨犠牲膜を形成する。前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す。前記研磨犠牲膜パターンをマスクとして用いて前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる。前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して前記浮遊ゲートの上面を露出させる。
望ましい実施形態において、前記導電膜は、ドープドポリシリコン膜で形成し、前記研磨犠牲膜は、シリコンゲルマニウム膜で形成する。前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成できる。また、前記研磨犠牲膜は、前記素子分離膜の間を満たさない厚さのシリコンゲルマニウム膜と、前記素子分離膜の間を満たす厚さの酸化膜とからなる二重膜で形成してもよい。前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムを蒸着して形成するか、またはエピタキシャル成長させて形成する。
本発明によるフラッシュメモリの製造方法の他の態様では、セル領域及び周辺回路領域からなる基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する。前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する。前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さにドープドポリシリコン膜からなる導電膜を形成する。前記導電膜上にシリコンゲルマニウムを含む研磨犠牲膜を形成する。前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す。前記犠牲膜パターンが形成された結果物上に前記セル領域を露出させるフォトレジストパターンを形成する。前記研磨犠牲膜パターンをマスクとして用いて前記セル領域で前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる。前記フォトレジストパターンを除去した後、前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して、前記浮遊ゲートの上面を露出させる。
望ましい実施形態において、前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成する。他の望ましい実施形態において、前記シリコンゲルマニウム膜は、前記素子分離膜の間を満たさない厚さに形成し、前記研磨犠牲膜は、前記シリコンゲルマニウム膜上に前記素子分離膜の間を完全に満たす酸化膜をさらに含む。この時、前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去する。
前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することが望ましい。前記研磨犠牲膜パターンを選択的に除去する段階で、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることが望ましい。このために、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用できる。この時、前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％でありうる。前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことが望ましい。この場合、過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることが望ましい。ここに、純水がさらに添加されていてもよい。前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％でありうる。
本発明によれば、浮遊ゲートの上面をＵ字状に形成することによって、セルサイズの増大なしにゲート間絶縁膜の面積を増大させてカップリング比を高めることができる。したがって、データの保存及び削除の効率を向上させ、集積度を増加させることができる。
Ｕ字状浮遊ゲートの形成時、研磨犠牲膜としてシリコンゲルマニウム膜を利用することを提案する。この膜は、ＣＭＰなどを利用したノード分離時に浮遊ゲートを支持し、素子分離膜をリセスさせる過程でも浮遊ゲートを保護することができる。また、過酢酸を含有するエッチング液を使用すれば、浮遊ゲートに対して研磨犠牲膜を選択的に除去できる。
したがって、本発明によれば、素子分離膜をリセスさせる時に浮遊ゲートが保護され、研磨犠牲膜の除去時にも浮遊ゲートがリセスされない。したがって、均一な厚さの浮遊ゲートを維持でき、浮遊ゲートのダメージによる素子の電気的特性不良を除去することができる。さらに、過酢酸を含有するエッチング液は、酸化膜に対してシリコンゲルマニウム膜の選択比も確保できるので、浮遊ゲートに対して研磨犠牲膜を選択的に除去する時に周辺回路領域の素子分離膜もリセスされない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は、色々な他の形態に変形でき、本発明の範囲が後述する実施形態によって限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状はさらに明確な説明を強調するために誇張したものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。
図４ないし図１２は、本発明の第１実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
図４を参照すると、セル領域Ｃ及び周辺回路領域Ｐからなる、単結晶Ｓｉのような半導体基板１１０を準備する。次に、基板１１０上にパッド酸化膜１１５とパッド窒化膜１２０とを蒸着してパターニングする。次に、パターニングされたパッド酸化膜１１５及びパッド窒化膜１２０をエッチングマスクとして用いて基板１１０をエッチングすることによって、基板１１０内にトレンチ１２５を形成する。
パッド酸化膜１１５の形成前、あるいは形成後に、基板１１０内にイオン注入を実施して、井戸及びしきい電圧の調節のためのイオン層を形成してもよい。パッド酸化膜１１５は、基板１１０の上部表面の結晶欠陥抑制または表面処理のために形成し、Ｏ２を用いた乾式酸化またはＨ２Ｏを用いた湿式酸化方式で、例えば、７００℃〜９５０℃範囲の温度で５０Å〜２５０Å厚さに形成でき、ファーネス型やチャンバ型の装備を何れも利用できる。
パッド窒化膜１２０は、５００℃ないし８５０℃の温度でＳｉＨ４とＮＨ３の反応を用いたＬＰＣＶＤ(Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法で蒸着でき、後続工程により形成される素子分離膜の上面及び両側面一部とが十分に高く突出するほどの厚さ、例えば５００Å〜３０００Åの厚さに形成できる。
図５は、トレンチ１２５を満たす絶縁膜を蒸着した後に平坦化させて、素子分離膜１３０、１３１を形成した状態を示す断面図である。絶縁膜を満たす前にトレンチ１２５の内壁及び底に熱酸化膜を形成することで、トレンチエッチング時に発生された欠陥を治癒することができる。そして、絶縁膜との接着を強化し、かつ漏れ電流を防止する役割を担い、後続エッチング工程で素子分離膜と基板１１０との間がへこんで発生されるモウト(ｍｏａｔ)現象を防止するためにライナー酸化膜あるいはライナー窒化膜をさらに形成してもよい。トレンチ１２５を満たす絶縁膜としては、ＨＤＰ(Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ)酸化膜、ＰＥ−ＴＥＯＳ(Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ)、ＵＳＧ(Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ)酸化膜などのＭＴＯ(Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ)またはその組合わせを蒸着する。その後、Ｎ２、Ｏ２、Ｈ２Ｏなどを用いた雰囲気で８００℃〜１１００℃の温度で緻密化させて絶縁膜内部の水分を抽出し、硬化させて後続工程のエッチングなどによる損失を最小化させうる。このような緻密化によってＭＴＯなどの絶縁膜は、熱酸化膜レベルの密度を有するようになる。しかし、緻密化段階は選択的である。トレンチ１２５を満たす絶縁膜を平坦化する工程は、パッド窒化膜１２０を平坦化終了点とする化学機械的研磨(ＣＭＰ：ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ)またはエッチバックによることができる。ＣＭＰ時には、セリア(ＣｅＯ２)系の研磨剤を含むスラリーを使用することができる。
図６を参照すると、パッド窒化膜１２０とパッド酸化膜１１５とを除去して素子分離膜１３０、１３１の上面と両側面の一部とを基板１１０表面から突出させる。パッド窒化膜１２０の除去は、リン酸(Ｈ３ＰＯ４)ストリップを利用できる。パッド酸化膜１１５を除去する段階は、湿式エッチバック工程により実施できる。この過程で、素子分離膜１３０、１３１の上部もエッチングされて、図示したように幅が狭くなりうる。パッド酸化膜１１５の湿式エッチング液としては、ＨＦ希釈液とＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏからｎ構成されたＳＣ−１を利用するか、またはＢＯＥ(Ｂｕｆｆｅｒ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ；ＨＦとＮＨ４Ｆが１００:１または３００:１で混合された溶液)とＳＣ−１を利用できる。
図７を参照すると、素子分離膜１３０、１３１の間の基板１１０上にトンネル酸化膜１４０を形成する。トンネル酸化膜１４０は、電子のトンネルリングができるようにその厚さは８５ないし１１０Å程度で薄く形成する。そして、例えば、７５０ないし８００℃の温度で湿式酸化方式で形成し、９００ないし９１０℃の温度でＮ２を用いて２０ないし３０分間熱処理工程を実施することによって、トンネル酸化膜１４０と基板１１０との間の界面の欠陥密度を最小化する。次に、素子分離膜１３０、１３１の間を満たさない厚さ、例えば１００Å程度に導電膜１４５、望ましくはドープドポリシリコン膜を形成する。ドープドポリシリコン膜は、ＬＰＣＶＤで５００℃〜７００℃の温度でシリコンを蒸着して形成できる。不純物がドーピングされない状態で蒸着した後、ヒ素(Ａｓ)またはリン（Ｐ）をイオン注入によりドーピングするか、または蒸着時にインシチュ(ｉｎ−ｓｉｔｕ)で不純物をドーピングしてもよい。ドーピング濃度は、例えば１Ｅ２１（１×１０２１）以上でありうる。
次に、図８のように、導電膜１４５上にシリコンゲルマニウム膜からなる研磨犠牲膜１５０を形成する。第１実施形態において、シリコンゲルマニウム膜からなる研磨犠牲膜１５０は、素子分離膜１３０、１３１の間を完全に満たす厚さに形成する。例えば、３００Å〜５０００Åに形成する。シリコンゲルマニウム膜からなる研磨犠牲膜１５０は、導電膜１４５上にシリコンゲルマニウムを蒸着して形成するか、あるいはエピタキシャル成長させて形成する。導電膜１４５がドープドポリシリコン膜で形成された場合、シリコンゲルマニウムは、蒸着によりポリシリコンゲルマニウム膜に形成される。シリコンゲルマニウムの蒸着には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２などのシラン系ガス及びＣｅＨ４、ＧｅＦ４などのガスをソースガスとして利用する。シリコンゲルマニウム膜からなる研磨犠牲膜１５０のＧｅ含量は、Ｇｅソースガスの流量比で調整できる。その組成比は、特別に限定されるものではなく、工程の特性に応じて調節できる。精密に調節するためには、ＧｅのソースであるＧｅＨ４などを水素や窒素などに希釈して供給すれば可能である。シリコンゲルマニウム膜でゲルマニウム含量が高いほどポリシリコン膜に比べて速くエッチングされる性質がある。したがって、ゲルマニウム含量をできるかぎり高めることがポリシリコン膜からなる浮遊ゲート用の導電膜１４５に対してシリコンゲルマニウム膜からなる研磨犠牲膜１５０を後続工程で選択的に除去する時に望ましい。１０重量％以下のＧｅ含量では好ましいエッチング率を達成し得ない。したがって、シリコンゲルマニウム膜からなる研磨犠牲膜１５０のゲルマニウム含量は、１０重量％以上１００重量％未満とする。
次に、図９を参照すると、素子分離膜１３０、１３１上の研磨犠牲膜１５０及び導電膜１４５を除去して素子分離膜１３０、１３１の間に自己整列されたＵ字状浮遊ゲート１４５ａを形成する。これと同時に浮遊ゲート１４５ａ上に研磨犠牲膜パターン１５０ａを残す。ここで、研磨犠牲膜１５０及び導電膜１４５は、選択比のないＣＭＰによって除去できる。第１実施形態において、研磨犠牲膜１５０は、シリコンゲルマニウム膜からなり、導電膜１４５は、ドープドポリシリコン膜からなっている。一般的に、シリコンゲルマニウム膜は、ポリシリコン膜と物性が類似している。したがって、選択比のないＣＭＰによって容易に研磨犠牲膜１５０及び導電膜１４５の除去が可能である。最終浮遊ゲート１４５ａの高さは約６００Åになるよう形成できる。
図１０を参照すると、研磨犠牲膜パターン１５０ａが形成された結果物上にセル領域Ｃを露出させるフォトレジストパターンＰＲを形成する。研磨犠牲膜パターン１５０ａをマスクとして用いてセル領域Ｃで素子分離膜１３０をリセスさせて、浮遊ゲート１４５ａの外側壁を露出させる。素子分離膜１３０のリセスには、乾式エッチングまたは湿式エッチバックが用いられる。参照符号１３０’は、リセスされた素子分離膜を示す。リセスの深さは、浮遊ゲート１４５ａの上面から約８５０Åに形成できる。
第１実施形態において、研磨犠牲膜パターン１５０ａはシリコンゲルマニウム膜からなり、素子分離膜１３０はＵＳＧのようなＭＴＯである。一般的に、酸化膜に対するシリコンゲルマニウム膜の選択比は１０以上であるので、素子分離膜１３０をリセスさせる間にも研磨犠牲膜パターン１５０ａはエッチングされずに残って、浮遊ゲート１４５ａを保護する。したがって、本発明によれば、素子分離膜１３０をリセスさせる間に浮遊ゲート１４５ａがリセスされずに保護されて膜損失がない。
次に、図１１に示すように、フォトレジストパターンＰＲをアッシングとストリップで除去する。例えば、酸素プラズマを使用してアッシングした後、有機ストリップで除去する。次に、浮遊ゲート１４５ａに対して選択的に研磨犠牲膜パターン１５０ａを除去して、浮遊ゲート１４５ａの上面を露出させる。特に、浮遊ゲート１４５ａに対して選択的に研磨犠牲膜パターン１５０ａを除去するためには、浮遊ゲート１４５ａに対する研磨犠牲膜パターン１５０ａの選択比が３０以上であるエッチング液を使用することが望ましい。
ポリシリコンからなる浮遊ゲート１４５ａに対してシリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを除去するためには、水酸化アンモニウム(ＮＨ４ＯＨ)及び過酸化水素(Ｈ２Ｏ２)を含むアンモニア水溶液、ＨＦ／ＨＮＯ３/ＣＨ３ＣＯＯＨ／純水(ＤＩＷ：ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ）の４成分を有するポリエッチャント(ｐｏｌｙｅｔｃｈａｎｔ)溶液、ＨＦ／ＨＮＯ３／ＤＩＷの３成分を有する溶液またはＨＦ/Ｈ２Ｏ２/ＤＩＷの３成分を有する溶液、ＨＮＯ３、ＨＦ及びＤＩＷの混合溶液、ＨＦ、ＣＨ３ＣＯＯＨ及びＨ２Ｏ２の混合物を使用できる。しかし、特に、選択比が３０以上であるエッチング液として、本発明では、次のように過酢酸を含むシリコンゲルマニウムエッチング液を提案する。このエッチング液には、過酢酸、フッ素が含まれている化合物、及び溶媒が含まれる。過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％でありうる。フッ素が含まれている化合物はフッ酸、溶媒は酢酸であることが望ましい。この時、過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％であり、フッ酸の含量は０.１ないし３０重量％であり、酢酸の含量は１０ないし５０重量％であることが特に望ましい。ここに、純水がさらに添加されていてもよい。純水の含量は、エッチング液の総重量を基準として１０ないし４０重量％でありうる。その他に界面活性制などがさらに添加されていてもよい。
過酢酸は、酸化力に優れていて、後述する実験例から分かるようにポリシリコン層をそれほど損傷させず、シリコンゲルマニウムを３０:１以上の高いエッチング選択比で除去できる。したがって、過酢酸を含むエッチング液を使用すれば、ポリシリコンからなる浮遊ゲート１４５ａに対してシリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを選択的に除去できるので、浮遊ゲート１４５ａはリセスされない。したがって、均一な厚さの浮遊ゲート１４５ａを形成することができる。
また、前述したように、一般的に、酸化膜に対するシリコンゲルマニウム膜の選択比は１０以上であるので、シリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを除去する間、周辺回路領域Ｐの素子分離膜１３１がリセスされない。
図１２を参照すると、露出された浮遊ゲート１４５ａ上にゲート間絶縁膜１５５を形成した後、ゲート間絶縁膜１５５上に制御ゲート１６０を形成する。ゲート間絶縁膜１５５は、ＯＮＯ(Ｏｘｉｄｅ／Ｎｉｔｒｉｄｅ／Ｏｘｉｄｅ)膜で形成できる。代りに、Ｔａ２Ｏ５、ＢＳＴのように高誘電率を有する誘電物質を蒸着して形成することもできる。ゲート間絶縁膜１５５を形成した後には、熱処理を実施してトラップ電荷を除去し、膜質を向上させる。制御ゲート１６０は、ポリシリコン、シリサイド、ポリサイドまたは金属層で形成でき、シリサイドの種類としては、タングステンシリサイド、コバルトシリサイドまたはチタンシリサイドが挙げられる。コバルトシリサイド及びチタンシリサイドは、ポリシリコンを蒸着した上にコバルトまたはチタンを蒸着した後、ＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎg)によって反応させて形成する。コバルト層を形成した場合であれば、ポリシリコン及びコバルトが反応するように４００℃〜５００℃、窒素ガス雰囲気下で約５０秒間１次ＲＴＡを行う。この過程でＣｏＳｉ相からなる層が形成される。次に、ＣｏＳｉ２のようにさらに低抵抗である相が形成されるように結果物を８００℃〜９００℃、窒素ガス雰囲気で約３０秒間２次ＲＴＡを行う。ニッケル層を形成した場合では、低温で１段階の熱処理を通じてＮｉＳｉ相が得られる。タングステンシリサイドは、ＣＶＤを用いて直接蒸着できる。ポリサイドは、ポリシリコンとこのようなシリサイドとの積層構造から形成されたものである。
このように、本発明では、素子分離膜をリセスさせる過程で浮遊ゲートまでリセスされることを防止するために、浮遊ゲート用の導電膜を形成した後、導電膜上に研磨犠牲膜を形成して、これをマスクとして素子分離膜をリセスさせる。研磨犠牲膜は、浮遊ゲートに対して選択的に除去して、浮遊ゲートに対する損傷を最小化する。
図１３ないし図１８は、本発明の第２実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。第１実施形態と同一または類似している事項については、その説明を省略する。
図１３を参照すると、第１実施形態と同様に、図４ないし図６の工程を進行してセル領域Ｃ及び周辺回路領域Ｐからなる基板１１０に上面と両側面の一部とが基板１１０表面から突出した素子分離膜１３０、１３１を形成する。次に、素子分離膜１３０、１３１の間の基板１１０上にトンネル酸化膜１４０を形成する。次に、素子分離膜１３０、１３１の間を満たさない厚さに導電膜１４５、望ましくはドープドポリシリコン膜を形成する。
次に、図１４に示すように、導電膜１４５上に素子分離膜１３０、１３１の間を満たさない厚さ、例えば１０Å〜３００Åにシリコンゲルマニウム膜１４６を形成し、シリコンゲルマニウム膜１４６上に素子分離膜１３０、１３１の間を完全に満たす酸化膜１４７をさらに形成して、シリコンゲルマニウム膜１４６と酸化膜１４７との二重膜からなる研磨犠牲膜１５０’を形成する。シリコンゲルマニウム膜１４６は、導電膜１４５上にシリコンゲルマニウムを蒸着して形成するか、またはエピタキシャル成長させて形成する。酸化膜１４７は、ＰＳＧ(Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓs)、ＢＰＳＧ(Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ)、またはＳＯＧ(Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ)などで構成できる。
次に、図１５を参照すると、素子分離膜１３０、１３１上の研磨犠牲膜１５０’及び導電膜１４５を除去して素子分離膜１３０、１３１の間に自己整列されたＵ字状浮遊ゲート１４５ａを形成すると同時に、浮遊ゲート１４５ａ上に研磨犠牲膜パターン１５０’ａを残す。研磨犠牲膜パターン１５０’ａは、シリコンゲルマニウム膜パターン１４６ａ及び酸化膜パターン１４７ａからなる。
図１６を参照すると、犠牲膜パターン１５０’ａが形成された結果物上にセル領域Ｃを露出させるフォトレジストパターンＰＲを形成する。研磨犠牲膜パターン１５０’ａで浮遊ゲート１４５ａを保護しながら研磨犠牲膜パターン１５０’ａをマスクとしてセル領域Ｃで素子分離膜１３０をリセスさせて、浮遊ゲート１４５ａの外側壁を露出させる。参照符号１３０’は、リセスされた素子分離膜を示す。この時、研磨犠牲膜パターン１５０’ａのうち酸化膜パターン１４７ａは、素子分離膜１３０をリセスさせる間に除去する。しかし、シリコンゲルマニウム膜パターン１４６ａが存在するので、浮遊ゲート１４５ａはリセスされない。
図１７に示すように、フォトレジストパターンＰＲを除去した後、研磨犠牲膜パターン１５０’ａ中のシリコンゲルマニウム膜パターン１４６ａを除去して浮遊ゲート１４５ａの上面を露出させる。ここでも、浮遊ゲート１４５ａに対する研磨犠牲膜パターン１５０’ａ(酸化膜パターン１４７ａは前工程で除去するので、究極的にはシリコンゲルマニウム膜パターン１４６ａ）の選択比が３０以上であるエッチング液を使用する。第１実施形態で言及したような過酢酸、フッ酸及び酢酸を含むエッチング液を使用することが望ましい。この時、過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％であり、フッ酸の含量は０.１ないし３０重量％であり、酢酸の含量は１０ないし５０重量％であることが特に望ましい。
図１８を参照すると、露出された浮遊ゲート１４５ａ上にゲート間絶縁膜１５５を形成した後、ゲート間絶縁膜１５５上に制御ゲート１６０を形成する。
本発明の最も核心となる工程は、浮遊ゲート１４５ａに対してシリコンゲルマニウム膜からなる研磨犠牲膜パターン１５０ａ(第１実施形態)または研磨犠牲膜パターン１５０’ａ中のシリコンゲルマニウム膜パターン１４６ａ(第２実施形態)を選択比があるように除去する工程である。このために本発明では、過酢酸を含むシリコンゲルマニウムエッチング液を使用する。このようなエッチング液の有用性を示す実験例について説明する。
(実験例)
図１９を参照すると、本発明で提示するシリコンゲルマニウムエッチング液によるエピタキシャルシリコンゲルマニウム膜の経時的なエッチング量が示されている。シリコンゲルマニウム膜のゲルマニウムの含量は２０重量％であった。このエッチング液は、３０重量％の過酢酸、４９重量％のフッ酸、酢酸及び純水を１．８：３０：３０：３０の体積比で混合した後、非イオン性界面活性剤を０.１重量％で添加して製造したものである。１分エッチング時のシリコンゲルマニウム膜のエッチング量は９０８Åであり、３分エッチング時のエッチング量は１９５４Åであり、５分エッチング時のエッチング量は３０４６Åであった。ゲルマニウム含量がさらに高くなると、エッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。そして、シリコンゲルマニウム膜がエピ層でないポリシリコンゲルマニウムからなれば、結晶粒界に沿ってエッチング液がより良く侵入してエッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。
図１９を参照すると、本発明で提示するシリコンゲルマニウムエッチング液によるエピタキシャルシリコンゲルマニウム膜の経時的なエッチング量が示されている。シリコンゲルマニウム膜のゲルマニウムの含量は２０重量％であった。このエッチング液は、３０重量％の過酢酸、４９重量％のフッ酸、酢酸及び純水を１．８：３０：３０：３０の体積比で混合した後、非イオン性界面活性剤を０.１重量％で添加して製造したものである。１分エッチング時のシリコンゲルマニウム膜のエッチング量は９０８Åであり、３分エッチング時のエッチング量は１９５４Åであり、５分エッチング時のエッチング量は３０４６Åであった。ゲルマニウム含量がさらに高くなると、エッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。そして、シリコンゲルマニウム膜がエピ層でないポリシリコンゲルマニウムからなれば、結晶粒界に沿ってエッチング液がより良く侵入してエッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。
このエッチング液による各種薄膜の経時的なエッチング量を図２０に示した。
１分適用時、熱酸化膜エッチング量は２６Å、ＭＴＯエッチング量は６５Å、ポリシリコン膜エッチング量は３０.３Åになった。図１９及び図２０から分かるように、ポリシリコン膜に対するシリコンゲルマニウム膜の選択比は約３０となる。この選択比は、２０重量％のゲルマニウム含量に対するものであるので、ゲルマニウム含量がさらに高くなれば、さらに高い選択比が得られ、シリコンゲルマニウム膜がエピ層でないポリシリコンゲルマニウムからなれば、３０以上のさらに高い選択比が得られる。そして、熱酸化膜及びＭＴＯに対するシリコンゲルマニウム膜の選択比も約２４ないし３０以上である。したがって、浮遊ゲートに対してシリコンゲルマニウム膜からなる研磨犠牲膜パターンまたは研磨犠牲膜パターン中のシリコンゲルマニウム膜パターンを除去する時に、周辺回路領域の酸化膜からなる素子分離膜がほとんどリセスされないことを確認することができる。
以上では、本発明の実施形態について説明したが、本発明は前記実施形態にだけ限定されず、多様な変更や変形が可能である。本発明は、特許請求の範囲によって定義される本発明の思想及び範疇内に含まれうる代案、変形及び等価なものを含む。
本発明は、フラッシュメモリ関連の技術分野に好適に用いられる。
１１０ 基板
１１５ パッド酸化膜
１２０ パッド窒化膜
１２５ トレンチ
１３０、１３１ 素子分離膜
１４０ トンネル酸化膜
１４５ 導電膜
１４５ａ 浮遊ゲート
１４６ シリコンゲルマニウム膜
１４６ａ シリコンゲルマニウム膜パターン
１４７ 酸化膜
１４７ａ 酸化膜パターン
１５０、１５０’ 研磨犠牲膜
１５０ａ、１５０’ａ 研磨犠牲膜パターン
１５５ ゲート間絶縁膜
１６０ 制御ゲート
ＰＲ フォトレジストパターン
１１５ パッド酸化膜
１２０ パッド窒化膜
１２５ トレンチ
１３０、１３１ 素子分離膜
１４０ トンネル酸化膜
１４５ 導電膜
１４５ａ 浮遊ゲート
１４６ シリコンゲルマニウム膜
１４６ａ シリコンゲルマニウム膜パターン
１４７ 酸化膜
１４７ａ 酸化膜パターン
１５０、１５０’ 研磨犠牲膜
１５０ａ、１５０’ａ 研磨犠牲膜パターン
１５５ ゲート間絶縁膜
１６０ 制御ゲート
ＰＲ フォトレジストパターン
Claims (29)
- 基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する段階と、
前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さに導電膜を形成する段階と、
前記導電膜上に研磨犠牲膜を形成する段階と、
前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す段階と、
前記研磨犠牲膜パターンをマスクとして用いて前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる段階と、
前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して、前記浮遊ゲートの上面を露出させる段階と、を含むことを特徴とするフラッシュメモリの製造方法。 - 前記研磨犠牲膜パターンを選択的に除去する段階において、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることを特徴とする請求項１に記載のフラッシュメモリの製造方法。
- 前記導電膜は、ドープドポリシリコン膜で形成することを特徴とする請求項１に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜は、シリコンゲルマニウム膜で形成することを特徴とする請求項３に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜は、前記素子分離膜の間を満たさない厚さのシリコンゲルマニウム膜と、前記素子分離膜の間を満たす厚さの酸化膜とからなる二重膜で形成することを特徴とする請求項３に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去することを特徴とする請求項６に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムを蒸着して形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムをエピタキシャル成長させて形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜パターンを選択的に除去する段階では、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用して、前記研磨犠牲膜パターンを除去することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
- 前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であることを特徴とする請求項１１に記載のフラッシュメモリの製造方法。
- 前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことを特徴とする請求項１１に記載のフラッシュメモリの製造方法。
- 前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることを特徴とする請求項１３に記載のフラッシュメモリの製造方法。
- 前記エッチング液に純水がさらに添加されていることを特徴とする請求項１３に記載のフラッシュメモリの製造方法。
- 前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％であることを特徴とする請求項１５に記載のフラッシュメモリの製造方法。
- セル領域及び周辺回路領域からなる基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する段階と、
前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さにドープドポリシリコン膜からなる導電膜を形成する段階と、
前記導電膜上にシリコンゲルマニウムを含む研磨犠牲膜を形成する段階と、
前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す段階と、
前記犠牲膜パターンが形成された結果物上に前記セル領域を露出させるフォトレジストパターンを形成する段階と、
前記研磨犠牲膜パターンをマスクとして用いて前記セル領域で前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる段階と、
前記フォトレジストパターンを除去する段階と、
前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して前記浮遊ゲートの上面を露出させる段階と、を含むことを特徴とするフラッシュメモリの製造方法。 - 前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、前記素子分離膜の間を満たさない厚さに形成し、前記研磨犠牲膜は、前記シリコンゲルマニウム膜上に前記素子分離膜の間を完全に満たす酸化膜をさらに含むことを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去することを特徴とする請求項１９に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜パターンを選択的に除去する段階において、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
- 前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
- 前記研磨犠牲膜パターンを選択的に除去する段階では、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用して前記研磨犠牲膜パターンを除去することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
- 前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であることを特徴とする請求項２３に記載のフラッシュメモリの製造方法。
- 前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことを特徴とする請求項２３に記載のフラッシュメモリの製造方法。
- 前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることを特徴とする請求項２５に記載のフラッシュメモリの製造方法。
- 前記エッチング液に純水がさらに添加されていることを特徴とする請求項２５に記載のフラッシュメモリの製造方法。
- 前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％であることを特徴とする請求項２７に記載のフラッシュメモリの製造方法。
- 前記露出された浮遊ゲート上にゲート間絶縁膜を形成する段階と、
前記ゲート間絶縁膜上に制御ゲートを形成する段階と、をさらに含むことを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050034914A KR100674971B1 (ko) | 2005-04-27 | 2005-04-27 | Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006310845A true JP2006310845A (ja) | 2006-11-09 |
Family
ID=37195476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006116127A Pending JP2006310845A (ja) | 2005-04-27 | 2006-04-19 | Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060246666A1 (ja) |
| JP (1) | JP2006310845A (ja) |
| KR (1) | KR100674971B1 (ja) |
| CN (1) | CN1855446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060104A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electronics Co Ltd | ピン電界効果トランジスタ及びその製造方法 |
| JP2009194106A (ja) * | 2008-02-13 | 2009-08-27 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691939B1 (ko) * | 2005-06-21 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100870339B1 (ko) * | 2006-06-29 | 2008-11-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100830579B1 (ko) * | 2006-10-19 | 2008-05-21 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US20080150013A1 (en) * | 2006-12-22 | 2008-06-26 | Alpha & Omega Semiconductor, Ltd | Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer |
| KR100790255B1 (ko) * | 2006-12-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조 방법 |
| KR100851917B1 (ko) * | 2007-03-31 | 2008-08-12 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 소자의 제조방법 |
| KR101026382B1 (ko) * | 2007-12-28 | 2011-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| JP5491705B2 (ja) * | 2008-05-22 | 2014-05-14 | 株式会社東芝 | 半導体装置 |
| US8829588B2 (en) * | 2011-07-26 | 2014-09-09 | Synopsys, Inc. | NVM bitcell with a replacement control gate and additional floating gate |
| CN102881693B (zh) * | 2012-10-25 | 2017-05-24 | 上海华虹宏力半导体制造有限公司 | 存储器件及其制作方法 |
| US9343412B2 (en) * | 2014-02-12 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company Limited | Method of forming MOSFET structure |
| CN105789212A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| TWI782893B (zh) | 2015-07-09 | 2022-11-11 | 美商恩特葛瑞斯股份有限公司 | 選擇性地移除鍺化矽材料之方法、套組及組成物 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236082B1 (en) * | 1998-08-13 | 2001-05-22 | National Semiconductor Corporation | Floating gate semiconductor device with reduced erase voltage |
| JP3984020B2 (ja) * | 2000-10-30 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-04-27 KR KR1020050034914A patent/KR100674971B1/ko not_active IP Right Cessation
-
2006
- 2006-04-19 JP JP2006116127A patent/JP2006310845A/ja active Pending
- 2006-04-26 US US11/410,837 patent/US20060246666A1/en not_active Abandoned
- 2006-04-26 CN CNA2006100773062A patent/CN1855446A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060104A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electronics Co Ltd | ピン電界効果トランジスタ及びその製造方法 |
| JP2009194106A (ja) * | 2008-02-13 | 2009-08-27 | Nec Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1855446A (zh) | 2006-11-01 |
| US20060246666A1 (en) | 2006-11-02 |
| KR100674971B1 (ko) | 2007-01-26 |
| KR20060112450A (ko) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100674971B1 (ko) | Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
| JP4174302B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| KR100625142B1 (ko) | 반도체 장치의 제조 방법 | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| JP2002110830A (ja) | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
| KR20080071693A (ko) | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| KR100539275B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4671775B2 (ja) | 半導体装置の製造方法 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
| JP2003229500A (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| JP2007073973A (ja) | フラッシュメモリの製造方法 | |
| US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
| JP2007019191A (ja) | 半導体装置とその製造方法 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| JP2004200660A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20070039645A (ko) | 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법 | |
| KR20070000603A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| KR100869232B1 (ko) | 메모리 장치 및 그 제조 방법 | |
| KR20010055525A (ko) | 얕은 트렌치 소자분리 방법 |