JP2002110830A - セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 - Google Patents
セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法Info
- Publication number
- JP2002110830A JP2002110830A JP2001223558A JP2001223558A JP2002110830A JP 2002110830 A JP2002110830 A JP 2002110830A JP 2001223558 A JP2001223558 A JP 2001223558A JP 2001223558 A JP2001223558 A JP 2001223558A JP 2002110830 A JP2002110830 A JP 2002110830A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- oxide film
- trench
- pattern
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 317
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 310
- 239000010703 silicon Substances 0.000 claims abstract description 310
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 150000004767 nitrides Chemical class 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 352
- 238000005530 etching Methods 0.000 claims description 83
- 238000002955 isolation Methods 0.000 claims description 53
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 22
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims 2
- 241001279686 Allium moly Species 0.000 claims 1
- 239000010408 film Substances 0.000 description 218
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 54
- 229920005591 polysilicon Polymers 0.000 description 54
- 238000001312 dry etching Methods 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 セルフアライン−シャロートレンチ素子分離
法及びこれを利用した不揮発性メモリ装置の製造方法を
提供するものである。 【解決手段】 半導体基板１００上に酸化膜、第１シリ
コン層及び窒化膜を順次形成した後、一つのマスクを使
用してこれら窒化膜、第１シリコン層及び酸化膜をエッ
チングして酸化膜パターン１０２、第１リシリコン層パ
ターン１０４及び窒化膜パターン１０６を形成する。マ
スクを使用して第１リシリコン層パターン１０４に隣接
する基板１００の上部をエッチングしてトレンチ１０８
を形成する。第１リシリコン層パターン１０４及び基板
１００を選択的にエッチングして、酸化膜パターン１０
２を突出させた後、トレンチ１０８の内面を酸化させ
て、トレンチ熱酸化膜１１０を形成し、トレンチ１０８
を埋立てるフィールド酸化膜１２４を形成する。
法及びこれを利用した不揮発性メモリ装置の製造方法を
提供するものである。 【解決手段】 半導体基板１００上に酸化膜、第１シリ
コン層及び窒化膜を順次形成した後、一つのマスクを使
用してこれら窒化膜、第１シリコン層及び酸化膜をエッ
チングして酸化膜パターン１０２、第１リシリコン層パ
ターン１０４及び窒化膜パターン１０６を形成する。マ
スクを使用して第１リシリコン層パターン１０４に隣接
する基板１００の上部をエッチングしてトレンチ１０８
を形成する。第１リシリコン層パターン１０４及び基板
１００を選択的にエッチングして、酸化膜パターン１０
２を突出させた後、トレンチ１０８の内面を酸化させ
て、トレンチ熱酸化膜１１０を形成し、トレンチ１０８
を埋立てるフィールド酸化膜１２４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は素子分離法及びこれ
を利用した半導体装置の製造方法に関するものであり、
より具体的にはゲートと活性領域を同時に形成するため
のセルフアライン−シャロートレンチ素子分離（ｓｅｌ
ｆ−ａｌｉｇｎｅｄ ｓｈａｌｌｏｗ ｔｒｅｎｃｈ
ｉｓｏｌａｔｉｏｎ；ＳＡ−ＳＴＩ）法及びこれを利用
した不揮発性メモリ装置の製造方法に関するものであ
る。
を利用した半導体装置の製造方法に関するものであり、
より具体的にはゲートと活性領域を同時に形成するため
のセルフアライン−シャロートレンチ素子分離（ｓｅｌ
ｆ−ａｌｉｇｎｅｄ ｓｈａｌｌｏｗ ｔｒｅｎｃｈ
ｉｓｏｌａｔｉｏｎ；ＳＡ−ＳＴＩ）法及びこれを利用
した不揮発性メモリ装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体メモリ装置の製造において、主な
目的は、単一シリコンウェーハ上に集積されるセルの個
数を最大化するものである。メモリセルの集積度（即
ち、シリコンチップ上のストレージビット個数）はセル
アレイ内のセルレイアウト及びセルの物理的寸法によっ
て主に決定される。かつ、メモリ動作速度を向上させる
ために、チップをより小さい寸法に縮小することが望ま
しい。しかし、サブ−ミクロン領域以下では、セルレイ
アウトの比例縮小能力（ｓｃａｌａｂｉｌｉｔｙ）が製
造工程の解像度（ｒｅｓｏｌｕｔｉｏｎ）及び工程に使
用されるマスクによるアライメント誤差によって制限さ
れる。アライメント誤差はかつ、ウェーハの上部にマス
クを位置させる機械的技術、及びマスクの上部にパター
ンを見当合わせされるようにする印刷技術によって制限
される。アライメント誤差が蓄積されると、アレイのレ
イアウトするときにミスアライメントエラーが誘発され
るために、チップ設計でアライメント誤差を小さくする
ためには使用するアライメント臨界マスクを少なくする
ことが望ましい。従って、所謂“自己整合的（ｓｅｌｆ
−ａｌｉｇｎｅｄ）”工程段階が開発されてきた。
目的は、単一シリコンウェーハ上に集積されるセルの個
数を最大化するものである。メモリセルの集積度（即
ち、シリコンチップ上のストレージビット個数）はセル
アレイ内のセルレイアウト及びセルの物理的寸法によっ
て主に決定される。かつ、メモリ動作速度を向上させる
ために、チップをより小さい寸法に縮小することが望ま
しい。しかし、サブ−ミクロン領域以下では、セルレイ
アウトの比例縮小能力（ｓｃａｌａｂｉｌｉｔｙ）が製
造工程の解像度（ｒｅｓｏｌｕｔｉｏｎ）及び工程に使
用されるマスクによるアライメント誤差によって制限さ
れる。アライメント誤差はかつ、ウェーハの上部にマス
クを位置させる機械的技術、及びマスクの上部にパター
ンを見当合わせされるようにする印刷技術によって制限
される。アライメント誤差が蓄積されると、アレイのレ
イアウトするときにミスアライメントエラーが誘発され
るために、チップ設計でアライメント誤差を小さくする
ためには使用するアライメント臨界マスクを少なくする
ことが望ましい。従って、所謂“自己整合的（ｓｅｌｆ
−ａｌｉｇｎｅｄ）”工程段階が開発されてきた。
【０００３】個々のセルは、素子分離装置を使用して分
離されるが、メモリセルの集積度を増加させるために
は、セルを互いに接近させなければならない。メモリセ
ルアレイ内で、各セル間の素子分離構造は、アクティブ
回路素子に必要であるチップの領域を消耗するために、
高集積半導体装置の設計で考慮する事項は、素子分離構
造の寸法である。従って、メモリセルアレイの集積度を
増加させるために素子分離構造の寸法を最小化すること
が望ましい。しかしながら、素子分離構造の大きさは素
子分離構造を形成するための工程及びメモリセルアレイ
内の構造に対する整列によって制限される。
離されるが、メモリセルの集積度を増加させるために
は、セルを互いに接近させなければならない。メモリセ
ルアレイ内で、各セル間の素子分離構造は、アクティブ
回路素子に必要であるチップの領域を消耗するために、
高集積半導体装置の設計で考慮する事項は、素子分離構
造の寸法である。従って、メモリセルアレイの集積度を
増加させるために素子分離構造の寸法を最小化すること
が望ましい。しかしながら、素子分離構造の大きさは素
子分離構造を形成するための工程及びメモリセルアレイ
内の構造に対する整列によって制限される。
【０００４】通常、素子分離構造は、シリコン局所酸化
（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏ
ｎ；ＬＯＣＯＳ）法のような熱的フィールド酸化工程を
使用してチップのいろいろの領域で成長される。ＬＯＣ
ＯＳ法によると、まずシリコン基板上にパッド酸化膜及
び窒化膜を順番に形成した後、窒化膜をパターニングす
る。次に、パターニングした窒化膜をマスクで使用し
て、シリコン基板を選択的に酸化させて、フィールド酸
化膜を形成する。ＬＯＣＯＳ法によると、シリコン基板
の選択的に酸化をするときに、窒化膜の下部でパッド酸
化膜の側面に酸素が浸透しながら、フィールド酸化膜の
縁部分にバーズビーク（ｂｉｒｄ’ｓｂｅａｋ）が発生
することになる。フィールド酸化膜の縁部分に形成され
たこのようなバーズビークによって、フィールド酸化膜
がメモリセルの活性領域に拡張されて活性領域の幅を減
少させることにより、メモリ素子の電気的な特性を劣化
させることになる。
（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎｏｆ Ｓｉｌｉｃｏ
ｎ；ＬＯＣＯＳ）法のような熱的フィールド酸化工程を
使用してチップのいろいろの領域で成長される。ＬＯＣ
ＯＳ法によると、まずシリコン基板上にパッド酸化膜及
び窒化膜を順番に形成した後、窒化膜をパターニングす
る。次に、パターニングした窒化膜をマスクで使用し
て、シリコン基板を選択的に酸化させて、フィールド酸
化膜を形成する。ＬＯＣＯＳ法によると、シリコン基板
の選択的に酸化をするときに、窒化膜の下部でパッド酸
化膜の側面に酸素が浸透しながら、フィールド酸化膜の
縁部分にバーズビーク（ｂｉｒｄ’ｓｂｅａｋ）が発生
することになる。フィールド酸化膜の縁部分に形成され
たこのようなバーズビークによって、フィールド酸化膜
がメモリセルの活性領域に拡張されて活性領域の幅を減
少させることにより、メモリ素子の電気的な特性を劣化
させることになる。
【０００５】これによって、超高集積半導体装置では、
シャロートレンチ素子分離（ＳＴＩ）構造が注目を引い
ている。ＳＴＩ工程によると、シリコン基板をエッチン
グしてトレンチを形成した後、トレンチを満たすように
酸化膜を蒸着する。次に、酸化膜をエッチバック（ｅｔ
ｃｈ ｂａｃｋ）法又は化学機械的研磨（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；Ｃ
ＭＰ）法によりエッチングしてトレンチの内部にフィー
ルド酸化膜を形成する。
シャロートレンチ素子分離（ＳＴＩ）構造が注目を引い
ている。ＳＴＩ工程によると、シリコン基板をエッチン
グしてトレンチを形成した後、トレンチを満たすように
酸化膜を蒸着する。次に、酸化膜をエッチバック（ｅｔ
ｃｈ ｂａｃｋ）法又は化学機械的研磨（ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；Ｃ
ＭＰ）法によりエッチングしてトレンチの内部にフィー
ルド酸化膜を形成する。
【０００６】上述したＬＯＣＯＳ法やＳＴＩ法は、一般
に、素子分離領域を形成するためのマスク段階と、この
領域にフィールド酸化膜を形成する段階を含む。素子分
離構造を形成した後には、メモリセルを形成するための
マスク段階が実施される。従って、素子分離構造の形成
に伴われるアライメント誤差とメモリセルのレイアウト
に伴われるアライメント誤差が結合して、素子の動作に
致命的な影響を及ぼすミスアライメントを誘発すること
になる。
に、素子分離領域を形成するためのマスク段階と、この
領域にフィールド酸化膜を形成する段階を含む。素子分
離構造を形成した後には、メモリセルを形成するための
マスク段階が実施される。従って、素子分離構造の形成
に伴われるアライメント誤差とメモリセルのレイアウト
に伴われるアライメント誤差が結合して、素子の動作に
致命的な影響を及ぼすミスアライメントを誘発すること
になる。
【０００７】ミスアライメントを減らすための一方法と
して、不揮発性メモリ装置のフローティングゲートを形
成するときに、ＳＴＩ構造を前記フローティングゲート
に自己整合させて形成する方法が米国特許第６、０１
３、５５１号（ｉｓｓｕｅｄｔｏ Ｊｏｎｇ Ｃｈｅ
ｎ）に開示されている。この方法によると、フローティ
ングゲートと活性領域が一つのマスクを使用して同時に
形成されるので、アライメントエラーが蓄積されない。
して、不揮発性メモリ装置のフローティングゲートを形
成するときに、ＳＴＩ構造を前記フローティングゲート
に自己整合させて形成する方法が米国特許第６、０１
３、５５１号（ｉｓｓｕｅｄｔｏ Ｊｏｎｇ Ｃｈｅ
ｎ）に開示されている。この方法によると、フローティ
ングゲートと活性領域が一つのマスクを使用して同時に
形成されるので、アライメントエラーが蓄積されない。
【０００８】不揮発性メモリ装置は、一度データを入力
すると、時間が過ぎてもその状態を維持することができ
る特性を有するが、最近では電気的にデータの入・出力
が可能であるフラッシュメモリに対する需要が増えてい
る。フラッシュメモリ装置でデータを貯蔵するメモリセ
ルは、シリコン基板の上部にトンネル酸化膜を挿入して
形成されたフローティングゲートと、フローティングゲ
ートの上部に層間誘電膜を挿入して形成されたコントロ
ールゲートのスタック形ゲート構造を有する。このよう
な構造を有するフラッシュメモリセルによるデータの貯
蔵は、コントロールゲートと基板に適切な電圧を印加し
て、フローティングゲートに電子を入れたり引いたりす
ることによって行われる。この時、層間誘電膜はフロー
ティングゲートに充電された電荷特性を維持させ、コン
トロールゲートの電圧をフローティングゲートに伝達す
る役割をする。
すると、時間が過ぎてもその状態を維持することができ
る特性を有するが、最近では電気的にデータの入・出力
が可能であるフラッシュメモリに対する需要が増えてい
る。フラッシュメモリ装置でデータを貯蔵するメモリセ
ルは、シリコン基板の上部にトンネル酸化膜を挿入して
形成されたフローティングゲートと、フローティングゲ
ートの上部に層間誘電膜を挿入して形成されたコントロ
ールゲートのスタック形ゲート構造を有する。このよう
な構造を有するフラッシュメモリセルによるデータの貯
蔵は、コントロールゲートと基板に適切な電圧を印加し
て、フローティングゲートに電子を入れたり引いたりす
ることによって行われる。この時、層間誘電膜はフロー
ティングゲートに充電された電荷特性を維持させ、コン
トロールゲートの電圧をフローティングゲートに伝達す
る役割をする。
【０００９】図１乃至図５は従来のセルフアライン−シ
ャロートレンチ素子分離法によるフラッシュメモリ装置
の製造方法を説明するための斜視図である。
ャロートレンチ素子分離法によるフラッシュメモリ装置
の製造方法を説明するための斜視図である。
【００１０】図１を参照すれば、シリコン基板１０上に
酸化膜１１を形成した後、前記酸化膜１１上に第１ポリ
シリコン層１３及び窒化膜１５を順番に蒸着する。酸化
膜１１はフラッシュメモリセルのトンネル酸化膜、即ち
ゲート酸化膜に提供され、第１ポリシリコン層１３はフ
ローティングゲートに提供される。窒化膜１５は後続す
る化学機械的研磨工程をするときに、研磨終了層に提供
される。
酸化膜１１を形成した後、前記酸化膜１１上に第１ポリ
シリコン層１３及び窒化膜１５を順番に蒸着する。酸化
膜１１はフラッシュメモリセルのトンネル酸化膜、即ち
ゲート酸化膜に提供され、第１ポリシリコン層１３はフ
ローティングゲートに提供される。窒化膜１５は後続す
る化学機械的研磨工程をするときに、研磨終了層に提供
される。
【００１１】図２を参照すれば、一つのマスクを使用す
るフォトリソグラフィを通じて窒化膜１５、第１ポリシ
リコン層１３及び酸化膜１１をエッチングして、酸化膜
パターン１２、第１ポリシリコン層パターン１４及び窒
化膜パターン１６を形成する。続けて、前記マスクを使
用して第１ポリシリコン層パターン１４に隣接するシリ
コン基板１０の上部をエッチングして、トレンチ１８を
形成する。即ち、一つのマスクを利用したトレンチ工程
によって活性領域とフローティングゲートを同時に形成
する。
るフォトリソグラフィを通じて窒化膜１５、第１ポリシ
リコン層１３及び酸化膜１１をエッチングして、酸化膜
パターン１２、第１ポリシリコン層パターン１４及び窒
化膜パターン１６を形成する。続けて、前記マスクを使
用して第１ポリシリコン層パターン１４に隣接するシリ
コン基板１０の上部をエッチングして、トレンチ１８を
形成する。即ち、一つのマスクを利用したトレンチ工程
によって活性領域とフローティングゲートを同時に形成
する。
【００１２】図３を参照すれば、トレンチエッチング工
程の間に、高エネルギーのイオン衝撃に惹起されたシリ
コン損傷（ｄａｍａｇｅ）をキュア（ｃｕｒｉｎｇ）
し、漏洩電流の発生を抑制するためにトレンチ１８の露
出された部分を酸素雰囲気で熱処理する。そうすると、
露出されたシリコンと酸化剤との酸化反応によって、ト
レンチ１８の基底面と側壁を含む内面上にトレンチ熱酸
化膜２０が形成される。
程の間に、高エネルギーのイオン衝撃に惹起されたシリ
コン損傷（ｄａｍａｇｅ）をキュア（ｃｕｒｉｎｇ）
し、漏洩電流の発生を抑制するためにトレンチ１８の露
出された部分を酸素雰囲気で熱処理する。そうすると、
露出されたシリコンと酸化剤との酸化反応によって、ト
レンチ１８の基底面と側壁を含む内面上にトレンチ熱酸
化膜２０が形成される。
【００１３】酸化工程では、第１ポリシリコン層パター
ン１４の下部で酸化膜パターン１２の側面に酸化剤が浸
透して、図６に図示したようなバーズビーク（ａ）が形
成される。そして、酸化を行うときには、酸化膜の体積
膨張が続けて起こるが、シリコン基板１０と第１ポリシ
リコン層パターン１４の表面でのみ酸化が進行されるの
で、第１ポリシリコン層パターン１４と酸化膜パターン
１２間の界面エッジ、及びシリコン基板１０と酸化膜パ
ターン１２間の界面エッジでは、酸化による体積膨張が
限定される。従って、これら界面エッジで体積膨張によ
るストレスが集中されて酸化剤の拡散が遅くなることに
より酸化が抑制される（図６のｂ参照）。その結果、第
１ポリシリコン層パターン１４の基底エッジ部分が外部
で屈曲されながら、第１ポリシリコン層パターン１４の
側壁（図６のｃ）がポジスロープ（ｐｏｓｉｔｉｖｅ
ｓｌｏｐｅ）を有することになる。ここで、側壁がポジ
スロープを有すると言うことは、エッチ液に対して側壁
が浸食されるスロープを有すると言うことを意味する。
即ち、図示したように、窒化膜パターン１６の直下には
窒化膜パターン１６の存在によって、酸化剤の浸透が抑
制されて、第１ポリシリコン層パターン１４の側壁上部
は若干のネガスロープを有するが、側壁下部は基底エッ
ジ部分が外部で屈曲されて、メサ構造物の側壁のように
基板上部から導入されるエッチ液に対して浸食された
り、下部の膜質の阻止膜として作用することになるポジ
スロープを有することになる。
ン１４の下部で酸化膜パターン１２の側面に酸化剤が浸
透して、図６に図示したようなバーズビーク（ａ）が形
成される。そして、酸化を行うときには、酸化膜の体積
膨張が続けて起こるが、シリコン基板１０と第１ポリシ
リコン層パターン１４の表面でのみ酸化が進行されるの
で、第１ポリシリコン層パターン１４と酸化膜パターン
１２間の界面エッジ、及びシリコン基板１０と酸化膜パ
ターン１２間の界面エッジでは、酸化による体積膨張が
限定される。従って、これら界面エッジで体積膨張によ
るストレスが集中されて酸化剤の拡散が遅くなることに
より酸化が抑制される（図６のｂ参照）。その結果、第
１ポリシリコン層パターン１４の基底エッジ部分が外部
で屈曲されながら、第１ポリシリコン層パターン１４の
側壁（図６のｃ）がポジスロープ（ｐｏｓｉｔｉｖｅ
ｓｌｏｐｅ）を有することになる。ここで、側壁がポジ
スロープを有すると言うことは、エッチ液に対して側壁
が浸食されるスロープを有すると言うことを意味する。
即ち、図示したように、窒化膜パターン１６の直下には
窒化膜パターン１６の存在によって、酸化剤の浸透が抑
制されて、第１ポリシリコン層パターン１４の側壁上部
は若干のネガスロープを有するが、側壁下部は基底エッ
ジ部分が外部で屈曲されて、メサ構造物の側壁のように
基板上部から導入されるエッチ液に対して浸食された
り、下部の膜質の阻止膜として作用することになるポジ
スロープを有することになる。
【００１４】図３及び図４を参照すれば、トレンチ１８
を埋めるように化学気相成長法（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）により酸化
膜を形成した後、窒化膜パターン１６の上部表面が露出
されるときまでＣＶＤ−酸化膜を化学機械的研磨（ＣＭ
Ｐ）法によって除去する。その結果、トレンチ１８の内
部にフィールド酸化膜２２が形成される。
を埋めるように化学気相成長法（ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）により酸化
膜を形成した後、窒化膜パターン１６の上部表面が露出
されるときまでＣＶＤ−酸化膜を化学機械的研磨（ＣＭ
Ｐ）法によって除去する。その結果、トレンチ１８の内
部にフィールド酸化膜２２が形成される。
【００１５】続いて、燐酸ストリップ工程により窒化膜
パターン１６を除去した後、第１ポリシリコン層パター
ン１４及びフィールド酸化膜２２の上部にフローティン
グゲートに使用される第２ポリシリコン層を蒸着する。
第２ポリシリコン層は第１ポリシリコン層パターン１４
と電気的に接触し、後続工程で形成される層間誘電膜の
面積を増加させる役割をする。
パターン１６を除去した後、第１ポリシリコン層パター
ン１４及びフィールド酸化膜２２の上部にフローティン
グゲートに使用される第２ポリシリコン層を蒸着する。
第２ポリシリコン層は第１ポリシリコン層パターン１４
と電気的に接触し、後続工程で形成される層間誘電膜の
面積を増加させる役割をする。
【００１６】続いて、フォトリソグラフィによってフィ
ールド酸化膜２２上の第２ポリシリコン層を部分的に除
去して第２ポリシリコン層パターン２４を形成した後、
形成物の全面にＯＮＯ（酸化膜／窒化膜／酸化膜）層間
誘電膜２６及びコントロールゲート２８を順次形成す
る。コントロールゲート２８は通常ドーピングされたポ
リシリコン層とタングステンシリサイド層が積層された
ポリサイド構造で形成する。
ールド酸化膜２２上の第２ポリシリコン層を部分的に除
去して第２ポリシリコン層パターン２４を形成した後、
形成物の全面にＯＮＯ（酸化膜／窒化膜／酸化膜）層間
誘電膜２６及びコントロールゲート２８を順次形成す
る。コントロールゲート２８は通常ドーピングされたポ
リシリコン層とタングステンシリサイド層が積層された
ポリサイド構造で形成する。
【００１７】図５を参照すれば、フォトリソグラフィに
よってコントロールゲート２８をパターニングした後、
続けて露出された層間誘電膜２６、第２ポリシリコン層
パターン２４及び第１ポリシリコン層パターン１４をド
ライエッチングする。その結果、メモリセル領域には第
１ポリシリコン層パターン１４と第２ポリシリコン層パ
ターン２４とから成るフローティングゲート２５及びコ
ントロールゲート２８を具備したスタック形ゲート構造
が形成される。
よってコントロールゲート２８をパターニングした後、
続けて露出された層間誘電膜２６、第２ポリシリコン層
パターン２４及び第１ポリシリコン層パターン１４をド
ライエッチングする。その結果、メモリセル領域には第
１ポリシリコン層パターン１４と第２ポリシリコン層パ
ターン２４とから成るフローティングゲート２５及びコ
ントロールゲート２８を具備したスタック形ゲート構造
が形成される。
【００１８】この時、図６のように、第１ポリシリコン
層パターン１４の側壁下部がポジスロープを有している
ので、ドライエッチング工程の異方性エッチング特性
（即ち、垂直方向にのみエッチングが進行される特性）
によって第１ポリシリコン層パターン１４のフィールド
酸化膜２２にマスキングされた部位がエッチングされず
に残ることになる。従って、フィールド酸化膜２２と活
性領域間の表面境界に沿って線状のポリシリコン残留物
（Ｒｅｓｉｄｕｅ）１４ａが形成される。このポリシリ
コン残留物（Ｒｅｓｉｄｕｅ）１４ａは隣接するフロー
ティングゲート間にブリッジ（ｂｒｉｄｇｅ）を形成し
て素子の電気的不良を誘発することになる。
層パターン１４の側壁下部がポジスロープを有している
ので、ドライエッチング工程の異方性エッチング特性
（即ち、垂直方向にのみエッチングが進行される特性）
によって第１ポリシリコン層パターン１４のフィールド
酸化膜２２にマスキングされた部位がエッチングされず
に残ることになる。従って、フィールド酸化膜２２と活
性領域間の表面境界に沿って線状のポリシリコン残留物
（Ｒｅｓｉｄｕｅ）１４ａが形成される。このポリシリ
コン残留物（Ｒｅｓｉｄｕｅ）１４ａは隣接するフロー
ティングゲート間にブリッジ（ｂｒｉｄｇｅ）を形成し
て素子の電気的不良を誘発することになる。
【００１９】
【発明が解決しようとする課題】本発明の第１目的は、
素子の電気的な不良を防止することができるセルフアラ
イン−シャロートレンチ素子分離法を提供するものであ
る。
素子の電気的な不良を防止することができるセルフアラ
イン−シャロートレンチ素子分離法を提供するものであ
る。
【００２０】本発明の第２目的は、フローティングゲー
ト側壁のポジスロープを改善することができる不揮発性
メモリ装置の製造方法を提供するものである。
ト側壁のポジスロープを改善することができる不揮発性
メモリ装置の製造方法を提供するものである。
【００２１】
【課題を解決するための手段】前記した本発明の第１目
的を達成するための本発明は、半導体基板上に酸化膜を
形成する段階と、酸化膜上に第１シリコン層を形成する
段階と、第１シリコン層上に窒化膜を形成する段階と、
一つのマスクを使用して窒化膜、第１シリコン層及び酸
化膜をエッチングして酸化膜パターン、第１シリコン層
パターン及び窒化膜パターンを形成する段階と、マスク
を使用して第１シリコン層パターンに隣接する基板の上
部をエッチングしてトレンチを形成する段階と、第１シ
リコン層パターン及び基板を選択的にエッチングして、
酸化膜パターンを第１シリコン層パターンと基板に比べ
て突出させる段階と、トレンチの内面を酸化させて、ト
レンチの内面上にトレンチ熱酸化膜を形成する段階と、
及びトレンチを埋立てるフィールド酸化膜を形成する段
階を具備することを特徴とするセルフアライン−シャロ
ートレンチ素子分離法を提供する。
的を達成するための本発明は、半導体基板上に酸化膜を
形成する段階と、酸化膜上に第１シリコン層を形成する
段階と、第１シリコン層上に窒化膜を形成する段階と、
一つのマスクを使用して窒化膜、第１シリコン層及び酸
化膜をエッチングして酸化膜パターン、第１シリコン層
パターン及び窒化膜パターンを形成する段階と、マスク
を使用して第１シリコン層パターンに隣接する基板の上
部をエッチングしてトレンチを形成する段階と、第１シ
リコン層パターン及び基板を選択的にエッチングして、
酸化膜パターンを第１シリコン層パターンと基板に比べ
て突出させる段階と、トレンチの内面を酸化させて、ト
レンチの内面上にトレンチ熱酸化膜を形成する段階と、
及びトレンチを埋立てるフィールド酸化膜を形成する段
階を具備することを特徴とするセルフアライン−シャロ
ートレンチ素子分離法を提供する。
【００２２】前記した本発明の第２目的を達成するため
の本発明は、半導体基板上にゲート酸化膜用酸化膜を形
成する段階と、酸化膜上にフローティングゲート用第１
シリコン層を形成する段階と、第１シリコン層上に窒化
膜を形成する段階と、一つのマスクを使用して窒化膜、
第１シリコン層及び酸化膜をエッチングして、酸化膜パ
ターン、第１シリコン層パターン及び窒化膜パターンを
形成する段階と、マスクを使用して第１シリコン層パタ
ーンに隣接する基板の上部をエッチングして、第１シリ
コン層パターンと整列されるトレンチを形成することに
より、基板に活性領域を形成する段階と、第１シリコン
層パターン及び基板を選択的にエッチングして、酸化膜
パターンを第１シリコン層パターン及び基板に比べて突
出させる段階と、トレンチの内面を酸化させて、トレン
チの内面上にトレンチ熱酸化膜を形成する段階と、トレ
ンチを埋立てるフィールド酸化膜を形成する段階と、お
よび、第１シリコン層パターン上に層間誘電膜及びコン
トロールゲートを順次形成する段階を具備することを特
徴とする不揮発性メモリ装置の製造方法を提供する。
の本発明は、半導体基板上にゲート酸化膜用酸化膜を形
成する段階と、酸化膜上にフローティングゲート用第１
シリコン層を形成する段階と、第１シリコン層上に窒化
膜を形成する段階と、一つのマスクを使用して窒化膜、
第１シリコン層及び酸化膜をエッチングして、酸化膜パ
ターン、第１シリコン層パターン及び窒化膜パターンを
形成する段階と、マスクを使用して第１シリコン層パタ
ーンに隣接する基板の上部をエッチングして、第１シリ
コン層パターンと整列されるトレンチを形成することに
より、基板に活性領域を形成する段階と、第１シリコン
層パターン及び基板を選択的にエッチングして、酸化膜
パターンを第１シリコン層パターン及び基板に比べて突
出させる段階と、トレンチの内面を酸化させて、トレン
チの内面上にトレンチ熱酸化膜を形成する段階と、トレ
ンチを埋立てるフィールド酸化膜を形成する段階と、お
よび、第１シリコン層パターン上に層間誘電膜及びコン
トロールゲートを順次形成する段階を具備することを特
徴とする不揮発性メモリ装置の製造方法を提供する。
【００２３】かつ、前記した本発明の第２目的は、半導
体基板上にゲート酸化膜用酸化膜を形成する段階と、酸
化膜上にフローティングゲート用第１シリコン層を形成
する段階と、第１シリコン層上に窒化膜を形成する段階
と、一つのマスクを使用して窒化膜、第１シリコン層及
び酸化膜をエッチングして酸化膜パターン、第１シリコ
ン層パターン及び窒化膜パターンを形成する段階と、マ
スクを使用して第１シリコン層パターンに隣接する基板
の上部をエッチングして、第１シリコン層パターンと整
列されるトレンチを形成することにより、基板に活性領
域を形成する段階と、酸化膜パターンを選択的にエッチ
ングして、第１シリコン層パターン及び基板を酸化膜パ
ターンに比べて突出させる段階と、第１シリコン層パタ
ーンの基底エッジ及び基板の上部エッジをラウンディン
グさせる段階と、トレンチの内面を酸化させて、トレン
チの内面上にトレンチ熱酸化膜を形成する段階と、トレ
ンチを埋立するフィールド酸化膜を形成する段階と、及
び第１シリコン層パターン上に層間誘電膜及びコントロ
ールゲートを順次形成する段階を具備することを特徴と
する不揮発性メモリ装置の製造方法によって達成される
こともできる。
体基板上にゲート酸化膜用酸化膜を形成する段階と、酸
化膜上にフローティングゲート用第１シリコン層を形成
する段階と、第１シリコン層上に窒化膜を形成する段階
と、一つのマスクを使用して窒化膜、第１シリコン層及
び酸化膜をエッチングして酸化膜パターン、第１シリコ
ン層パターン及び窒化膜パターンを形成する段階と、マ
スクを使用して第１シリコン層パターンに隣接する基板
の上部をエッチングして、第１シリコン層パターンと整
列されるトレンチを形成することにより、基板に活性領
域を形成する段階と、酸化膜パターンを選択的にエッチ
ングして、第１シリコン層パターン及び基板を酸化膜パ
ターンに比べて突出させる段階と、第１シリコン層パタ
ーンの基底エッジ及び基板の上部エッジをラウンディン
グさせる段階と、トレンチの内面を酸化させて、トレン
チの内面上にトレンチ熱酸化膜を形成する段階と、トレ
ンチを埋立するフィールド酸化膜を形成する段階と、及
び第１シリコン層パターン上に層間誘電膜及びコントロ
ールゲートを順次形成する段階を具備することを特徴と
する不揮発性メモリ装置の製造方法によって達成される
こともできる。
【００２４】かつ、前記した本発明の第２目的は、半導
体基板上にゲート酸化膜用酸化膜を形成する段階と、酸
化膜上にフローティングゲート用Ｇｅ−ドープシリコン
層を形成する段階と、Ｇｅ−ドープシリコン層上に第１
シリコン層を形成する段階と、第１シリコン層上に窒化
膜を形成する段階と、一つのマスクを使用して窒化膜、
第１シリコン層、Ｇｅ−ドープシリコン層及び酸化膜を
エッチングして酸化膜パターン、第１シリコン層パター
ン、Ｇｅ−ドープシリコン層パターン及び窒化膜パター
ンを形成すると同時に、Ｇｅ−ドープシリコン層パター
ンにアンダーカットを形成する段階と、マスクを使用し
て第１シリコン層パターンに隣接する基板の上部をエッ
チングして、第１シリコン層パターンと整列されるトレ
ンチを形成することにより、基板に活性領域を形成する
段階と、トレンチの内面を酸化させて、トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及びトレンチ
を埋立てるフィールド酸化膜を形成する段階と、及び第
１シリコン層パターン上に層間誘電膜及びコントロール
ゲートを順次形成する段階を具備することを特徴とする
不揮発性メモリ装置の製造方法によって達成されること
もできる。
体基板上にゲート酸化膜用酸化膜を形成する段階と、酸
化膜上にフローティングゲート用Ｇｅ−ドープシリコン
層を形成する段階と、Ｇｅ−ドープシリコン層上に第１
シリコン層を形成する段階と、第１シリコン層上に窒化
膜を形成する段階と、一つのマスクを使用して窒化膜、
第１シリコン層、Ｇｅ−ドープシリコン層及び酸化膜を
エッチングして酸化膜パターン、第１シリコン層パター
ン、Ｇｅ−ドープシリコン層パターン及び窒化膜パター
ンを形成すると同時に、Ｇｅ−ドープシリコン層パター
ンにアンダーカットを形成する段階と、マスクを使用し
て第１シリコン層パターンに隣接する基板の上部をエッ
チングして、第１シリコン層パターンと整列されるトレ
ンチを形成することにより、基板に活性領域を形成する
段階と、トレンチの内面を酸化させて、トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及びトレンチ
を埋立てるフィールド酸化膜を形成する段階と、及び第
１シリコン層パターン上に層間誘電膜及びコントロール
ゲートを順次形成する段階を具備することを特徴とする
不揮発性メモリ装置の製造方法によって達成されること
もできる。
【００２５】本発明の第１実施例によると、トレンチに
自己整合される第１シリコン層パターン及び基板を選択
的にエッチングして、酸化膜パターンを突出させた後、
トレンチの内面酸化を進行させる。従って、第１シリコ
ン層パターンと酸化膜パターン間の界面エッジで突出さ
れている酸化膜パターンの表面に沿って水平方向へ酸化
による体積膨張が進行されるので、第１ポリシリコン層
パターンの側壁がポジスロープを有することを防止する
ことができる。
自己整合される第１シリコン層パターン及び基板を選択
的にエッチングして、酸化膜パターンを突出させた後、
トレンチの内面酸化を進行させる。従って、第１シリコ
ン層パターンと酸化膜パターン間の界面エッジで突出さ
れている酸化膜パターンの表面に沿って水平方向へ酸化
による体積膨張が進行されるので、第１ポリシリコン層
パターンの側壁がポジスロープを有することを防止する
ことができる。
【００２６】本発明の望ましい第２実施例によると、酸
化膜パターンを選択的にエッチングしてトレンチに自己
整合される第１シリコン層パターン及び基板を突出させ
た後、第１シリコン層パターン及び基板を選択的にエッ
チングする。そうすると、酸化膜パターンより突出され
ている第１シリコン層パターンの基底エッジ及び基板の
上部エッジがラウンディングされる。この状態でトレン
チの内面酸化が進行すると、第１シリコン層パターンの
側壁がネガスロープを有することになる。従って、後続
のゲートエッチングをするときに、第１シリコン層パタ
ーンの露出された部位が完全に除去されるので、フィー
ルド酸化膜と活性領域間の表面境界にシリコン残留物が
形成されない。
化膜パターンを選択的にエッチングしてトレンチに自己
整合される第１シリコン層パターン及び基板を突出させ
た後、第１シリコン層パターン及び基板を選択的にエッ
チングする。そうすると、酸化膜パターンより突出され
ている第１シリコン層パターンの基底エッジ及び基板の
上部エッジがラウンディングされる。この状態でトレン
チの内面酸化が進行すると、第１シリコン層パターンの
側壁がネガスロープを有することになる。従って、後続
のゲートエッチングをするときに、第１シリコン層パタ
ーンの露出された部位が完全に除去されるので、フィー
ルド酸化膜と活性領域間の表面境界にシリコン残留物が
形成されない。
【００２７】本発明の望ましい第３実施例によると、通
常のシリコン層に比べて高いドライエッチング速度及び
ウェットエッチング速度を有するＧｅ−ドープシリコン
層を酸化膜と第１シリコン層との間に挿入することによ
り、第１シリコン層パターンとＧｅ−ドープシリコン層
パターンから成ったシリコン積層物の側壁がネガスロー
プを有するようにする。従って、別途のエッチング工程
なしに酸化膜パターンを突出させることができるので、
トレンチの内面酸化を進行した後も、シリコン積層物の
側壁がネガスロープを維持することができる。
常のシリコン層に比べて高いドライエッチング速度及び
ウェットエッチング速度を有するＧｅ−ドープシリコン
層を酸化膜と第１シリコン層との間に挿入することによ
り、第１シリコン層パターンとＧｅ−ドープシリコン層
パターンから成ったシリコン積層物の側壁がネガスロー
プを有するようにする。従って、別途のエッチング工程
なしに酸化膜パターンを突出させることができるので、
トレンチの内面酸化を進行した後も、シリコン積層物の
側壁がネガスロープを維持することができる。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の望
ましい実施例をより詳細に説明する。
ましい実施例をより詳細に説明する。
【００２９】図７乃至図１５は本発明の第１実施例によ
るセルフアライン−シャロートレンチ素子分離法を適用
した不揮発性メモリ装置の製造方法を説明するための斜
視図である。
るセルフアライン−シャロートレンチ素子分離法を適用
した不揮発性メモリ装置の製造方法を説明するための斜
視図である。
【００３０】図７を参照すれば、半導体基板１００上に
酸化膜又は酸窒化（ｏｘｙｎｉｔｒｉｄｅ）膜を約１０
０Å以下の厚さで成長させてセルトランジスターのゲー
ト酸化膜（又はトンネル酸化膜）に使用される酸化膜１
０１を形成する。半導体基板１００はシリコンのような
物質で形成される。続いて、酸化膜１０１上にフローテ
ィングゲートに使用される第１シリコン層１０３を低圧
化学気相成長（ＬＰＣＶＤ）法によって約３００〜１０
００Åの厚さで形成し、通常のドーピング方法、例えば
ＰＯＣｌ3拡散、イオン注入、又はイン−シトゥー（ｉ
ｎ−ｓｉｔｕ）ドーピングによって第１シリコン層１０
３を高濃度のＮ型不純物でドーピングする。望ましく
は、第１シリコン層１０３をポリシリコン又は非晶質シ
リコンで形成する。
酸化膜又は酸窒化（ｏｘｙｎｉｔｒｉｄｅ）膜を約１０
０Å以下の厚さで成長させてセルトランジスターのゲー
ト酸化膜（又はトンネル酸化膜）に使用される酸化膜１
０１を形成する。半導体基板１００はシリコンのような
物質で形成される。続いて、酸化膜１０１上にフローテ
ィングゲートに使用される第１シリコン層１０３を低圧
化学気相成長（ＬＰＣＶＤ）法によって約３００〜１０
００Åの厚さで形成し、通常のドーピング方法、例えば
ＰＯＣｌ3拡散、イオン注入、又はイン−シトゥー（ｉ
ｎ−ｓｉｔｕ）ドーピングによって第１シリコン層１０
３を高濃度のＮ型不純物でドーピングする。望ましく
は、第１シリコン層１０３をポリシリコン又は非晶質シ
リコンで形成する。
【００３１】第１シリコン層１０３上に低圧化学気相成
長（ＬＰＣＶＤ）法により窒化膜１０５を約１５００〜
２０００Åの厚さで蒸着する。窒化膜１０５は後続する
化学機械的研磨（ＣＭＰ）工程の際に研磨終了層（ｓｔ
ｏｐｐｉｎｇ ｌａｙｅｒ）として機能する。
長（ＬＰＣＶＤ）法により窒化膜１０５を約１５００〜
２０００Åの厚さで蒸着する。窒化膜１０５は後続する
化学機械的研磨（ＣＭＰ）工程の際に研磨終了層（ｓｔ
ｏｐｐｉｎｇ ｌａｙｅｒ）として機能する。
【００３２】図８を参照すれば、フローティングゲート
を形成するためのマスクを利用したフォトリソグラフィ
によって窒化膜１０５、第１シリコン層１０３及び酸化
膜１０１をドライエッチングして酸化膜パターン１０
２、第１リシリコン層パターン１０４及び窒化膜パター
ン１０６を形成する。続けて、マスクを利用して第１リ
シリコン層パターン１０４に隣接する半導体基板１００
の上部を約２０００〜５０００Å程度の深さでエッチン
グして、トレンチ１０８を形成する。結果的に、第１リ
シリコン層パターン１０４はトレンチ１０８によって分
離される。トレンチ１０８の形成工程によると、一つの
マスクを使用して活性領域とフローティングゲートを同
時に形成するので、活性領域とフローティングゲート間
に自己整合が得られる。
を形成するためのマスクを利用したフォトリソグラフィ
によって窒化膜１０５、第１シリコン層１０３及び酸化
膜１０１をドライエッチングして酸化膜パターン１０
２、第１リシリコン層パターン１０４及び窒化膜パター
ン１０６を形成する。続けて、マスクを利用して第１リ
シリコン層パターン１０４に隣接する半導体基板１００
の上部を約２０００〜５０００Å程度の深さでエッチン
グして、トレンチ１０８を形成する。結果的に、第１リ
シリコン層パターン１０４はトレンチ１０８によって分
離される。トレンチ１０８の形成工程によると、一つの
マスクを使用して活性領域とフローティングゲートを同
時に形成するので、活性領域とフローティングゲート間
に自己整合が得られる。
【００３３】図９を参照すれば、酸化膜に対して高い選
択比を有する薬品を利用して、第１リシリコン層パター
ン１０４と基板１００を選択的に等方性エッチングする
ことにより、酸化膜パターン１０２を第１リシリコン層
パターン１０４と基板１００に比べて突出させる。望ま
しくは、第１リシリコン層パターン１０４及び基板１０
０を選択的にエッチングする量は、後続工程で形成され
るトレンチ熱酸化膜厚さの５０％以上、さらに望ましく
は約６０％にする。本実施例では、第１リシリコン層パ
ターン１０４及び基板１００の選択的エッチング量を３
０Å以上にした。
択比を有する薬品を利用して、第１リシリコン層パター
ン１０４と基板１００を選択的に等方性エッチングする
ことにより、酸化膜パターン１０２を第１リシリコン層
パターン１０４と基板１００に比べて突出させる。望ま
しくは、第１リシリコン層パターン１０４及び基板１０
０を選択的にエッチングする量は、後続工程で形成され
るトレンチ熱酸化膜厚さの５０％以上、さらに望ましく
は約６０％にする。本実施例では、第１リシリコン層パ
ターン１０４及び基板１００の選択的エッチング量を３
０Å以上にした。
【００３４】第１リシリコン層パターン１０４及び基板
１００の選択的エッチングは、望ましくは、ウェットエ
ッチング法により実施する。勿論、等方性エッチング特
性を有するドライエッチング法を使用することもでき、
ウェットエッチングとドライエッチングを混用して等方
性エッチング工程を進行させることもできる。
１００の選択的エッチングは、望ましくは、ウェットエ
ッチング法により実施する。勿論、等方性エッチング特
性を有するドライエッチング法を使用することもでき、
ウェットエッチングとドライエッチングを混用して等方
性エッチング工程を進行させることもできる。
【００３５】図１０を参照すれば、トレンチエッチング
工程の間に高エネルギーのイオン衝撃により惹起された
シリコン損傷を除去し、漏洩電流の発生を防止するため
に、トレンチ１０８の内面を酸化性雰囲気で処理する。
そうすると、トレンチ１０８の内面、即ち、基底面と側
壁上に約２０〜５００Åの厚さでトレンチ熱酸化膜１１
０が形成される。望ましくは、トレンチ熱酸化膜１１０
は、酸化膜を形成するときのストレスを最小化するため
に、７００℃以上の温度でウェット酸化法により形成す
る。酸化膜の形成反応は次式のとおりである。 Ｓｉ＋Ｏ2、Ｈ2Ｏ → ＳｉＯ2
工程の間に高エネルギーのイオン衝撃により惹起された
シリコン損傷を除去し、漏洩電流の発生を防止するため
に、トレンチ１０８の内面を酸化性雰囲気で処理する。
そうすると、トレンチ１０８の内面、即ち、基底面と側
壁上に約２０〜５００Åの厚さでトレンチ熱酸化膜１１
０が形成される。望ましくは、トレンチ熱酸化膜１１０
は、酸化膜を形成するときのストレスを最小化するため
に、７００℃以上の温度でウェット酸化法により形成す
る。酸化膜の形成反応は次式のとおりである。 Ｓｉ＋Ｏ2、Ｈ2Ｏ → ＳｉＯ2
【００３６】前記式から分かるように、シリコン（Ｓ
ｉ）ソースを有する層に酸化剤が拡散されて酸化が進行
するので、第１リシリコン層パターン１０４の表面、シ
リコン基板１００の表面、第１リシリコン層パターン１
０４と酸化膜パターン１０２間の界面、及び酸化膜パタ
ーン１０２とシリコン基板１００間の界面で酸化反応が
起こる。
ｉ）ソースを有する層に酸化剤が拡散されて酸化が進行
するので、第１リシリコン層パターン１０４の表面、シ
リコン基板１００の表面、第１リシリコン層パターン１
０４と酸化膜パターン１０２間の界面、及び酸化膜パタ
ーン１０２とシリコン基板１００間の界面で酸化反応が
起こる。
【００３７】上述した従来方法によると、第１リシリコ
ン層パターンと酸化膜パターンが同一の境界面を有して
おり、第１リシリコン層パターンと酸化膜パターン間の
界面エッジでは、シリコンソースを有する第１リシリコ
ン層パターンの側壁に沿った垂直方向の酸化による体積
膨張が進行しなければならないので、第１リシリコン層
パターンの基底エッジが外部で屈曲され（即ち、リフテ
ィングされ）その側壁下部がポジスロープを有すること
になる（図６参照）。これに反して、本発明では、酸化
膜パターン１０２が第１リシリコン層パターン１０４及
び基板１００に比べて突出されているので、第１リシリ
コン層パターン１０４と酸化膜パターン１０２間の界面
エッジでは、突出している酸化膜パターン１０２の水平
に沿って酸化による体積膨張が進行する。従って、第１
リシリコン層パターン１０４の基底エッジが外部で屈曲
されてその側壁がポジスロープを有することを防止する
ことができる。
ン層パターンと酸化膜パターンが同一の境界面を有して
おり、第１リシリコン層パターンと酸化膜パターン間の
界面エッジでは、シリコンソースを有する第１リシリコ
ン層パターンの側壁に沿った垂直方向の酸化による体積
膨張が進行しなければならないので、第１リシリコン層
パターンの基底エッジが外部で屈曲され（即ち、リフテ
ィングされ）その側壁下部がポジスロープを有すること
になる（図６参照）。これに反して、本発明では、酸化
膜パターン１０２が第１リシリコン層パターン１０４及
び基板１００に比べて突出されているので、第１リシリ
コン層パターン１０４と酸化膜パターン１０２間の界面
エッジでは、突出している酸化膜パターン１０２の水平
に沿って酸化による体積膨張が進行する。従って、第１
リシリコン層パターン１０４の基底エッジが外部で屈曲
されてその側壁がポジスロープを有することを防止する
ことができる。
【００３８】図１１を参照すれば、トレンチ１０８を埋
めるようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜１１２を化学気相成長法により約５
０００Åの厚さで蒸着する。望ましくは、ＳｉＨ4、Ｏ2
及びＡｒガスをプラズマソースとして利用して高密度プ
ラズマを発生させることにより、ＨＤＰ酸化膜を形成す
る。
めるようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜１１２を化学気相成長法により約５
０００Åの厚さで蒸着する。望ましくは、ＳｉＨ4、Ｏ2
及びＡｒガスをプラズマソースとして利用して高密度プ
ラズマを発生させることにより、ＨＤＰ酸化膜を形成す
る。
【００３９】図１２を参照すれば、窒化膜パターン１０
６の上部表面が露出されるときまで、ＣＶＤ−酸化膜１
１２をエッチバック又は化学機械的研磨（ＣＭＰ）によ
り平坦化する。従って、窒化膜パターン１０６上のＣＶ
Ｄ−酸化膜１１２が除去されて、トレンチ１０８の内部
にフィールド酸化膜１２４が形成される。
６の上部表面が露出されるときまで、ＣＶＤ−酸化膜１
１２をエッチバック又は化学機械的研磨（ＣＭＰ）によ
り平坦化する。従って、窒化膜パターン１０６上のＣＶ
Ｄ−酸化膜１１２が除去されて、トレンチ１０８の内部
にフィールド酸化膜１２４が形成される。
【００４０】図１３を参照すれば、燐酸ストリップ工程
により窒化膜パターン１０６を除去して、第１リシリコ
ン層パターン１０４を露出させる。続いて、フッ酸を含
有したエッチング液により基板をさらに約３０秒程度洗
浄するプレ−洗浄工程（ｐｒｅ−ｃｌｅａｎｉｎｇ）を
実施する。窒化膜パターン１０６のストリップ工程及び
プレ−洗浄工程によりフィールド酸化膜１２４が約２５
０Å以上消耗される。
により窒化膜パターン１０６を除去して、第１リシリコ
ン層パターン１０４を露出させる。続いて、フッ酸を含
有したエッチング液により基板をさらに約３０秒程度洗
浄するプレ−洗浄工程（ｐｒｅ−ｃｌｅａｎｉｎｇ）を
実施する。窒化膜パターン１０６のストリップ工程及び
プレ−洗浄工程によりフィールド酸化膜１２４が約２５
０Å以上消耗される。
【００４１】図１４を参照すれば、第１リシリコン層パ
ターン１０４及びフィールド酸化膜１２４上にポリシリ
コンや非晶質シリコンのような第２シリコン層を低圧化
学気相成長（ＬＰＣＶＤ）法により約３０００Å以上の
厚さで蒸着して、第１リシリコン層パターン１０４に電
気的に接触されるように形成する。続いて、通常のドー
ピング方法、例えばＰＯＣｌ3拡散、イオン注入、又は
イン−シトゥードーピングによって第２シリコン層を高
濃度のＮ型不純物でドーピングさせる。このように、蒸
着された第２シリコン層は、第１リシリコン層パターン
１０４と電気的に接触される。第２シリコン層は、後続
工程で形成される層間誘電膜の面積を増加させるために
形成することで、可能限り厚くなるよう形成することが
望ましい。
ターン１０４及びフィールド酸化膜１２４上にポリシリ
コンや非晶質シリコンのような第２シリコン層を低圧化
学気相成長（ＬＰＣＶＤ）法により約３０００Å以上の
厚さで蒸着して、第１リシリコン層パターン１０４に電
気的に接触されるように形成する。続いて、通常のドー
ピング方法、例えばＰＯＣｌ3拡散、イオン注入、又は
イン−シトゥードーピングによって第２シリコン層を高
濃度のＮ型不純物でドーピングさせる。このように、蒸
着された第２シリコン層は、第１リシリコン層パターン
１０４と電気的に接触される。第２シリコン層は、後続
工程で形成される層間誘電膜の面積を増加させるために
形成することで、可能限り厚くなるよう形成することが
望ましい。
【００４２】続いて、通常的なフォトリソグラフィによ
りフィールド酸化膜１２４上の第２シリコン層を部分的
に除去して、第２シリコン層パターン１２６を形成す
る。そうすると、隣接するセルのフローティングゲート
が互いに分離される。
りフィールド酸化膜１２４上の第２シリコン層を部分的
に除去して、第２シリコン層パターン１２６を形成す
る。そうすると、隣接するセルのフローティングゲート
が互いに分離される。
【００４３】続いて、形成物の全面にＯＮＯ層間誘電膜
１２８を形成する。例えば、第２シリコン層パターン１
２６を酸化させて約１００Å厚さの第１酸化膜を成長さ
せた後、その上に約１３０Å厚さの窒化膜を蒸着し、こ
の窒化膜を酸化させて約４０Å厚さの第２酸化膜を成長
させることにより、等価酸化膜厚さが約１００〜２００
Åである層間誘電膜１２８を形成する。
１２８を形成する。例えば、第２シリコン層パターン１
２６を酸化させて約１００Å厚さの第１酸化膜を成長さ
せた後、その上に約１３０Å厚さの窒化膜を蒸着し、こ
の窒化膜を酸化させて約４０Å厚さの第２酸化膜を成長
させることにより、等価酸化膜厚さが約１００〜２００
Åである層間誘電膜１２８を形成する。
【００４４】続いて、層間誘電膜１２８上にＮ+型にド
ーピングされたポリシリコン層とタングステンシリサイ
ド（ＷＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）、タ
ンタルシリサイド（ＴａＳｉｘ）のようなメタルシリサ
イド層が積層されたコントロールゲート１３０を形成す
る。望ましくは、コントロールゲート１３０のポリシリ
コン層は約１０００Å厚さで形成し、メタルシリサイド
層は約１０００〜１５００Å厚さで形成する。
ーピングされたポリシリコン層とタングステンシリサイ
ド（ＷＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）、タ
ンタルシリサイド（ＴａＳｉｘ）のようなメタルシリサ
イド層が積層されたコントロールゲート１３０を形成す
る。望ましくは、コントロールゲート１３０のポリシリ
コン層は約１０００Å厚さで形成し、メタルシリサイド
層は約１０００〜１５００Å厚さで形成する。
【００４５】図１５を参照すれば、フォトリソグラフィ
によりコントロールゲート１３０をパターニングした
後、露出された層間誘電膜１２８、第２シリコン層パタ
ーン１２６及び第１リシリコン層パターン１０４を順次
ドライエッチングする。その結果、メモリセル領域には
第１リシリコン層パターン１０４と第２シリコン層パタ
ーン１２６から成ったフローティングゲート１２５及び
コントロールゲート１３０を具備したスタック形ゲート
が形成される。
によりコントロールゲート１３０をパターニングした
後、露出された層間誘電膜１２８、第２シリコン層パタ
ーン１２６及び第１リシリコン層パターン１０４を順次
ドライエッチングする。その結果、メモリセル領域には
第１リシリコン層パターン１０４と第２シリコン層パタ
ーン１２６から成ったフローティングゲート１２５及び
コントロールゲート１３０を具備したスタック形ゲート
が形成される。
【００４６】上述したドライエッチング工程の際、第１
リシリコン層パターン１０４の側壁がポジスロープを有
していないので、第１リシリコン層パターン１０４の露
出された部位が完全に除去されてフィールド酸化膜１２
４と活性領域との間の表面境界にシリコン残留物が形成
されない。
リシリコン層パターン１０４の側壁がポジスロープを有
していないので、第１リシリコン層パターン１０４の露
出された部位が完全に除去されてフィールド酸化膜１２
４と活性領域との間の表面境界にシリコン残留物が形成
されない。
【００４７】上述したように本発明の第１実施例による
と、トレンチ１０８に自己整列される第１リシリコン層
パターン１０４と基板１００を選択的にエッチングし
て、酸化膜パターン１０２を突出させた後、トレンチ１
０８の内面酸化を進行させる。従って、酸化による体積
膨張が突出している酸化膜パターン１０２の表面に沿っ
て水平方向に進行するので、第１リシリコン層パターン
１０４の側壁がポジスロープを有することを防止するこ
とができる。
と、トレンチ１０８に自己整列される第１リシリコン層
パターン１０４と基板１００を選択的にエッチングし
て、酸化膜パターン１０２を突出させた後、トレンチ１
０８の内面酸化を進行させる。従って、酸化による体積
膨張が突出している酸化膜パターン１０２の表面に沿っ
て水平方向に進行するので、第１リシリコン層パターン
１０４の側壁がポジスロープを有することを防止するこ
とができる。
【００４８】図１６乃至図２０は本発明の第２実施例に
よるセルフアライン−シャロートレンチ素子分離法を適
用した不揮発性メモリ装置の製造方法を説明するための
斜視図である。
よるセルフアライン−シャロートレンチ素子分離法を適
用した不揮発性メモリ装置の製造方法を説明するための
斜視図である。
【００４９】図１６を参照すれば、上述した本発明の第
１実施例と同一な方法により半導体基板２００上にセル
トランジスターのゲート酸化膜に使用される酸化膜、フ
ローティングゲートに使用される第１リシリコン層及び
研磨終了層に使用される窒化膜を順次蒸着する。
１実施例と同一な方法により半導体基板２００上にセル
トランジスターのゲート酸化膜に使用される酸化膜、フ
ローティングゲートに使用される第１リシリコン層及び
研磨終了層に使用される窒化膜を順次蒸着する。
【００５０】続いて、フローティングゲートを形成する
ためのマスクを利用したフォトリソグラフィによって窒
化膜、第１シリコン層及び酸化膜をドライエッチングし
て酸化膜パターン２０２、第１リシリコン層パターン２
０４及び窒化膜パターン２０６を形成する。続けて、マ
スクを利用して第１リシリコン層パターン２０４に隣接
する半導体基板２００の上部を約２０００〜５０００Å
程度の深さでエッチングして、トレンチ２０８を形成す
る。結果的に、第１リシリコン層パターン２０４はトレ
ンチ２０８によって形成された活性領域に自己整合され
て形成される。
ためのマスクを利用したフォトリソグラフィによって窒
化膜、第１シリコン層及び酸化膜をドライエッチングし
て酸化膜パターン２０２、第１リシリコン層パターン２
０４及び窒化膜パターン２０６を形成する。続けて、マ
スクを利用して第１リシリコン層パターン２０４に隣接
する半導体基板２００の上部を約２０００〜５０００Å
程度の深さでエッチングして、トレンチ２０８を形成す
る。結果的に、第１リシリコン層パターン２０４はトレ
ンチ２０８によって形成された活性領域に自己整合され
て形成される。
【００５１】続いて、シリコンに対して高い選択比を有
する薬品を利用して、酸化膜パターン２０２を例えば、
ウェットエッチング法により等方性エッチングすること
として、第１リシリコン層パターン２０４と基板２００
を酸化膜パターン２０２に比べて突出させる。望ましく
は、酸化膜パターン２０２を選択的にエッチングする量
は、１００Å以上にする。
する薬品を利用して、酸化膜パターン２０２を例えば、
ウェットエッチング法により等方性エッチングすること
として、第１リシリコン層パターン２０４と基板２００
を酸化膜パターン２０２に比べて突出させる。望ましく
は、酸化膜パターン２０２を選択的にエッチングする量
は、１００Å以上にする。
【００５２】図１７を参照すれば、酸化膜に対して高い
選択比を有する薬品を利用して、第１リシリコン層パタ
ーン２０４と基板２００を選択的に等方性エッチングす
る。この時、第１リシリコン層パターン２０４と基板２
００が酸化膜パターン２０２に比べて突出しているの
で、露出された第１リシリコン層パターン２０４の基底
エッジ及び基板２００の上部エッジで３次元的にエッチ
ングが進行する。その結果、第１リシリコン層パターン
２０４の基底エッジがラウンディングされながら、その
側壁がネガスロープを有することになる（Ｂ参照）。こ
こで、任意のパターンの上部面が下部面より長いとき、
その側壁がネガスロープを有すると形成する。
選択比を有する薬品を利用して、第１リシリコン層パタ
ーン２０４と基板２００を選択的に等方性エッチングす
る。この時、第１リシリコン層パターン２０４と基板２
００が酸化膜パターン２０２に比べて突出しているの
で、露出された第１リシリコン層パターン２０４の基底
エッジ及び基板２００の上部エッジで３次元的にエッチ
ングが進行する。その結果、第１リシリコン層パターン
２０４の基底エッジがラウンディングされながら、その
側壁がネガスロープを有することになる（Ｂ参照）。こ
こで、任意のパターンの上部面が下部面より長いとき、
その側壁がネガスロープを有すると形成する。
【００５３】第１リシリコン層パターン２０４及び基板
２００を選択的にエッチングする量は、後続工程で形成
されるトレンチ熱酸化膜厚さの４０％以上、又は酸化膜
パターン２０２のエッチング量より少ないことが望まし
い。本実施例では、酸化膜パターン２０２のエッチング
量が１００Å以上であり、第１リシリコン層パターン２
０４及び基板２００の選択的エッチング量が１００Å未
満である。
２００を選択的にエッチングする量は、後続工程で形成
されるトレンチ熱酸化膜厚さの４０％以上、又は酸化膜
パターン２０２のエッチング量より少ないことが望まし
い。本実施例では、酸化膜パターン２０２のエッチング
量が１００Å以上であり、第１リシリコン層パターン２
０４及び基板２００の選択的エッチング量が１００Å未
満である。
【００５４】第１リシリコン層パターン２０４及び基板
２００の選択的エッチングは、望ましくは、ウェットエ
ッチング法により実施する。勿論等方性エッチング特性
を有するドライエッチング法を使用することもでき、ウ
ェットエッチングとドライエッチングを混用して等方性
エッチング工程を進行することもできる。
２００の選択的エッチングは、望ましくは、ウェットエ
ッチング法により実施する。勿論等方性エッチング特性
を有するドライエッチング法を使用することもでき、ウ
ェットエッチングとドライエッチングを混用して等方性
エッチング工程を進行することもできる。
【００５５】かつ、上述したエッチング工程の代わり
に、水素（Ｈ２）アニーリングを実施して、第１リシリ
コン層パターン２０４の基底エッジをラウンディングさ
せることもできる。即ち、図１６のように酸化膜パター
ン２０２を選択的にエッチングした後、水素（Ｈ２）ア
ニーリングを実施すると、第１リシリコン層パターン２
０４の基底エッジ及び基板２００のアクティブエッジが
ラウンディングされて、第１リシリコン層パターン２０
４の側壁がネガスロープを有することになる。水素（Ｈ
２）アニーリングは７５０〜９５０℃の温度、望ましく
は約８２５℃の温度と、約１０ｔｏｒｒの圧力で水素
（Ｈ２）を約１ＳＬＭ（ｓｔａｎｄａｒｄｌｉｔｅｒ
ｐｅｒ ｍｉｎｕｔｅ）流して進行する。
に、水素（Ｈ２）アニーリングを実施して、第１リシリ
コン層パターン２０４の基底エッジをラウンディングさ
せることもできる。即ち、図１６のように酸化膜パター
ン２０２を選択的にエッチングした後、水素（Ｈ２）ア
ニーリングを実施すると、第１リシリコン層パターン２
０４の基底エッジ及び基板２００のアクティブエッジが
ラウンディングされて、第１リシリコン層パターン２０
４の側壁がネガスロープを有することになる。水素（Ｈ
２）アニーリングは７５０〜９５０℃の温度、望ましく
は約８２５℃の温度と、約１０ｔｏｒｒの圧力で水素
（Ｈ２）を約１ＳＬＭ（ｓｔａｎｄａｒｄｌｉｔｅｒ
ｐｅｒ ｍｉｎｕｔｅ）流して進行する。
【００５６】図１８を参照すれば、酸化工程によってト
レンチ２０８の内面上に約２０〜５００Åの厚さでトレ
ンチ熱酸化膜２１０を形成する。望ましくは、トレンチ
熱酸化膜２１０は酸化膜を形成するときのストレスを最
小化するために７００℃以上の温度でウェット酸化法に
より形成する。
レンチ２０８の内面上に約２０〜５００Åの厚さでトレ
ンチ熱酸化膜２１０を形成する。望ましくは、トレンチ
熱酸化膜２１０は酸化膜を形成するときのストレスを最
小化するために７００℃以上の温度でウェット酸化法に
より形成する。
【００５７】本実施例では、トレンチ熱酸化膜２１０が
形成される前に、第１リシリコン層パターン２０４の側
壁がネガスロープを有している。従って、酸化工程の
際、第１リシリコン層パターン２０４と酸化膜パターン
２０２間の界面エッジに体積膨張によるストレスが集中
して、第１リシリコン層パターン２０４の基底エッジ部
位が若干のポジスロープを有しても、究極的には第１リ
シリコン層パターン２０４の側壁がネガスロープを有す
ることになる。例えば、第１リシリコン層パターン２０
４の側壁が約４５°のネガスロープを有するように第１
リシリコン層パターン２０４を選択的エッチングした
後、側壁酸化工程が進行すると、第１リシリコン層パタ
ーン２０４の基底エッジ部位が約２０°のポジスロープ
を有することになる。しかしながら、最終的に得られる
第１リシリコン層パターン２０４の側壁は約２０〜２５
°のネガスロープを有することになる。
形成される前に、第１リシリコン層パターン２０４の側
壁がネガスロープを有している。従って、酸化工程の
際、第１リシリコン層パターン２０４と酸化膜パターン
２０２間の界面エッジに体積膨張によるストレスが集中
して、第１リシリコン層パターン２０４の基底エッジ部
位が若干のポジスロープを有しても、究極的には第１リ
シリコン層パターン２０４の側壁がネガスロープを有す
ることになる。例えば、第１リシリコン層パターン２０
４の側壁が約４５°のネガスロープを有するように第１
リシリコン層パターン２０４を選択的エッチングした
後、側壁酸化工程が進行すると、第１リシリコン層パタ
ーン２０４の基底エッジ部位が約２０°のポジスロープ
を有することになる。しかしながら、最終的に得られる
第１リシリコン層パターン２０４の側壁は約２０〜２５
°のネガスロープを有することになる。
【００５８】図１９を参照すれば、トレンチ２０８を満
たすようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜を化学気相成長法により約５０００
Åの厚さで蒸着する。続いて、窒化膜パターン２０６の
上部表面が露出するまで、ＣＶＤ−酸化膜をエッチバッ
ク又は化学機械的研磨（ＣＭＰ）により平坦化して、ト
レンチ２０８の内部にフィールド酸化膜２１４を形成す
る。
たすようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜を化学気相成長法により約５０００
Åの厚さで蒸着する。続いて、窒化膜パターン２０６の
上部表面が露出するまで、ＣＶＤ−酸化膜をエッチバッ
ク又は化学機械的研磨（ＣＭＰ）により平坦化して、ト
レンチ２０８の内部にフィールド酸化膜２１４を形成す
る。
【００５９】続いて、燐酸ストリップ工程により窒化膜
パターン２０６を除去して、第１リシリコン層パターン
２０４を露出させた後、フッ酸を含有したエッチング液
により基板に対してプレ−洗浄を実施する。
パターン２０６を除去して、第１リシリコン層パターン
２０４を露出させた後、フッ酸を含有したエッチング液
により基板に対してプレ−洗浄を実施する。
【００６０】図２０を参照すれば、第１リシリコン層パ
ターン２０４及びフィールド酸化膜２１４上にフローテ
ィングゲートに使用される第２シリコン層を低圧化学気
相成長（ＬＰＣＶＤ）法により約３０００Å以上の厚さ
で形成し、通常のドーピング方法によって第２シリコン
層を高濃度のＮ型不純物でドーピングする。続いて、フ
ォトリソグラフィにより、フィールド酸化膜２１４上の
第２シリコン層を部分的に除去して第２シリコン層パタ
ーン２１６を形成する。
ターン２０４及びフィールド酸化膜２１４上にフローテ
ィングゲートに使用される第２シリコン層を低圧化学気
相成長（ＬＰＣＶＤ）法により約３０００Å以上の厚さ
で形成し、通常のドーピング方法によって第２シリコン
層を高濃度のＮ型不純物でドーピングする。続いて、フ
ォトリソグラフィにより、フィールド酸化膜２１４上の
第２シリコン層を部分的に除去して第２シリコン層パタ
ーン２１６を形成する。
【００６１】続いて、形成物の全面にＯＮＯ層間誘電膜
２１８を形成した後、その上部にＮ +型にドーピングさ
れたポリシリコン層とタングステンシリサイド（ＷＳｉ
ｘ）、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリ
サイド（ＴａＳｉｘ）のようなメタルシリサイド層が積
層されたコントロールゲート２３０を形成する。望まし
くは、コントロールゲート２３０のポリシリコン層は約
１０００Å厚さで形成し、メタルシリサイド層は約１０
００〜１５００Å厚さで形成する。
２１８を形成した後、その上部にＮ +型にドーピングさ
れたポリシリコン層とタングステンシリサイド（ＷＳｉ
ｘ）、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリ
サイド（ＴａＳｉｘ）のようなメタルシリサイド層が積
層されたコントロールゲート２３０を形成する。望まし
くは、コントロールゲート２３０のポリシリコン層は約
１０００Å厚さで形成し、メタルシリサイド層は約１０
００〜１５００Å厚さで形成する。
【００６２】続いて、フォトリソグラフィによりコント
ロールゲート２３０をパターニングした後、露出された
層間誘電膜２１８、第２シリコン層パターン２１６及び
第１リシリコン層パターン２０４を順次ドライエッチン
グする。その結果、メモリセル領域には第１リシリコン
層パターン２０４と第２シリコン層パターン２１６から
成ったフローティングゲート２１５及びコントロールゲ
ート２３０を具備したスタック形ゲートが形成される。
ロールゲート２３０をパターニングした後、露出された
層間誘電膜２１８、第２シリコン層パターン２１６及び
第１リシリコン層パターン２０４を順次ドライエッチン
グする。その結果、メモリセル領域には第１リシリコン
層パターン２０４と第２シリコン層パターン２１６から
成ったフローティングゲート２１５及びコントロールゲ
ート２３０を具備したスタック形ゲートが形成される。
【００６３】上述したドライエッチング工程の際、第１
リシリコン層パターン２０４の側壁がネガスロープを有
しているので、第１リシリコン層パターン２０４の露出
された部位が完全に除去されてフィールド酸化膜２１４
と活性領域間の表面境界にシリコン残留物が形成されな
い。
リシリコン層パターン２０４の側壁がネガスロープを有
しているので、第１リシリコン層パターン２０４の露出
された部位が完全に除去されてフィールド酸化膜２１４
と活性領域間の表面境界にシリコン残留物が形成されな
い。
【００６４】上述したように本発明の第２実施例による
と、酸化膜パターン２０２を選択的にエッチングして、
第１リシリコン層パターン２０４と基板２００を突出さ
せた後、第１リシリコン層パターン２０４と基板２００
を選択的にエッチングしたり、水素（Ｈ２）アニーリン
グを実施する。そうすると、酸化膜パターン２０２より
突出されている第１リシリコン層パターン２０４の基底
エッジ及び基板２００の上部エッジがラウンディングさ
れるので、この状態でトレンチの内面酸化を進行させれ
ば、第１リシリコン層パターン２０４の側壁がネガスロ
ープを有することになる。
と、酸化膜パターン２０２を選択的にエッチングして、
第１リシリコン層パターン２０４と基板２００を突出さ
せた後、第１リシリコン層パターン２０４と基板２００
を選択的にエッチングしたり、水素（Ｈ２）アニーリン
グを実施する。そうすると、酸化膜パターン２０２より
突出されている第１リシリコン層パターン２０４の基底
エッジ及び基板２００の上部エッジがラウンディングさ
れるので、この状態でトレンチの内面酸化を進行させれ
ば、第１リシリコン層パターン２０４の側壁がネガスロ
ープを有することになる。
【００６５】図２１乃至図２７は本発明の第３実施例に
よるセルフアライン−シャロートレンチ素子分離法を適
用した不揮発性メモリ装置の製造方法を説明するための
斜視図である。
よるセルフアライン−シャロートレンチ素子分離法を適
用した不揮発性メモリ装置の製造方法を説明するための
斜視図である。
【００６６】図２１を参照すれば、シリコンのような半
導体基板３００上に酸化膜又は酸窒化（ｏｘｙｎｉｔｒ
ｉｄｅ）膜を約１００Å以下の厚さで成長させてセルト
ランジスターのゲート酸化膜に使用される酸化膜３０１
を形成する。続いて、酸化膜３０１上にＳｉＨ4ガスと
ＧｅＨ4ガスを反応ガスとして利用してゲルマニウム
（Ｇｅ）−ドープシリコン層３３１をイン−シトゥード
ーピング法によってＧｅのドーピング濃度が０．１〜
０．３ａｔ％になるように蒸着する。Ｇｅ−ドープシリ
コン層３３１はその上に形成される第１シリコン層の厚
さより１/２以下の厚さ、例えば約１５０〜５００Åの
厚さで蒸着する。望ましくは、Ｇｅ−ドープシリコン層
３３１は蒸着初期にはＧｅのドーピング濃度が高くなる
ようにし、蒸着が進行するにしたがってＧｅのドーピン
グ濃度が段々低くなるように蒸着する。本実施例では、
例えば、蒸着初期のＧｅドーピング濃度が０．１〜０．
３ａｔ％であり、蒸着が完了した後、Ｇｅ−ドープシリ
コン層３３１の表面でのＧｅドーピング濃度が殆ど０ａ
ｔ％になるようにＧｅ−ドープシリコン層３３１を蒸着
する。このように薄膜内のドーピング濃度を相異に蒸着
する理由に対しては、後に説明する。
導体基板３００上に酸化膜又は酸窒化（ｏｘｙｎｉｔｒ
ｉｄｅ）膜を約１００Å以下の厚さで成長させてセルト
ランジスターのゲート酸化膜に使用される酸化膜３０１
を形成する。続いて、酸化膜３０１上にＳｉＨ4ガスと
ＧｅＨ4ガスを反応ガスとして利用してゲルマニウム
（Ｇｅ）−ドープシリコン層３３１をイン−シトゥード
ーピング法によってＧｅのドーピング濃度が０．１〜
０．３ａｔ％になるように蒸着する。Ｇｅ−ドープシリ
コン層３３１はその上に形成される第１シリコン層の厚
さより１/２以下の厚さ、例えば約１５０〜５００Åの
厚さで蒸着する。望ましくは、Ｇｅ−ドープシリコン層
３３１は蒸着初期にはＧｅのドーピング濃度が高くなる
ようにし、蒸着が進行するにしたがってＧｅのドーピン
グ濃度が段々低くなるように蒸着する。本実施例では、
例えば、蒸着初期のＧｅドーピング濃度が０．１〜０．
３ａｔ％であり、蒸着が完了した後、Ｇｅ−ドープシリ
コン層３３１の表面でのＧｅドーピング濃度が殆ど０ａ
ｔ％になるようにＧｅ−ドープシリコン層３３１を蒸着
する。このように薄膜内のドーピング濃度を相異に蒸着
する理由に対しては、後に説明する。
【００６７】続いて、Ｇｅ−ドープシリコン層３３１上
に第１シリコン層３０３を低圧化学気相成長（ＬＰＣＶ
Ｄ）法によって約３００〜１０００Åの厚さで形成し、
通常のドーピング方法、例えばＰＯＣｌ3拡散、イオン
注入、又はイン−シトゥードーピングによって第１シリ
コン層３０３を高濃度のＮ型不純物でドーピングさせ
る。Ｇｅ−ドープシリコン層３３１及び第１シリコン層
３０３は全てフローティングゲートに使用される。
に第１シリコン層３０３を低圧化学気相成長（ＬＰＣＶ
Ｄ）法によって約３００〜１０００Åの厚さで形成し、
通常のドーピング方法、例えばＰＯＣｌ3拡散、イオン
注入、又はイン−シトゥードーピングによって第１シリ
コン層３０３を高濃度のＮ型不純物でドーピングさせ
る。Ｇｅ−ドープシリコン層３３１及び第１シリコン層
３０３は全てフローティングゲートに使用される。
【００６８】続いて、第１シリコン層３０３上に低圧化
学気相成長（ＬＰＣＶＤ）法によって、窒化膜３０５を
約１５００〜２０００Åの厚さで蒸着する。
学気相成長（ＬＰＣＶＤ）法によって、窒化膜３０５を
約１５００〜２０００Åの厚さで蒸着する。
【００６９】図２２を参照すれば、フローティングゲー
トを形成するためのマスクを利用したフォトリソグラフ
ィによって窒化膜３０５、第１シリコン層３０３及びＧ
ｅ−ドープシリコン層３３１をドライエッチングしてＧ
ｅ−ドープシリコン層パターン３３２、第１リシリコン
層パターン３０４及び窒化膜パターン３０６を形成す
る。本実施例では、Ｇｅ−ドープシリコン層３３１のド
ライエッチング速度（ｄｒｙ ｅｔｃｈ ｒａｔｅ）が
次の表１に示されるように、第１シリコン層３０３に比
べて高いため、Ｇｅ−ドープシリコン層３３１にアンダ
ーカット（Ｃ）が形成されて、第１リシリコン層パター
ン３０４がＧｅ−ドープシリコン層パターン３３２に対
して突出する。
トを形成するためのマスクを利用したフォトリソグラフ
ィによって窒化膜３０５、第１シリコン層３０３及びＧ
ｅ−ドープシリコン層３３１をドライエッチングしてＧ
ｅ−ドープシリコン層パターン３３２、第１リシリコン
層パターン３０４及び窒化膜パターン３０６を形成す
る。本実施例では、Ｇｅ−ドープシリコン層３３１のド
ライエッチング速度（ｄｒｙ ｅｔｃｈ ｒａｔｅ）が
次の表１に示されるように、第１シリコン層３０３に比
べて高いため、Ｇｅ−ドープシリコン層３３１にアンダ
ーカット（Ｃ）が形成されて、第１リシリコン層パター
ン３０４がＧｅ−ドープシリコン層パターン３３２に対
して突出する。
【表１】
【００７０】図２２及び図２３を参照すれば、マスクを
利用して酸化膜３０１をドライエッチングして酸化膜パ
ターン３０２を形成した後、続けて露出された基板３０
０の上部を約２０００〜５０００Å程度の深さでエッチ
ングしてトレンチ３０８を形成する。結果的に、第１リ
シリコン層パターン３０４及びＧｅ−ドープシリコン層
パターン３３２は、トレンチ３０８によって分離され
る。トレンチ３０８の形成工程によると、一つのマスク
を使用して、活性領域とフローティングゲートを同時に
形成するので、活性領域とフローティングゲート間に自
己整合が得られる。
利用して酸化膜３０１をドライエッチングして酸化膜パ
ターン３０２を形成した後、続けて露出された基板３０
０の上部を約２０００〜５０００Å程度の深さでエッチ
ングしてトレンチ３０８を形成する。結果的に、第１リ
シリコン層パターン３０４及びＧｅ−ドープシリコン層
パターン３３２は、トレンチ３０８によって分離され
る。トレンチ３０８の形成工程によると、一つのマスク
を使用して、活性領域とフローティングゲートを同時に
形成するので、活性領域とフローティングゲート間に自
己整合が得られる。
【００７１】図２４を参照すれば、上述したように、ト
レンチ３０８を形成した後、トレンチエッチング工程に
よって発生したシリコン損傷をキュアするための通常の
洗浄工程を進行させる。洗浄工程は例えば、ＳＣ１（ｓ
ｔａｎｄａｒｄ ｃｌｅａｎ１）を使用して実施され
る。ＳＣ１はＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合物であ
る。洗浄工程によってシリコン層及びシリコン基板が若
干消耗される。従って、図２４のＤのようにＧｅ−ドー
プシリコン層パターン３３２のアンダーカットがさらに
大きくなる。これは次の表２に示されるようにＧｅ−ド
ープシリコン層パターン３３２が第１リシリコン層パタ
ーン３０４に比べて高いウェットエッチング速度を有す
るためである。
レンチ３０８を形成した後、トレンチエッチング工程に
よって発生したシリコン損傷をキュアするための通常の
洗浄工程を進行させる。洗浄工程は例えば、ＳＣ１（ｓ
ｔａｎｄａｒｄ ｃｌｅａｎ１）を使用して実施され
る。ＳＣ１はＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合物であ
る。洗浄工程によってシリコン層及びシリコン基板が若
干消耗される。従って、図２４のＤのようにＧｅ−ドー
プシリコン層パターン３３２のアンダーカットがさらに
大きくなる。これは次の表２に示されるようにＧｅ−ド
ープシリコン層パターン３３２が第１リシリコン層パタ
ーン３０４に比べて高いウェットエッチング速度を有す
るためである。
【表２】
【００７２】前記表１及び表２から分かるように、シリ
コン層にＧｅがドーピングされると、通常のシリコン層
に比べてドライエッチング速度及びウェットエッチング
速度が大きくなる。かつ、Ｇｅのドーピング濃度が増加
するほどエッチング速度が大きくなる。従って、Ｇｅ−
ドープシリコン層の蒸着ときのＧｅのドーピング濃度を
段々減少させながら蒸着を進行させると、Ｇｅ−ドープ
シリコン層パターン３３２の上部面より下部面がさらに
多くアンダーカッティングされるので、第１リシリコン
層パターン３０４とＧｅ−ドープシリコン層パターン３
３２から成ったシリコン積層物（ｓｉｌｉｃｏｎ ｓｔ
ａｃｋ）３３５の側壁がネガスロープを有することにな
る。
コン層にＧｅがドーピングされると、通常のシリコン層
に比べてドライエッチング速度及びウェットエッチング
速度が大きくなる。かつ、Ｇｅのドーピング濃度が増加
するほどエッチング速度が大きくなる。従って、Ｇｅ−
ドープシリコン層の蒸着ときのＧｅのドーピング濃度を
段々減少させながら蒸着を進行させると、Ｇｅ−ドープ
シリコン層パターン３３２の上部面より下部面がさらに
多くアンダーカッティングされるので、第１リシリコン
層パターン３０４とＧｅ−ドープシリコン層パターン３
３２から成ったシリコン積層物（ｓｉｌｉｃｏｎ ｓｔ
ａｃｋ）３３５の側壁がネガスロープを有することにな
る。
【００７３】図２５を参照すれば、トレンチエッチング
工程の間に高エネルギーのイオン衝撃により惹起された
シリコン損傷を除去し、漏洩電流の発生を防止するため
に、トレンチ３０８の内面を酸化性雰囲気で処理する。
そうすると、トレンチ３０８の内面、即ち、基底面と側
壁上に約２０〜５００Åの厚さでトレンチ熱酸化膜３１
０が形成される。望ましくは、トレンチ熱酸化膜３１０
は酸化膜を形成するときのストレスを最小化するために
７００℃以上の温度でウェット酸化法により形成する。
工程の間に高エネルギーのイオン衝撃により惹起された
シリコン損傷を除去し、漏洩電流の発生を防止するため
に、トレンチ３０８の内面を酸化性雰囲気で処理する。
そうすると、トレンチ３０８の内面、即ち、基底面と側
壁上に約２０〜５００Åの厚さでトレンチ熱酸化膜３１
０が形成される。望ましくは、トレンチ熱酸化膜３１０
は酸化膜を形成するときのストレスを最小化するために
７００℃以上の温度でウェット酸化法により形成する。
【００７４】本実施例では、酸化膜パターン３０２がＧ
ｅ−ドープシリコン層パターン３３２に対して突出する
とともに、第１リシリコン層パターン３０４とＧｅ−ド
ープシリコン層パターン３３２から成ったシリコン積層
物３３５の側壁がネガスロープを有している状態で、ト
レンチの内面酸化が進行する。従って、Ｇｅ−ドープシ
リコン層パターン３３２と酸化膜パターン３０２間の界
面エッジでは、突出されている酸化膜パターン３０２の
水平表面に沿って酸化による体積膨張が進行するので、
シリコン積層物３３５の側壁のネガスロープがそのまま
維持される。
ｅ−ドープシリコン層パターン３３２に対して突出する
とともに、第１リシリコン層パターン３０４とＧｅ−ド
ープシリコン層パターン３３２から成ったシリコン積層
物３３５の側壁がネガスロープを有している状態で、ト
レンチの内面酸化が進行する。従って、Ｇｅ−ドープシ
リコン層パターン３３２と酸化膜パターン３０２間の界
面エッジでは、突出されている酸化膜パターン３０２の
水平表面に沿って酸化による体積膨張が進行するので、
シリコン積層物３３５の側壁のネガスロープがそのまま
維持される。
【００７５】図２６を参照すれば、トレンチ３０８を埋
めるようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜を化学気相成長法により約５０００
Åの厚さで蒸着する。続いて、窒化膜パターン３０６の
上部表面が露出されるときまで、ＣＶＤ−酸化膜をエッ
チバック又は化学機械的研磨（ＣＭＰ）により除去し
て、トレンチ３０８の内部にフィールド酸化膜３１４を
形成する。
めるようにＵＳＧ、Ｏ3−ＴＥＯＳ、ＵＳＧ又は高密度
プラズマ（ＨＤＰ）酸化膜のようなギャップフィリング
特性が優れる酸化膜を化学気相成長法により約５０００
Åの厚さで蒸着する。続いて、窒化膜パターン３０６の
上部表面が露出されるときまで、ＣＶＤ−酸化膜をエッ
チバック又は化学機械的研磨（ＣＭＰ）により除去し
て、トレンチ３０８の内部にフィールド酸化膜３１４を
形成する。
【００７６】続いて、燐酸ストリップ工程により窒化膜
パターン３０６を除去して、第１リシリコン層パターン
３０４を露出させた後、フッ酸を含有したエッチ液によ
り基板に対してプレ−洗浄を実施する。
パターン３０６を除去して、第１リシリコン層パターン
３０４を露出させた後、フッ酸を含有したエッチ液によ
り基板に対してプレ−洗浄を実施する。
【００７７】図２７を参照すれば、第１リシリコン層パ
ターン３０４及びフィールド酸化膜３１４上にフローテ
ィングゲートに使用される第２シリコン層を低圧化学気
相成長（ＬＰＣＶＤ）法により約３０００Å以上の厚さ
で形成し、通常のドーピング方法によって第２シリコン
層を高濃度のＮ型不純物でドーピングさせる。続いて、
フォトリソグラフィにフィールドより酸化膜３１４上の
第２シリコン層を部分的に除去して第２シリコン層パタ
ーン３１６を形成する。
ターン３０４及びフィールド酸化膜３１４上にフローテ
ィングゲートに使用される第２シリコン層を低圧化学気
相成長（ＬＰＣＶＤ）法により約３０００Å以上の厚さ
で形成し、通常のドーピング方法によって第２シリコン
層を高濃度のＮ型不純物でドーピングさせる。続いて、
フォトリソグラフィにフィールドより酸化膜３１４上の
第２シリコン層を部分的に除去して第２シリコン層パタ
ーン３１６を形成する。
【００７８】続いて、形成物の全面にＯＮＯ層間誘電膜
３１８を形成した後、その上部にＮ +型にドーピングさ
れたポリシリコン層とタングステンシリサイド（ＷＳｉ
ｘ）、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリ
サイド（ＴａＳｉｘ）のようなメタルシリサイド層が積
層されたコントロールゲート３３０を形成する。望まし
くは、コントロールゲート３３０のポリシリコン層は約
１０００Å厚さで形成し、メタルシリサイド層は約１０
００〜１５００Å厚さで形成する。
３１８を形成した後、その上部にＮ +型にドーピングさ
れたポリシリコン層とタングステンシリサイド（ＷＳｉ
ｘ）、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリ
サイド（ＴａＳｉｘ）のようなメタルシリサイド層が積
層されたコントロールゲート３３０を形成する。望まし
くは、コントロールゲート３３０のポリシリコン層は約
１０００Å厚さで形成し、メタルシリサイド層は約１０
００〜１５００Å厚さで形成する。
【００７９】続いて、図示しなかったが、フォトリソグ
ラフィによりコントロールゲート３３０をパターニング
した後、露出された層間誘電膜３１８、第２シリコン層
パターン３１６及び第１リシリコン層パターン３０４及
びＧｅ−ドープシリコン層パターン３３２を順次ドライ
エッチングする。その結果、メモリセル領域にはＧｅ−
ドープシリコン層パターン３３２、第１リシリコン層パ
ターン３０４及び第２シリコン層パターン３１６から成
ったフローティングゲート３２５及びコントロールゲー
ト３３０を具備したスタック形ゲートが形成される。
ラフィによりコントロールゲート３３０をパターニング
した後、露出された層間誘電膜３１８、第２シリコン層
パターン３１６及び第１リシリコン層パターン３０４及
びＧｅ−ドープシリコン層パターン３３２を順次ドライ
エッチングする。その結果、メモリセル領域にはＧｅ−
ドープシリコン層パターン３３２、第１リシリコン層パ
ターン３０４及び第２シリコン層パターン３１６から成
ったフローティングゲート３２５及びコントロールゲー
ト３３０を具備したスタック形ゲートが形成される。
【００８０】上述したドライエッチング工程の際、第１
リシリコン層パターン３０４とＧｅ−ドープシリコン層
パターン３３２から成ったシリコン積層物３３５の側壁
がネガスロープを有しているので、シリコン積層物３３
５の露出された部位が完全に除去されてフィールド酸化
膜３１４と活性領域間の表面境界にシリコン残留物が形
成されない。
リシリコン層パターン３０４とＧｅ−ドープシリコン層
パターン３３２から成ったシリコン積層物３３５の側壁
がネガスロープを有しているので、シリコン積層物３３
５の露出された部位が完全に除去されてフィールド酸化
膜３１４と活性領域間の表面境界にシリコン残留物が形
成されない。
【００８１】上述したように、本発明の第３実施例によ
ると、通常のシリコン層に比べて高いドライエッチング
速度及び高いウェットエッチング速度を有するＧｅ−ド
ープシリコン層３３１を酸化膜３０１と第１シリコン層
３０３との間に挿入する。そうすると、シリコン積層物
３３５の側壁がネガスロープを有することになる。か
つ、別途のエッチング工程なしに酸化膜パターンを突出
させることができるので、トレンチの内面酸化が進行し
た後にもシリコン積層物３３５の側壁がネガスロープを
有することになる。
ると、通常のシリコン層に比べて高いドライエッチング
速度及び高いウェットエッチング速度を有するＧｅ−ド
ープシリコン層３３１を酸化膜３０１と第１シリコン層
３０３との間に挿入する。そうすると、シリコン積層物
３３５の側壁がネガスロープを有することになる。か
つ、別途のエッチング工程なしに酸化膜パターンを突出
させることができるので、トレンチの内面酸化が進行し
た後にもシリコン積層物３３５の側壁がネガスロープを
有することになる。
【００８２】上述したように本発明の第１実施例による
と、トレンチに自己整合される第１シリコン層パターン
と基板を選択的にエッチングして、酸化膜パターンを突
出させた後、トレンチの内面酸化を進行させる。従っ
て、第１シリコン層パターンと酸化膜パターン間の界面
エッジで突出されている酸化膜パターンの表面に沿って
水平方向に酸化による体積膨張が進行するので、第１シ
リコン層パターンの側壁のポジスロープを改善すること
ができる。
と、トレンチに自己整合される第１シリコン層パターン
と基板を選択的にエッチングして、酸化膜パターンを突
出させた後、トレンチの内面酸化を進行させる。従っ
て、第１シリコン層パターンと酸化膜パターン間の界面
エッジで突出されている酸化膜パターンの表面に沿って
水平方向に酸化による体積膨張が進行するので、第１シ
リコン層パターンの側壁のポジスロープを改善すること
ができる。
【００８３】本発明の望ましい第２実施例によると、酸
化膜パターンを選択的にエッチングして、トレンチに自
己整合される第１シリコン層パターンと基板を突出させ
た後、第１シリコン層パターンと基板を選択的にエッチ
ングしたり、水素アニーリングを実施して酸化膜パター
ンより突出されている第１シリコン層パターンの基底エ
ッジ及び基板の上部エッジをラウンディングする。この
状態でトレンチの内面酸化を進行させれば、第１シリコ
ン層パターンの側壁がネガスロープを有することにな
る。
化膜パターンを選択的にエッチングして、トレンチに自
己整合される第１シリコン層パターンと基板を突出させ
た後、第１シリコン層パターンと基板を選択的にエッチ
ングしたり、水素アニーリングを実施して酸化膜パター
ンより突出されている第１シリコン層パターンの基底エ
ッジ及び基板の上部エッジをラウンディングする。この
状態でトレンチの内面酸化を進行させれば、第１シリコ
ン層パターンの側壁がネガスロープを有することにな
る。
【００８４】本発明の望ましい第３実施例によると、通
常のシリコン層に比べて高いドライエッチング速度及び
ウェットエッチング速度を有するＧｅ−ドープシリコン
層を酸化膜と第１シリコン層との間に挿入することによ
り、第１シリコン層パターンとＧｅ−ドープシリコン層
パターンから成ったシリコン積層物の側壁がネガスロー
プを有するようにする。かつ、別途のエッチング工程な
しに酸化膜パターンを突出させることができるので、ト
レンチの内面酸化を進行させた後にも、シリコン積層物
の側壁がネガスロープを有することになる。
常のシリコン層に比べて高いドライエッチング速度及び
ウェットエッチング速度を有するＧｅ−ドープシリコン
層を酸化膜と第１シリコン層との間に挿入することによ
り、第１シリコン層パターンとＧｅ−ドープシリコン層
パターンから成ったシリコン積層物の側壁がネガスロー
プを有するようにする。かつ、別途のエッチング工程な
しに酸化膜パターンを突出させることができるので、ト
レンチの内面酸化を進行させた後にも、シリコン積層物
の側壁がネガスロープを有することになる。
【００８５】以上、本発明の実施例によって詳細に説明
したが、本発明はこれに限定されず、本発明が属する技
術分野において通常の知識を有するものであれば本発明
の思想と精神を離れることなく、本発明を修正または変
更できるであろう。
したが、本発明はこれに限定されず、本発明が属する技
術分野において通常の知識を有するものであれば本発明
の思想と精神を離れることなく、本発明を修正または変
更できるであろう。
【００８６】
【発明の効果】上述した本発明の実施例によると、後続
のゲート形成のためのドライエッチング工程をする際
に、シリコン層パターン又はシリコン構造物の露出され
た部位が完全に除去されるので、フィールド酸化膜と活
性領域との間の表面境界にシリコン残留物が形成されな
い。従って、シリコン残留物によって隣接するゲートが
ショートされて素子の電気的な不良が誘発されることを
防止することができる。
のゲート形成のためのドライエッチング工程をする際
に、シリコン層パターン又はシリコン構造物の露出され
た部位が完全に除去されるので、フィールド酸化膜と活
性領域との間の表面境界にシリコン残留物が形成されな
い。従って、シリコン残留物によって隣接するゲートが
ショートされて素子の電気的な不良が誘発されることを
防止することができる。
【図１】 従来のセルフアライン−シャロートレンチ素
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
【図２】 従来のセルフアライン−シャロートレンチ素
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
【図３】 従来のセルフアライン−シャロートレンチ素
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
【図４】 従来のセルフアライン−シャロートレンチ素
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
【図５】 従来のセルフアライン−シャロートレンチ素
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
子分離法を適用したフラッシュメモリ装置の製造方法を
説明するための斜視図である。
【図６】 図３の２点鎖線で囲まれた部分の拡大断面図
である。
である。
【図７】 本発明の第１実施例によるセルフアライン−
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
【図８】 本発明の第１実施例によるセルフアライン−
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
【図９】 本発明の第１実施例によるセルフアライン−
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
シャロートレンチ素子分離法を適用した不揮発性メモリ
装置の製造方法を説明するための斜視図である。
【図１０】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１１】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１２】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１３】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１４】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１５】 本発明の第１実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１６】 本発明の第２実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１７】 本発明の第２実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１８】 本発明の第２実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図１９】 本発明の第２実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２０】 本発明の第２実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２１】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２２】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２３】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２４】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２５】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２６】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
【図２７】 本発明の第３実施例によるセルフアライン
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
−シャロートレンチ素子分離法を適用した不揮発性メモ
リ装置の製造方法を説明するための斜視図である。
１００、２００、３００ 半導体基板 １０１、２０１、３０１ 酸化膜 １０２、２０２、３０２ 酸化膜パターン １０３、２０３、３０３ 第１シリコン層 １０４、２０４、３０４ 第１リシリコン層パターン １０５、２０５、３０５ 窒化膜 １０６、２０６、３０６ 窒化膜パターン １０８、２０８、３０８ トレンチ １１０、２１０、３１０ トレンチ熱酸化膜 １１２ ＣＶＤ−酸化膜 １２４ フィールド酸化膜 １２８ 層間誘電膜
フロントページの続き (72)発明者 金 ▲ヒー▼錫 大韓民国京畿道龍仁市器興邑農書里サン24 番地 三星電子株式会社内 (72)発明者 鄭 愚仁 大韓民国京畿道龍仁市器興邑農書里サン24 番地 三星電子株式会社内 Ｆターム(参考） 5F032 AA36 AA44 AA45 AA76 BA01 CA07 CA17 DA25 DA26 DA28 DA33 DA53 DA74 DA78 5F083 EP02 EP05 EP06 EP08 EP23 EP49 JA35 JA53 NA01 NA06 NA08 PR39 PR40 5F101 BA01 BA29 BB05
Claims (42)
- 【請求項１】 半導体基板上に酸化膜を形成する段階
と、 前記酸化膜上に第１シリコン層を形成する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層及び前記酸化膜をエッチングして酸化膜パターン、第
１シリコン層パターン及び窒化膜パターンを形成する段
階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングしてトレンチを形成
する段階と、 前記第１シリコン層パターン及び前記基板を選択的にエ
ッチングして、前記酸化膜パターンを前記第１シリコン
層パターンと前記基板に比べて突出させる段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及び前記トレ
ンチを埋立てるフィールド酸化膜を形成する段階を具備
することを特徴とするセルフアライン−シャロートレン
チ素子分離法。 - 【請求項２】 前記第１シリコン層パターン及び前記基
板が選択的にエッチングされる厚さは、前記トレンチの
内面が酸化される量の５０％以上であることを特徴とす
る請求項１に記載のセルフアライン−シャロートレンチ
素子分離法。 - 【請求項３】 前記第１シリコン層パターン及び前記基
板を選択的にエッチングする量は、３０Å以上であるこ
とを特徴とする請求項２に記載のセルフアライン−シャ
ロートレンチ素子分離法。 - 【請求項４】 前記第１シリコン層パターン及び前記基
板を選択的にエッチングする段階は、等方性エッチング
法により実施することを特徴とする請求項１に記載のセ
ルフアライン−シャロートレンチ素子分離法。 - 【請求項５】 前記トレンチの内面酸化は、７００℃以
上の温度でウェット酸化法により実施することを特徴と
する請求項１に記載のセルフアライン−シャロートレン
チ素子分離法。 - 【請求項６】 前記フィールド酸化膜は、前記トレンチ
を埋立てながら、前記窒化膜パターンを覆うＣＶＤ−酸
化膜を形成し、前記ＣＶＤ−酸化膜を前記窒化膜パター
ンの表面が露出されるときまでエッチバック又は化学機
械的研磨で平坦化して形成することを特徴とする請求項
１に記載のセルフアライン−シャロートレンチ素子分離
法。 - 【請求項７】 半導体基板上に酸化膜を形成する段階
と、 前記酸化膜上に第１シリコン層を形成する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層及び前記酸化膜をエッチングして酸化膜パターン、第
１シリコン層パターン及び窒化膜パターンを形成する段
階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングしてトレンチを形成
する段階と、 前記酸化膜パターンを選択的にエッチングして、前記第
１シリコン層パターン及び前記基板を前記酸化膜パター
ンに対して突出させる段階と、 前記第１シリコン層パターンの基底エッジ及び前記基板
の上部エッジをラウンディングさせる段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及び前記トレ
ンチを埋立てるフィールド酸化膜を形成する段階を具備
することを特徴とするセルフアライン−シャロートレン
チ素子分離法。 - 【請求項８】 前記酸化膜パターンを選択的にエッチン
グする量は、１００Å以上であることを特徴とする請求
項７に記載のセルフアライン−シャロートレンチ素子分
離法。 - 【請求項９】 前記酸化膜パターンを選択的にエッチン
グする段階は、等方性エッチング法により実施すること
を特徴とする請求項７に記載のセルフアライン−シャロ
ートレンチ素子分離法。 - 【請求項１０】 前記第１シリコン層パターンの基底エ
ッジ及び前記基板の上部エッジをラウンディングさせる
段階は、第１シリコン層パターン及び前記基板を選択的
にエッチングする方法より成ることを特徴とする請求項
７に記載のセルフアライン−シャロートレンチ素子分離
法。 - 【請求項１１】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングすることは、等方性エッチン
グ法により実施することを特徴とする請求項１０に記載
のセルフアライン−シャロートレンチ素子分離法。 - 【請求項１２】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は、前記酸化膜パター
ンを選択的にエッチングする量より少なくなるようにす
ることを特徴とする請求項１０に記載のセルフアライン
−シャロートレンチ素子分離法。 - 【請求項１３】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は、前記トレンチの内
面が酸化される量の４０％以上であることを特徴とする
請求項１０に記載のセルフアライン−シャロートレンチ
素子分離法。 - 【請求項１４】 前記第１シリコン層パターンの基底エ
ッジ及び前記基板の上部エッジをラウンディングさせる
段階は、水素（Ｈ２）アニーリングにより成ることを特
徴とする請求項７に記載のセルフアライン−シャロート
レンチ素子分離法。 - 【請求項１５】 前記水素（Ｈ２）アニーリングは、７
５０〜９５０℃程度の温度で実施することを特徴とする
請求項１４に記載のセルフアライン−シャロートレンチ
素子分離法。 - 【請求項１６】 半導体基板上に酸化膜を形成する段階
と、 前記酸化膜上にＧｅ−ドープシリコン層を形成する段階
と、 前記Ｇｅ−ドープシリコン層上に第１シリコン層を形成
する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層、前記Ｇｅ−ドープシリコン層及び前記酸化膜をエッ
チングして酸化膜パターン、第１シリコン層パターン、
Ｇｅ−ドープシリコン層パターン及び窒化膜パターンを
形成すると同時に、前記Ｇｅ−ドープシリコン層パター
ンにアンダーカットを形成する段階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングしてトレンチを形成
する段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及び前記トレ
ンチを埋立てるフィールド酸化膜を形成する段階を具備
することを特徴とするセルフアライン−シャロートレン
チ素子分離法。 - 【請求項１７】 前記Ｇｅ−ドープシリコン層は、前記
第１シリコン層の厚さより１/２以下の厚さで形成する
ことを特徴とする請求項１６に記載のセルフアライン−
シャロートレンチ素子分離法。 - 【請求項１８】 前記Ｇｅ−ドープシリコン層内のＧｅ
ドーピング濃度は０．１〜０．３ａｔ％であることを特
徴とする請求項１６に記載のセルフアライン−シャロー
トレンチ素子分離法。 - 【請求項１９】 前記Ｇｅ−ドープシリコン層は、蒸着
が進行されるほどＧｅドーピングの濃度が低くなるよう
形成されることを特徴とする請求項１６に記載のセルフ
アライン−シャロートレンチ素子分離法。 - 【請求項２０】 前記Ｇｅ−ドープシリコン層は、蒸着
初期のＧｅドーピング濃度が０．１〜０．３ａｔ％の値
を有するようにし、蒸着後表面でのＧｅドーピング濃度
が除去されるように形成されることを特徴とする請求項
１９に記載のセルフアライン−シャロートレンチ素子分
離法。 - 【請求項２１】 半導体基板上にゲート酸化膜用酸化膜
を形成する段階と、 前記酸化膜上にフローティングゲート用第１シリコン層
を形成する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層及び前記酸化膜をエッチングして、酸化膜パターン、
第１シリコン層パターン及び窒化膜パターンを形成する
段階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングして、前記第１シリ
コン層パターンと整列されるトレンチを形成することに
より、前記基板に活性領域を形成する段階と、 前記第１シリコン層パターン及び前記基板を選択的にエ
ッチングして、前記酸化膜パターンを前記第１シリコン
層パターン及び前記基板に比べて突出させる段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、 前記トレンチを埋立てるフィールド酸化膜を形成する段
階と、および前記第１シリコン層パターン上に層間誘電
膜及びコントロールゲートを順次形成する段階を具備す
ることを特徴とする不揮発性メモリ装置の製造方法。 - 【請求項２２】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は、前記トレンチの内
面が酸化される量の５０％以上であることを特徴とする
請求項２１に記載の不揮発性メモリ装置の製造方法。 - 【請求項２３】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は３０Å以上であるこ
とを特徴とする請求項２２に記載の不揮発性メモリ装置
の製造方法。 - 【請求項２４】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする段階は、等方性エッチン
グ法により実施することを特徴とする請求項２１に記載
の不揮発性メモリ装置の製造方法。 - 【請求項２５】 前記トレンチの内面酸化は、７００℃
以上の温度でウェット酸化法により実施されることを特
徴とする請求項２１に記載の不揮発性メモリ装置の製造
方法。 - 【請求項２６】 前記フィールド酸化膜は、前記トレン
チを埋立てながら、前記窒化膜パターンを覆うＣＶＤ−
酸化膜を形成し、前記ＣＶＤ−酸化膜を前記窒化膜パタ
ーンの表面が露出されるときまでエッチバック又は化学
機械的研磨で平坦化して形成することを特徴とする請求
項２１に記載の不揮発性メモリ装置の製造方法。 - 【請求項２７】 前記層間誘電膜を形成する段階前に、
前記第１シリコン層パターン及び前記フィールド酸化膜
上にフローティングゲート用第２シリコン層を形成する
段階、及び前記フィールド酸化膜上の前記第２シリコン
層を部分的に除去して第２シリコン層パターンを形成す
る段階をさらに具備することを特徴とする請求項２１に
記載の不揮発性メモリ装置の製造方法。 - 【請求項２８】 半導体基板上にゲート酸化膜用酸化膜
を形成する段階と、 前記酸化膜上に第１シリコン層を形成する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層及び前記酸化膜をエッチングして酸化膜パターン、第
１シリコン層パターン及び窒化膜パターンを形成する段
階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングして、前記第１シリ
コン層パターンと整列されるトレンチを形成することに
より、前記基板に活性領域を形成する段階と、 前記酸化膜パターンを選択的にエッチングして、前記第
１シリコン層パターン及び前記基板を前記酸化膜パター
ンに比べて突出させる段階と、 前記第１シリコン層パターンの基底エッジ及び前記基板
の上部エッジをラウンディングさせる段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、 前記トレンチを埋立てるフィールド酸化膜を形成する段
階と、及び前記第１シリコン層パターン上に層間誘電膜
及びコントロールゲートを順次形成する段階を具備する
ことを特徴とする不揮発性メモリ装置の製造方法。 - 【請求項２９】 前記酸化膜パターンを選択的にエッチ
ングする段階は等方性エッチング法により実施すること
を特徴とする請求項２８に記載の不揮発性メモリ装置の
製造方法。 - 【請求項３０】 前記酸化膜パターンを選択的にエッチ
ングする量は、１００Å以上であることを特徴とする請
求項２８に記載の不揮発性メモリ装置の製造方法。 - 【請求項３１】 前記酸化膜パターンを選択的にエッチ
ングする段階は、等方性エッチング法により実施するこ
とを特徴とする請求項２８に記載の不揮発性メモリ装置
の製造方法。 - 【請求項３２】 前記第１シリコン層パターンの基底エ
ッジ及び前記基板の上部エッジをラウンディングさせる
段階は、第１シリコン層パターン及び前記基板を選択的
にエッチングする方法より成ることを特徴とする請求項
２８に記載の不揮発性メモリ装置の製造方法。 - 【請求項３３】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングすることは、等方性エッチン
グ法により実施することを特徴とする請求項３２に記載
の不揮発性メモリ装置の製造方法。 - 【請求項３４】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は、前記酸化膜パター
ンを選択的にエッチングする量より少なくなるようにす
ることを特徴とする請求項３２に記載の不揮発性メモリ
装置の製造方法。 - 【請求項３５】 前記第１シリコン層パターン及び前記
基板を選択的にエッチングする量は、前記トレンチの内
面が酸化される量の４０％以上であることを特徴とする
請求項３２に記載の不揮発性メモリ装置の製造方法。 - 【請求項３６】 前記第１シリコン層パターンの基底エ
ッジ及び前記基板の上部エッジをラウンディングさせる
段階は、水素（Ｈ２）アニーリングにより成ることを特
徴とする請求項２８に記載の不揮発性メモリ装置の製造
方法。 - 【請求項３７】 前記水素（Ｈ２）アニーリングは、７
５０〜９５０℃程度の温度で実施することを特徴とする
請求項３６に記載の不揮発性メモリ装置の製造方法。 - 【請求項３８】 半導体基板上にゲート酸化膜用酸化膜
を形成する段階と、 前記酸化膜上にフローティングゲート用Ｇｅ−ドープシ
リコン層を形成する段階と、 前記Ｇｅ−ドープシリコン層上にフローティングゲート
用第１シリコン層を形成する段階と、 前記第１シリコン層上に窒化膜を形成する段階と、 一つのマスクを使用して前記窒化膜、前記第１シリコン
層、Ｇｅ−ドープシリコン層及び前記酸化膜をエッチン
グして酸化膜パターン、第１シリコン層パターン、Ｇｅ
−ドープシリコン層パターン及び窒化膜パターンを形成
すると同時に、前記Ｇｅ−ドープシリコン層パターンに
アンダーカットを形成する段階と、 前記マスクを使用して前記第１シリコン層パターンに隣
接する前記基板の上部をエッチングして、前記第１シリ
コン層パターンと整列されるトレンチを形成することに
より、前記基板に活性領域を形成する段階と、 前記トレンチの内面を酸化させて、前記トレンチの内面
上にトレンチ熱酸化膜を形成する段階と、及び前記トレ
ンチを埋立てるフィールド酸化膜を形成する段階と、及
び前記第１シリコン層パターン上に層間誘電膜及びコン
トロールゲートを順次形成する段階を具備することを特
徴とする不揮発性メモリ装置の製造方法。 - 【請求項３９】 前記Ｇｅ−ドープシリコン層は、前記
第１シリコン層の厚さより１/２以下の厚さで形成する
ことを特徴とする請求項３８に記載の不揮発性メモリ装
置の製造方法。 - 【請求項４０】 前記Ｇｅ−ドープシリコン層内のＧｅ
ドーピング濃度は０．１〜０．３ａｔ％であることを特
徴とする請求項３８に記載の不揮発性メモリ装置の製造
方法。 - 【請求項４１】 前記Ｇｅ−ドープシリコン層は、蒸着
が進行されるほどＧｅドーピングの濃度が低くなるよう
形成されることを特徴とする請求項３８に記載のセルフ
アライン−シャロートレンチ素子分離法。 - 【請求項４２】 前記Ｇｅ−ドープシリコン層は、蒸着
初期のＧｅドーピング濃度が０．１〜０．３ａｔ％の値
を有するようにし、蒸着後表面でのＧｅドーピング濃度
が除去されるように形成されることを特徴とする請求項
４１に記載の不揮発性メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR200042695 | 2000-07-25 | ||
| KR1020000042695A KR100335999B1 (ko) | 2000-07-25 | 2000-07-25 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110830A true JP2002110830A (ja) | 2002-04-12 |
Family
ID=19679770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223558A Pending JP2002110830A (ja) | 2000-07-25 | 2001-07-24 | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020072197A1 (ja) |
| JP (1) | JP2002110830A (ja) |
| KR (1) | KR100335999B1 (ja) |
| TW (1) | TWI222115B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175421A (ja) * | 2003-12-11 | 2005-06-30 | Hynix Semiconductor Inc | 半導体素子の素子分離膜の形成方法 |
| JP2006041489A (ja) * | 2004-06-25 | 2006-02-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006196843A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006269814A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7199425B2 (en) | 2003-05-26 | 2007-04-03 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| JP2007123945A (ja) * | 2007-02-13 | 2007-05-17 | Toshiba Corp | 半導体装置 |
| JP2007150236A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| KR100795683B1 (ko) * | 2002-04-19 | 2008-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조 방법 |
| KR100803663B1 (ko) | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP2010272675A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203894A (ja) * | 2001-01-04 | 2002-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR20020091982A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법 |
| KR100423907B1 (ko) * | 2001-06-14 | 2004-03-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6593187B1 (en) * | 2001-08-27 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a square poly spacer in flash |
| KR100426485B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| KR100466195B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| KR100485518B1 (ko) * | 2002-09-18 | 2005-04-27 | 동부아남반도체 주식회사 | 셀로우 트렌치 소자분리막의 제조 방법 |
| KR100481862B1 (ko) * | 2002-09-19 | 2005-04-11 | 삼성전자주식회사 | 스플리트 게이트형 플래시 메모리 소자의 제조방법 |
| US20040065937A1 (en) * | 2002-10-07 | 2004-04-08 | Chia-Shun Hsiao | Floating gate memory structures and fabrication methods |
| US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
| US6828212B2 (en) * | 2002-10-22 | 2004-12-07 | Atmel Corporation | Method of forming shallow trench isolation structure in a semiconductor device |
| US6709924B1 (en) * | 2002-11-12 | 2004-03-23 | Advanced Micro Devices, Inc. | Fabrication of shallow trench isolation structures with rounded corner and self-aligned gate |
| ITTO20020997A1 (it) * | 2002-11-15 | 2004-05-16 | St Microelectronics Srl | Procedimento autoalllineato per la fabbricazione di |
| JP2004235313A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
| KR100497603B1 (ko) * | 2003-03-17 | 2005-07-01 | 삼성전자주식회사 | 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 |
| KR100487657B1 (ko) * | 2003-08-13 | 2005-05-03 | 삼성전자주식회사 | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 |
| US7183153B2 (en) | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| US7091091B2 (en) * | 2004-06-28 | 2006-08-15 | Promos Technologies Inc. | Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer |
| US7138307B2 (en) * | 2004-08-04 | 2006-11-21 | Intel Corporation | Method to produce highly doped polysilicon thin films |
| US7482223B2 (en) * | 2004-12-22 | 2009-01-27 | Sandisk Corporation | Multi-thickness dielectric for semiconductor memory |
| JP2007036260A (ja) * | 2005-07-27 | 2007-02-08 | Samsung Electronics Co Ltd | 不揮発性記憶装置及びその製造方法 |
| KR100670925B1 (ko) * | 2005-08-01 | 2007-01-19 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7541240B2 (en) * | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
| US8921193B2 (en) * | 2006-01-17 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pre-gate dielectric process using hydrogen annealing |
| WO2008048985A2 (en) * | 2006-10-17 | 2008-04-24 | Texas Instruments Incorporated | Method of manufacturing integrated deep and shallow trench isolation structures |
| DE102006048960B4 (de) * | 2006-10-17 | 2016-12-15 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben |
| US8809932B2 (en) * | 2007-03-26 | 2014-08-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device |
| US20090004812A1 (en) * | 2007-06-29 | 2009-01-01 | Lee Yung Chung | Method for producing shallow trench isolation |
| CN102738220B (zh) * | 2011-04-12 | 2014-08-13 | 中芯国际集成电路制造(上海)有限公司 | Ono结构及其制造方法 |
| US9466696B2 (en) | 2012-01-24 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US9171925B2 (en) | 2012-01-24 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-gate devices with replaced-channels and methods for forming the same |
| US9281378B2 (en) * | 2012-01-24 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin recess last process for FinFET fabrication |
| KR101900042B1 (ko) | 2012-05-10 | 2018-09-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103066006B (zh) * | 2012-06-21 | 2015-03-11 | 北京芯盈速腾电子科技有限责任公司 | 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法 |
| US8501566B1 (en) * | 2012-09-11 | 2013-08-06 | Nanya Technology Corp. | Method for fabricating a recessed channel access transistor device |
| US9443962B2 (en) | 2012-11-09 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessing STI to increase fin height in fin-first process |
| US9349837B2 (en) | 2012-11-09 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessing STI to increase Fin height in Fin-first process |
| CN105575968B (zh) * | 2014-10-17 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
| CN105845631A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
| US11664438B2 (en) * | 2019-11-05 | 2023-05-30 | Winbond Electronics Corp. | Semiconductor structure and method for forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900015249A (ko) * | 1989-03-31 | 1990-10-26 | 이만용 | 이피롬 셀의 제조방법 |
| US6034393A (en) * | 1997-06-16 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device using trench isolation and manufacturing method thereof |
| JP4309492B2 (ja) * | 1998-05-29 | 2009-08-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH11103033A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
-
2000
- 2000-07-25 KR KR1020000042695A patent/KR100335999B1/ko not_active IP Right Cessation
-
2001
- 2001-02-14 TW TW090103264A patent/TWI222115B/zh active
- 2001-06-05 US US09/874,087 patent/US20020072197A1/en not_active Abandoned
- 2001-07-24 JP JP2001223558A patent/JP2002110830A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795683B1 (ko) * | 2002-04-19 | 2008-01-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 커패시터 제조 방법 |
| US7199425B2 (en) | 2003-05-26 | 2007-04-03 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| US7391076B2 (en) | 2003-05-26 | 2008-06-24 | Kabushiki Kaisha Toshiba | Non-volatile memory cells |
| JP2005175421A (ja) * | 2003-12-11 | 2005-06-30 | Hynix Semiconductor Inc | 半導体素子の素子分離膜の形成方法 |
| JP2006041489A (ja) * | 2004-06-25 | 2006-02-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8039336B2 (en) | 2004-06-25 | 2011-10-18 | Renesas Electronics Corporation | Semiconductor device and method of fabrication thereof |
| JP4671775B2 (ja) * | 2004-06-25 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7846788B2 (en) | 2004-06-25 | 2010-12-07 | Renesas Electronics Corporation | Semiconductor device and method of fabrication thereof |
| JP2006196843A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7718490B2 (en) | 2005-03-24 | 2010-05-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device and manufacturing method therefor |
| JP2006269814A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2007150236A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| KR100803663B1 (ko) | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP4557992B2 (ja) * | 2007-02-13 | 2010-10-06 | 株式会社東芝 | 半導体装置 |
| JP2007123945A (ja) * | 2007-02-13 | 2007-05-17 | Toshiba Corp | 半導体装置 |
| JP2010272675A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI222115B (en) | 2004-10-11 |
| KR20020008689A (ko) | 2002-01-31 |
| KR100335999B1 (ko) | 2002-05-08 |
| US20020072197A1 (en) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110830A (ja) | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| KR100339890B1 (ko) | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 | |
| US6620681B1 (en) | Semiconductor device having desired gate profile and method of making the same | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| KR101014036B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| JP2006310845A (ja) | Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法 | |
| JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
| JP4270670B2 (ja) | 半導体装置及び不揮発性半導体記憶装置の製造方法 | |
| JP2004214621A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100341480B1 (ko) | 자기 정렬된 얕은 트렌치 소자 분리 방법 | |
| JP2004179624A (ja) | 半導体素子の製造方法 | |
| JP4015369B2 (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| JP2005322920A (ja) | Ｅｅｐｒｏｍセルの製造方法 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100670916B1 (ko) | 자기정렬된 셸로우 트렌치 소자분리방법 및 이를 이용한불휘발성 메모리장치의 제조방법 | |
| KR100523918B1 (ko) | 플래시 소자의 제조 방법 | |
| KR100673224B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20060133640A (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2006310484A (ja) | 半導体装置の製造方法 | |
| KR20020095690A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US20090081847A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| KR100607345B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2010040754A (ja) | 半導体装置およびその製造方法 |