JP2007036260A - 不揮発性記憶装置及びその製造方法 - Google Patents

不揮発性記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2007036260A
JP2007036260A JP2006205232A JP2006205232A JP2007036260A JP 2007036260 A JP2007036260 A JP 2007036260A JP 2006205232 A JP2006205232 A JP 2006205232A JP 2006205232 A JP2006205232 A JP 2006205232A JP 2007036260 A JP2007036260 A JP 2007036260A
Authority
JP
Japan
Prior art keywords
insulating film
active region
pattern
memory device
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006205232A
Other languages
English (en)
Inventor
Dong-Yean Oh
東 妍 呉
Teikaku Sai
定 ▲かく▼ 崔
Jai Hyuk Song
在 ▲かく▼ 宋
Jong-Kwang Lim
鍾 光 林
Jae-Young Ahn
宰 永 安
Ki-Hyun Hwang
棋 鉉 黄
Jin-Gyun Kim
振 均 金
Hong-Suk Kim
泓 ▲せき▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050068567A external-priority patent/KR20070013892A/ko
Priority claimed from KR1020050113639A external-priority patent/KR20070055201A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007036260A publication Critical patent/JP2007036260A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】不揮発性記憶装置を提供する。
【解決手段】この記憶装置は半導体基板に活性領域を限定する素子分離膜と、前記活性領域に形成されたトンネル絶縁膜と、前記活性領域の縁部上に形成された絶縁膜パターンを含む。本発明で前記絶縁膜パターンは前記浮遊ゲートの下部面縁部だけではなく前記浮遊ゲートの側壁にも接触されて浮遊ゲートの角部分が絶縁膜で囲まれることが特徴である。記入または消去動作で制御ゲート電極に電圧が印加される時、活性領域の中央部分と浮遊ゲートとの間の電界に比べて相対的に弱い電界が活性領域の縁部と浮遊ゲートの間に形成される。従って、活性領域の角と浮遊ゲートの角の間に電界の集中が抑制される。
【選択図】図５

Description

本発明は半導体装置及びその製造方法に係り、さらに具体的には不揮発性記憶装置及びその製造方法に関するものある。
電気的にデータが記入及び消去され、電源がなくても貯蔵されたデータが維持される不揮発性記憶装置は電荷が移動するトンネル絶縁膜に高い信頼性が要求される。
図１は従来の不揮発性記憶装置を示す平面図である。
図２及び図３はそれぞれ図１のＩ‐Ｉ’及びＩＩ‐ＩＩ’線に沿う断面図である。
図１乃至図３を参照すると、代表的な不揮発性記憶装置であるフラッシュ記憶装置は半導体基板１０に素子分離膜２０が形成されて活性領域を限定しており、活性領域及び素子分離膜２０の上部を横切って複数個のワードラインＷＬが形成されている。前記ワードラインＷＬは活性領域上部に独立的に形成された複数個の浮遊ゲート３２と前記浮遊ゲート３２上部に形成されて前記活性領域及び前記素子分離膜２０の上部を横切る制御ゲート電極３６と、前記浮遊ゲート３２及び前記制御ゲート電極３６の間に介在されたゲート層間誘電膜３４で構成される。前記浮遊ゲート３２と前記活性領域の間にトンネル絶縁膜３０が介在される。
前記浮遊ゲート３２の幅はその下部の活性領域と同一、またはさらに広く形成されて前記浮遊ゲート３２の一部分が素子分離膜２０上に重畳されることもできる。前記素子分離膜２０は前記活性領域の上部面よりも高く突出された部分を有し、前記素子分離膜２０の突出された部分は前記浮遊ゲート３２の側壁全面と接触または側壁の一部分と接触されることができる。
トランジスタの信頼性を示す指標として界面トラップ密度（ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｙ；Ｎｉｔ）値を使う。不揮発性記憶装置でこの値はＦＮトンネリングによるトンネル酸化膜界面のシリコン格子損傷を示し、Ｎｉｔ値が高ければ高いほど記入／消去サイクル回数が増加すればするほど、電荷が界面にトラップされて記入閾値電圧と消去閾値電圧の間隔が漸進的に減る。その結果、記憶セルの記入／消去判読マージンが減少するようになる。
不揮発性記憶装置はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程を利用して活性領域を限定する。この時、活性領域の縁部は物理的応力によって格子損傷を受けるようになる。以後、トンネル絶縁膜が形成される時、図４に図示されたように、活性領域の中央ｔｏｘに比べて活性領域の縁部でトンネル絶縁膜の厚さｔｅが薄くなるエッジ薄膜（ｅｄｇｅ‐ｔｈｉｎｎｉｎｇ）となる。これは記入／消去動作でトンネル絶縁膜の厚さが相対的に薄い活性領域縁部に電界の集中を誘発し、この部位でトラップ密度が急激に増加する。活性領域の幅が小さければ小さいほど縁部の占める割合が増加するから、素子が高集積化されることによって信頼性が急激に低下されることが予想される。
本発明が解決しようとする技術的課題は、記入及び消去動作の時、活性領域の縁部ではなく、中央部位でＦＮトンネリングが行われるようにする不揮発性記憶装置及びその製造方法を提供することである。
本発明が解決しようとする他の技術的課題は、記入及び消去動作の時、活性領域の縁部のトンネル絶縁膜に相対的に低い電界が形成される不揮発性記憶装置及びその製造方法を提供することである。
前記技術的課題を果たすために本発明は活性領域と浮遊ゲートの間にトンネル絶縁膜が介在され、活性領域の縁部と浮遊ゲートの間には前記トンネル絶縁膜よりもさらに厚い絶縁膜が介在された不揮発性記憶装置及びその製造方法を提供する。
この記憶装置は半導体基板に活性領域を限定する素子分離膜と、前記活性領域に形成されたトンネル絶縁膜と、前記活性領域の縁部上に形成された絶縁膜パターンを含む。前記トンネル絶縁膜及び前記絶縁膜パターン上に浮遊ゲートが形成され、前記活性領域及び前記素子分離膜の上部を横切る制御ゲート電極が前記浮遊ゲート上部に形成される。前記浮遊ゲート及び前記制御ゲート電極との間にはゲート層間誘電膜が介在される。本発明で前記絶縁膜パターンは前記浮遊ゲートの下部面縁部だけではなく、前記浮遊ゲートの側壁にも接触されて前記浮遊ゲートの角部分が絶縁膜で囲まれることが特徴である。前記絶縁膜パターンと前記活性領域の間に熱酸化膜が介在されて基板と絶縁膜の間の界面特性を向上させることもできる。
前記浮遊ゲートの幅は前記活性領域の幅よりも広くて前記素子分離膜上に一部分が重畳されるまたは、前記活性領域の幅よりも狭くて前記活性領域の縁部は前記浮遊ゲートと重畳されないこともある。前記トノル絶縁膜は前記絶縁膜パターンの間の活性領域と前記絶縁膜パターン下部の活性領域に形成されることもでき、前記絶縁膜パターンの間の活性領域に制限的に形成されることもできる。
前記素子分離膜は前記活性領域の上部面よりも高く突出された部分を有することができ、前記浮遊ゲートは前記素子分離膜の突出された部分の間に位置する。前記浮遊ゲートの最上部面は前記素子分離膜の突出された部分の上部面に整列されることができる。この時、前記絶縁膜パターンは前記素子分離膜と前記浮遊ゲートの間に介在されることができる。前記素子分離膜の突出された部分はリセスされて前記浮遊ゲートの側壁の一部分が露出されるまたは、前記活性領域の上部面よりも低くリセスされた領域が素子分離膜に形成されていることもできる。
前記浮遊ゲートは上部面が平坦な構造、素子分離膜に隣接する縁部分が中央部分よりも高い構造、または素子分離膜に隣接する縁部分が中央部分よりも低い構造を有することもできる。
上述の技術的課題を果たすために本発明は活性領域の縁部にトンネル絶縁膜に比べて厚い絶縁膜を形成する不揮発性記憶装置の製造方法を提供する。この方法は半導体基板をエッチングして活性領域を限定する複数個のトレンチを形成し、前記活性領域の表面よりも高く突出された部分を持つ素子分離膜を前記トレンチにそれぞれ形成することを含む。前記素子分離膜の突出された側壁及び前記活性領域の縁部をコンフォーマルに覆う絶縁膜パターンを形成し、前記活性領域にトンネル酸化膜を形成する。前記トンネル酸化膜及び前記絶縁膜パターン上に浮遊ゲートパターンを形成する。
前記絶縁膜パターンは前記素子分離膜が形成された活性領域にコンフォーマルの絶縁膜を形成し、この絶縁膜をパターニングして形成することができる。前記コンフォーマルの絶縁膜はスペーサ絶縁膜を形成してこれをエッチングマスクで使ってパターニングすることができる。具体的に、前記素子分離膜の突出された側壁を覆う絶縁膜にスペーサパターンを形成し、前記スペーサパターンを、エッチングマスクを使って絶縁膜の一部分がリセスされるようにエッチングする。続いて、前記スペーサパターンを除去し、前記絶縁膜のリセスされた部分で活性領域が露出するように前記絶縁膜をエッチングして前記絶縁膜パターンを形成することができる。
前記素子分離膜の突出部の間の間隔が前記活性領域の幅よりも大きくなるように前記素子分離膜を等方性エッチングすることができる。前記コンフォーマルの絶縁膜の厚さによって前記浮遊ゲートの幅は前記活性領域の幅よりも広くまたは狭くすることができる。前記浮遊ゲートは素子分離膜の突出部との間に導電膜が完全に満たされるように形成することによって上部面を平坦に形成することもでき、導電膜をコンフォーマルに形成することで素子分離膜に隣接した部分が上部に突出される構造を有することもできる。また、上部面が平坦な浮遊ゲートの側壁の一部分が露出するように素子分離膜をリセスし、浮遊ゲートの露出した部分を熱酸化して除去して素子分離膜に隣接した部分が中央部分よりも低い構造を作ることもできる。
前記技術的課題を果たすために本発明はトンネル絶縁膜が形成される活性領域の縁部に厚い絶縁膜を形成する方法を提供する。この方法は半導体基板上に上部に突出された突出部を有する素子分離膜を形成して活性領域を限定し、前記突出部及び前記活性領域を連続的にコンフォーマルに覆う第１絶縁膜を形成することを含む。前記素子分離膜の突出部に形成された第１絶縁膜の側壁に前記活性領域の縁部を覆うスペーサパターンを形成する。前記活性領域上の前記第１絶縁膜をエッチングして前記活性領域の縁部を覆う縁部絶縁膜パターンを形成し、前記スペーサパターンを除去する。前記活性領域上に前記縁部絶縁膜パターンと連続的なトンネル絶縁膜を形成する。
上述のように本発明によれば、記入または消去動作で制御ゲート電極に電圧が印加される時、活性領域の中央部分と浮遊ゲートの間の電界に比べて相対的に弱い電界が活性領域の縁部と浮遊ゲートとの間に形成される。
本発明によれば、電界が集中される構造を有する活性領域の角と浮遊ゲートの角との間にトンネル絶縁膜よりも厚い絶縁膜を介在することによって活性領域の角と浮遊ゲートの角の間に電界が集中されることを防止することができる。従って、この部位でＦＮトンネリングが活発に行われる理由によるトラップ密度の増加が抑制されて素子の信頼性が向上されることができる。
また、活性領域の面積よりも狭い面積で電荷のトンネリングが行われるから、カップリング比に寄与するトンネル絶縁膜の面積を減少させることができるから相対的に高いカップリングを有することができる。
以下、添付する図面を参照して本発明の望ましい実施形態を詳しく説明する。しかし、本発明はここで説明される実施形態に限定されなく、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底的で完全になることができるように、そして当業者に本発明の思想が充分に伝達されるようにするために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるまたはこれらとの間に第３の層が介在されることもできる。明細書の全体にかけて同一の参照番号に表示された部分は同一構成要素を示す。
図５は本発明の一実施形態による不揮発性記憶装置の断面図である。
図５を参照すると、素子分離膜６０によって半導体基板５０に限定された活性領域上にトンネル絶縁膜７０が形成され、前記活性領域の縁部に形成されたトンネル絶縁膜７０上に絶縁膜パターン６６が形成されている。前記トンネル絶縁膜７０と前記絶縁膜パターン６６上に浮遊ゲート７２ｆが形成されている。通常の不揮発性記憶装置と同様に、前記浮遊ゲート７２ｆ上に前記活性領域及び前記素子分離膜６０の上部を横切る制御ゲート電極７６が形成されており、前記浮遊ゲート７２ｆと前記制御ゲート電極７６の間にゲート層間の誘電膜７４が介在されている。
前記素子分離膜６０は前記活性領域の表面よりも高く突出された部分を有し、前記浮遊ゲート７２ｆと前記素子分離膜６０との間に絶縁膜パターン６６が介在される。前記絶縁膜パターン６６は前記浮遊ゲートの下部面の縁部と側壁に連続的に接触される。前記浮遊ゲート７２ｆの上部面は前記素子分離膜６０の上部面に整列される。従って、前記絶縁膜パターン６６は前記浮遊ゲートの側壁全面に接触されていることができる。前記浮遊ゲート７２ｆの幅は前記活性領域の幅よりも広く形成されることができる。従って、前記浮遊ゲート７２ｆの縁部の一部分が前記素子分離膜６０に重畳されることができる。
図６に図示されたように、前記素子分離膜６０の突出された部分は前記浮遊ゲート７２ｆの上部面よりも低くリセスされることができる。前記浮遊ゲート７２ｆの側壁の一部分が前記素子分離膜の間に露出される。前記ゲート層間の誘電膜７４ａは前記浮遊ゲート７２ｆの上部面と側壁の一部分に形成される。前記制御ゲート電極７６ａの一部分が下方に伸長されて前記浮遊ゲート７２ｆと前記制御ゲート電極７６ａの対向面積が増加される。この構造で前記絶縁膜パターン６６は前記浮遊ゲート７２ｆの下部面縁部と側壁の一部分に接触される。
図７に図示されたように、前記素子分離膜６０の突出された部分がさらに低くリセスされてその上部面が前記活性領域の表面よりも低くすることもできる。制御ゲート電極７６ｂは前記浮遊ゲート７２ｆの側壁を通って活性領域の表面よりも低く下方に伸長されることができる。制御ゲート電極７６ｂが下方に伸長されて活性領域の縁部と近ければ、活性領域の縁部と浮遊ゲートとの間に形成される垂直電界が側方に分散されて垂直電界がさらに弱化されることができる。図示されたように、この場合にも、前記絶縁膜パターン６６は浮遊ゲート７２ｆの下部面縁部と側壁を連続的に囲む構造を有し、浮遊ゲート７２ｆの角に電界が集中されることを抑制することができる。
図８乃至図１８は本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。
図８を参照すると、半導体基板５０にバッファ酸化膜５２及びハードマスク膜５４を形成する。前記ハードマスク膜５４はシリコン窒化膜、シリコン酸化膜及び反射防止層が積層された構造であることができる。前記バッファ酸化膜５２はシリコン窒化膜の応力が基板に加えられることを防ぐ。
図９を参照すると、前記ハードマスク膜５４、前記バッファ酸化膜５２及び前記半導体基板５０をエッチングして活性領域を限定するトレンチ５６を形成する。前記トレンチ５６を形成する間、基板の決定欠陷を治癒するために犠牲酸化工程を実施することもできる。
図１０を参照すると、前記基板５０の全面に前記トレンチ５６を満たす埋没絶縁膜５８を形成する。前記トレンチ５６内にボイドが生じないように前記埋没絶縁膜５８はギャップフィルが優秀な絶縁膜で形成する。
図１１を参照すると、前記ハードマスク膜５４が露出するまで前記埋没絶縁膜５８を平坦化して前記トレンチ５６に素子分離膜６０を形成する。前記埋没絶縁膜５８は化学的機械的研磨工程を利用して平坦化することができる。前記ハードマスク膜５４を除去して活性領域の上部に突出された素子分離膜の側壁を露出させる。結果的に、前記素子分離膜６０は前記活性領域の上部に突出された部分を有することになる。
図示されたように、活性領域の上部面とトレンチの側壁がなる角の曲率半径が小さい場合、活性領域の縁部に電界が集中する。他の方法で、トレンチによってなる角の曲率半径を増加させることもできる。
図１２及び図１３は活性領域とトレンチによってなる角の曲率半径を増加させるための方法を説明するための図面である。
図１２を参照すると、トレンチを形成する前にハードマスク膜５４とバッファ酸化膜５２をパターニングしてマスクパターンを形成する時、トレンチが形成される領域の基板が露出する。基板を熱処理すれば、前記露出した領域に犠牲熱酸化膜５５が形成される。前記犠牲熱酸化膜５５はマスクパターン下部まで浸透して一種のバードビーク（ｂｉｒｄ‘ｓ ｂｅａｋ）を形成するようになる。
図１３を参照すると、前記犠牲熱酸化膜５５を除去し、前記マスクパターンをエッチングマスクで使って前記半導体基板５０にトレンチを形成する。埋没絶縁膜を形成し、平坦化した後、前記ハードマスク膜５４除去すれば、図１１に図示された構造と類似の素子分離膜５０が形成される。しかし、前記活性領域と前記トレンチの側壁が会う角５９は図１１１に図示されたものよりも曲率半径が大きくなったことが分かる。
図１１または図１３を参照して説明する方法を利用して活性領域の上部に突出された部分を有する素子分離膜を形成した後、図１４に図示されたように、前記活性領域が露出するように前記バッファ酸化膜５２を除去する。前記バッファ酸化膜５２は等方性エッチングし、前記素子分離膜６０の一部分も共にエッチングされることができる。等方性エッチングによって前記素子分離膜６０の突出された部分との間の間隔は前記活性領域の幅よりも大きくなる。前記基板の全面にコンフォーマルの絶縁膜６２を形成する。前記絶縁膜６２は化学気相蒸着された酸化膜で形成することもできる。
図１５を参照すると、前記絶縁膜６２に対してエッチング選択性を有する物質を前記絶縁膜６２上にコンフォーマルに形成し、異方性エッチングしてスペーサパターン６４を形成する。前記絶縁膜６２に対してエッチング選択性を有する物質を用いるが、前記スペーサパターン６４を形成する間、前記絶縁膜６２の一部分がエッチングされることができる。必要によって前記スペーサパターン６４の間の活性領域上に形成された絶縁膜６２を追加にエッチングしてリセス領域６２ｒを形成し、前記活性領域の縁部の上部は絶縁膜が厚くなり前記活性領域の中央上部は絶縁膜が薄くなる。
図１６を参照すると、前記スペーサパターン６４を除去し、前記絶縁膜６２を等方性エッチングして絶縁膜パターン６６を形成する。前記絶縁膜パターン６６は前記素子分離膜６０に接し、前記活性領域の縁部を覆う。
図１７を参照すると、前記活性領域にトンネル絶縁膜７０を形成する。前記トンネル絶縁膜７０は前記絶縁膜パターン６６の間の活性領域上に形成される。前記トンネル絶縁膜７０熱酸化膜である場合、前記絶縁膜パターン６６下部の基板も熱酸化されてトノル絶縁膜７０が活性領域の全面に形成されることができる。しかし、絶縁膜パターン６６下部の熱酸化膜は絶縁膜パターン６６との間の活性領域に形成された熱酸化膜よりは薄い。本発明で、前記活性領域の縁部に形成されたトンネル絶縁膜と前記絶縁膜パターンの厚さの合計の厚さは前記活性領域の中央近所に形成されたトンネル絶縁膜の厚さよりも厚く形成する。これを考慮して、前記絶縁膜パターン６６の厚さを選択することができる。
続いて、図１７を参照すると、中央付近より縁部に厚い絶縁膜が形成される活性領域上に浮遊ゲート導電膜７２を形成する。前記浮遊ゲート導電膜７２は前記絶縁膜パターン６６の間のギャップ領域が満たされるように前記基板の全面に形成する。
図１８を参照すると、前記素子分離膜６０の上部面が露出するように前記浮遊ゲート導電膜７２を平坦化エッチングする。前記素子分離膜６０との間の活性領域上に浮遊ゲートパターン７２ｐが形成される。図１に図示されたように、素子分離膜６０はストライプ形状の活性領域を限定するから、前記浮遊ゲートパターン７２ｐは前記活性領域と同様に、ストライプ形状である。また、前記浮遊ゲートパターン７２ｐの上部面は前記素子分離膜の突出された部分の上部面に整列される。前記絶縁膜パターン６６は前記素子分離膜６０と前記浮遊ゲートパターン７２ｐの間に介在され、前記浮遊ゲートパターン７２ｐの下部面縁部から側壁の全面にかけて接触されている。
続いて、ゲート層間の誘電膜及び制御ゲート導電膜を形成し、制御ゲート導電膜、ゲート層間誘電膜及び浮遊ゲートパターン７２ｐを順次にパターニングして図５乃至図７に図示された浮遊ゲート７２ｆを形成することができる。前記浮遊ゲートパターン７２ｐと基板との間の距離は活性領域の中央近所と比べて活性領域の縁部から相対的に遠い。従って、活性領域の縁部と浮遊ゲートとの間に弱い電界が形成される。
スペーサパターンを利用して絶縁膜の一部分をエッチングすることによって活性領域の縁部を覆う絶縁膜パターンを形成する方法以外にも、絶縁膜を全面エッチング（ｂｌａｎｋ ｅｔｃｈ‐ｂａｃｋ）して活性領域の縁部を覆う絶縁膜パターンを形成することもできる。
図１９乃至図２１は本発明の第２実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。
図１９を参照すると、図１１または図１３に図示されたように、素子分離膜６０を形成し、活性領域が露出されるように素子分離膜の一部分とバッファ絶縁膜を等方性エッチングする。前記活性領域が露出した基板の全面にコンフォーマルの絶縁膜１６２を形成する。第２実施形態で前記絶縁膜１６２の厚さは第１実施形態でよりも厚く形成することができる。
図２０を参照すると、前記コンフォーマルの絶縁膜１６２を異方性エッチングしてその厚さを減らす。図示されたように、活性領域と素子分離膜の上部面で薄く、素子分離膜の側壁で厚い絶縁膜が残存する。エッチング特性によって素子分離膜の突出された部分の上部角で絶縁膜１６２が薄く残り、活性領域に近い突出された部分の下部角で絶縁膜の厚さが厚く残る。角部分に残る絶縁膜はその形態も角がある形態ではなく、ラウンドの形態であることを予想することができる。従って、前記活性領域の縁部近所に残存した絶縁膜１６２は素子分離膜に近づけば近づくほど厚くなって絶縁膜の上部面が傾斜を有することができる。
図２１を参照すると、前記活性領域が一部分露出するように前記絶縁膜１６２を等方性エッチングして前記活性領域の縁部を覆う絶縁膜パターン１６６を形成する。前記活性領域の縁部近所に残存した絶縁膜１６２が素子分離膜に近づけば近づくほど厚いから、絶縁膜パターン１６６は図示されたような形状を有しなくても活性領域の縁部を覆うことができる。活性領域の露出する面積は不揮発性記憶素子の記入／消去時、電荷のトンネリングを考慮して選択することができる。
続いて、第１実施形態で記述されたように浮遊ゲートパターンを形成する後続工程を進行して図５乃至図７に図示されたことと同様に、活性領域の中央部分と比べて縁部で浮遊ゲートと基板との間にさらに厚い絶縁膜が介在された不揮発性記憶装置を形成することができる。
図２２乃至図２６は本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。
図２２を参照すると、第１実施形態及び第２実施形態と類似に、素子分離膜を等方性エッチングして素子分離膜の突出部との間の距離を活性領域よりも広く作った後に、絶縁膜２６２を形成する。第３実施形態で前記絶縁膜２６２は第１実施形態に比べて厚く形成する。前記絶縁膜２６２の厚さは以後、形成される浮遊ゲートの幅が活性領域の幅よりも小さく形成されることを考慮して決めることができる。
前記絶縁膜２６２は活性領域と素子分離膜上にコンフォーマルに形成する。前記素子分離膜と前記基板のプロファイルによって前記絶縁膜２６２は端差が形成されて活性領域上に側壁部を有する。前記絶縁膜２６２の側壁部にスペーサパターン２６４を形成する。前記絶縁膜２６２の側壁部は前記活性領域の境界から一定間隔の中央に移動した面に位置する。前記活性領域の上部に形成されたスペーサパターン２６４との間に前記絶縁膜２６２の一部分が露出し、前記露出した絶縁膜２６２を一定深さぐらいエッチングしてリセスされた領域２６２ｒを形成する。この時、前記絶縁膜２６２は異方性乾式エッチングされることができ、活性領域に現われてエッチング損傷されないように、前記リセスされた領域２６２ｒには絶縁膜を残すのが適切である。
図２３を参照すると、前記スペーサパターン２６４を除去する。前記活性領域の一部分が露出するように前記スペーサパターン２６４を除去し、露出した絶縁膜２６２を等方性エッチングして絶縁膜パターン２６６を形成する。この時、露出する活性領域がエッチング損傷されないように等方性湿式エッチングすることが望ましい。等方性エッチングによって前記リセスされた領域２６２ｒよりも拡張された活性領域が露出し、前記絶縁膜２６２の側壁部も素子分離膜の方に後退する。この時の結果物で、前記絶縁膜２６２の側壁部は前記活性領域の上部に位置するようにする。これのために、最初形成される絶縁膜２６２の厚さ、前記リセス領域２６２ｒに残っている絶縁膜の厚さ、前記絶縁膜２６２の等方性エッチング厚さ及びその他の洗浄工程などを考慮するべきである。
前記露出した活性領域にトンネル絶縁膜２７０を形成する。前記トンネル絶縁膜２７０は露出した活性領域の基板を熱酸化して形成することができる。この時、前記絶縁膜パターン２６６が酸素の拡散を阻止して前記絶縁膜パターン２６６下部の基板は熱酸化されないこともできる。従って、前記トンネル絶縁膜２７０は縁部の一部だけが絶縁膜パターン２６６下部まで浸透し、大体的に前記絶縁膜パターン２６６との間の活性領域に形成されることができる。
図２４を参照すると、第１実施形態で記述されたように、浮遊ゲートパターンを形成する後続工程を進行して浮遊ゲート２７２ｆ、ゲート層間誘電膜２７４及び制御ゲート電極２７６を形成する。前記浮遊ゲート２７２ｆは前記絶縁膜パターン２６６との間の領域に形成されるから、活性領域よりも幅が小さい。また、浮遊ゲート２７２ｆの縁部は厚い絶縁膜パターン２６６上に位置するから、トランジスタのチャネルと作用する部分は前記トンネル絶縁膜２７０下部の活性領域になる。従って、電界が集中されることができる活性領域の角と浮遊ゲートの角はトランジスタのチャネル外部に位置して素子の動作に及ぶ影響は微微たるものである。
前記ゲート層間誘電膜２７４を形成する前に、前記素子分離膜６０の突出された部分の一部を除去すれば、図２５に図示されたように、制御ゲート電極２７６ａが前記浮遊ゲート２７２ｆの側壁まで下部に伸長されることができる。ひいては、前記活性領域の上部面よりも低くリセスされるように前記素子分離膜６０を除去すれば、図２６に図示されたように制御ゲート電極２７６ｂが前記活性領域の上部面よりもさらに低い領域まで下部に伸長されることができる。
図２７乃至図３０は本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。
図２７を参照すると、第１実施形態と同様に、活性領域の幅よりも素子分離膜の突出部との間の距離がさらに大きくなるように素子分離膜の突出部が等方性エッチングする。前記結果物を熱処理して前記活性領域に熱酸化膜６１を形成する。
図２８を参照すると、熱酸化膜６１が形成された基板の全面にコンフォーマルの絶縁膜３６２を形成する。前記絶縁膜３６２は前記素子分離膜６０が突出された部分の側壁に沿って形成されて側壁部を形成することができる。前記絶縁膜３６２の側壁部にスペーサパターン３６４を形成し、前記スペーサパターン３６４をエッチングマスクで使って前記絶縁膜３６２及び前記熱酸化膜６１をエッチングする。前記活性領域の縁部には前記熱酸化膜パターン６１ｅと前記絶縁膜３６２が積層された絶縁膜が残存する。前記絶縁膜３６２はＭＴＯ酸化膜で形成することができる。前記熱酸化膜６１はＭＴＯ酸化膜に比べて低い界面トラップ密度を有することができ、またトンネル絶縁膜と同質の酸化膜であるからＭＴＯ酸化膜下部でバッファ酸化膜の役目ができる。
図２９を参照すると、前記スペーサパターン３６４を除去し、前記活性領域にトンネル絶縁膜３７０を形成する。前記活性領域の縁部には前記熱酸化膜パターン６１ｅと前記絶縁膜３６２が積層された厚い絶縁膜が形成され、前記活性領域の中央部分には相対的に薄いトンネル絶縁膜３７０が形成される。
図３０を参照すると、第１実施形態で記述されたように、浮遊ゲートパターンを形成する後続工程を進行して浮遊ゲート３７２ｆ、ゲート層間の誘電膜３７４及び制御ゲート電極３７６を形成する。結果的に、図５乃至図７に図示された第１実施形態と同様に、活性領域の中央部分と比べて縁部で浮遊ゲート３７２ｆと基板との間にさらに厚い絶縁膜が介在された不揮発性記憶装置を形成することができる。
図３１及び図３２は前記第４実施形態の変形形態を説明するための図面である。
図３２を参照すると、前記スペーサパターン３６４を除去した後、前記絶縁膜３６２も除去することができる。この時、前記絶縁膜３６２を除去する間に、前記熱酸化膜パターン６１ｅが残存することが望ましい。前記絶縁膜３６２を、化学気相蒸着法を利用して形成されたＭＴＯ酸化膜で形成すれば、熱酸化膜に比べてＭＴＯ酸化膜のエッチング速度が早いから、前記熱酸化膜６１ｅが残ることができる。前記絶縁膜３６２は等方性湿式エッチングで除去する。
続いて、第１実施形態で記述されたように、浮遊ゲートパターンを形成する後続工程を進行して図５乃至図７に図示されたことと同様に、活性領域の中央部分と比べて縁部で浮遊ゲートと基板との間にさらに厚い絶縁膜が介在された不揮発性記憶装置を形成することができる。
上述の実施形態で活性領域上に形成される浮遊ゲートは上部面が平坦な構造で図示した。しかし、浮遊ゲートと制御ゲート電極の対向面積を増加させるために、前記浮遊ゲートの上部面は凹凸を有することもできる。
図３３乃至図３５は上部面積が増加された構造の浮遊ゲートを有する本発明の第１変形形態を説明するための図面である。
図３３を参照すると、活性領域面よりも高く突出された部分を有する素子分離膜６０と、前記素子分離膜６０の側壁及び活性領域の縁部を覆う絶縁膜パターン６６と、前記活性領域に形成されたトンネル絶縁膜７０を形成する。図３３は第１実施形態の場合だけを図示したが、活性領域にトノル絶縁膜が形成され、活性領域の縁部にはトノル絶縁膜よりも相対的に厚い絶縁膜が形成される本発明の第１乃至第４実施形態いずれにも適用されることができる。コンフォーマルのフローティングゲート導電膜４７２を活性領域の縁部に相対的に厚い絶縁膜が形成された結果物上に形成する。
図３４を参照すると、前記フローティングゲート導電膜４７２を平坦化エッチングして前記活性領域上に分離されたフローティングゲートパターン４７２ｐを形成する。前記フローティングゲート導電膜４７２は化学的機械的研磨工程を利用して平坦化することができる。この時、コンフォーマルのフローティングゲート導電膜４７２によって活性領域上に定義される凹み部分を犠牲絶縁膜で満たして化学的機械的研磨工程を実施することができる。コンフォーマルのフローティングゲート導電膜４７２を平坦化エッチングして活性領域上に分離されたフローティングゲートパターン４７２ｐはその縁部が前記素子分離膜７０の突出された側壁に沿って上部に伸長される。結果的に、前記素子分離膜７０に隣接する前記フローティングゲートパターン４７２ｐの縁部はフローティングゲートパターン４７２ｐの中央よりも厚く形成され、前記フローティングゲートパターン４７２ｐの上部面が凹凸構造になる。
図３５を参照すると、前記フローティングゲートパターン４７２ｐの上部面をコンフォーマルに覆うゲート層間誘電膜４７４を形成し、前記ゲート層間誘電膜４７４上に制御ゲート導電膜４７６を形成する。続いて、前記制御ゲート導電膜４７６、前記ゲート層間誘電膜４７４及び前記フローティングゲートパターン４７２ｐをパターニングして制御ゲート電極及び浮遊ゲートを形成する。
第１乃至第４実施形態と同様に、第１変形形態で、前記浮遊ゲートパターン４７２ｐを形成した後、前記素子分離膜７０の突出された部分を一部分エッチングして前記制御ゲート電極が浮遊ゲートの側壁に対向するように形成することもでき、前記素子分離膜７０を前記活性領域よりも低くリセスして前記制御ゲート電極が活性領域よりもさらに低い領域まで伸長されるようにすることもできる。
図３６乃至図３８は上部面積が増加された構造の浮遊ゲートを有する本発明の第１変形形態を説明するための図面である。
図３６を参照すると、前記活性領域上に浮遊ゲートパターン５７２ｐを形成する段階までは第１乃至第４実施形態のいずれか一つを適用することができる。前記素子分離膜７０の突出された部分の一部を除去して前記浮遊ゲートパターン５７２ｐの側壁を一部露出させる。露出した浮遊ゲートパターン５７２ｐを熱酸化する。記浮遊ゲートパターン５７２ｐは一般的にポリシリコンで形成するから、熱酸化によって前記浮遊ゲートパターン５７２ｐの露出した部分がシリコン酸化膜５７３で変形される。図示されたように、シリコン酸化膜５７３は浮遊ゲートパターン５７２ｐの露出した部分に沿ってコンフォーマルに形成され、縁部よりも中が突出された形状を熱参加されない浮遊ゲートパターン５７２ｐが残る。
図３７を参照すると、前記シリコン酸化膜５７３を除去しない浮遊ゲートパターン５７２ｐを露出させる。素子分離膜７０に覆われた浮遊ゲートも一部分熱酸化されることができる。また、前記シリコン酸化膜５７３を除去する間、前記素子分離膜の突出された部分も一部分さらに除去されることもできる。
図３８を参照すると、前記浮遊ゲートパターン５７２ｐ上にゲート層間誘電膜５７４及び制御ゲート導電膜５７６を形成する。前記浮遊ゲートパターン５７２ｐは上部面が凹凸構造であるから、制御ゲート導電膜と浮遊ゲートパターンの対向面積が広い。続いて、前記制御ゲート導電膜５７６、前記ゲート層間誘電膜５７４及び前記浮遊ゲートパターン５７２ｐをパターニングして制御ゲート電極及び浮遊ゲートパターンを形成する。
図３９乃至図４５は本発明の望ましい実施形態による不揮発性記憶装置の製造方法の一部分を説明するための図面である。
図３９を参照すると、半導体基板１００素子分離膜１０２を形成して複数個の活性領域を限定する。前記素子分離膜１０２は前記半導体基板面から上部に突出された突出部１０４を有するように形成する。前記突出部１０４は通常のトレンチ素子分離技術または自己整列トレンチ素子分離技術を利用して形成することができる。例えば、ハードマスクパターンを形成して半導体基板にトレンチを形成し、前記トレンチを満たす絶縁膜を形成した後、平坦化して前記素子分離膜１０２を形成し、前記ハードマスク膜を除去して前記半導体基板上部に突出された素子分離膜の側壁を露出させる。その結果、前記半導体基板１００上部には前記ハードマスクパターンの厚さに対応される高さで突出された素子分離膜の突出部１０４が形成される。本発明で、前記ハードマスクパターンを除去した後、前記素子分離膜の突出部１０４側壁を等方性エッチバックして図３９に図示されたように、前記突出部１０４の幅をさらに減らすことができる。しかし、前記突出部１０４の幅を縮小するか否か及び縮小範囲は本発明で制限されない。
前記突出部１０４の幅を減らして前記活性領域両側の突出部１０４の間の距離が前記活性領域の幅よりも大きい場合、以後形成される浮遊ゲートパターンの上部面積が前記活性領域に対向する浮遊ゲート下部面積よりも相対的に大きく形成されてカップルリング比が向上されることができる。
図４０を参照すると、前記半導体基板１００の全面に第１絶縁膜１０６をコンフォーマルに形成する。前記第１絶縁膜１０６は前記突出部１０４の側壁及び前記活性領域に連続的に形成されて基板の全面をコンフォーマルに覆う。前記第１絶縁膜１０６は酸化膜または窒化膜で形成されることができる。例えば、前記第１絶縁膜１０６はソースガスによってＴＣＳ‐ＳｉＯ２、ＤＣＳ‐ＳｉＯ２、ＳｉＨ４‐ＳｉＯ２に形成するまたは形成方法によってラジカル酸化または窒化、プラズマ酸化または窒化工程を適用して形成するまたは、Ｏ３酸化膜で形成することができる。
前記第１絶縁膜１０６上にスペーサ膜１０８をコンフォーマルに形成する。前記スペーサ膜１０８は前記第１絶縁膜１０６に対してエッチング選択性を有する物質として、前記第１絶縁膜１０６に対する高いエッチング選択性を有する異方性乾式エッチング及び等方性湿式エッチングが可能であり、前記第１絶縁膜１０６のエッチング溶液に対して高い耐性を有し、半導体基板に対する高いエッチング選択性を有する等方性湿式エッチングが可能な物質であることが望ましい。このような物質は実験を通じて多様に選択され、提示されることができるが、この実施形態では一例としてシリコンゲルマニウム膜を使うことができる。
前記突出部１０４の側壁で前記第１絶縁膜１０６の厚さは前記活性領域上部で前記第１絶縁膜１０６によって区画設定される領域の幅が前記活性領域の幅よりも広く形成することができる。この場合、前記活性領域の両側で前記第１絶縁膜１０６は前記活性領域上部空間の限界を定義する側壁になることができ、前記前記第１絶縁膜１０６によって定義された領域内に富裕ゲートパターンが形成されれば、活性領域の幅よりも広い幅の浮遊ゲートが形成されることができる。
図４１を参照すると、前記スペーサ膜１０８を異方性エッチングして前記活性領域の縁部上部にスペーサパターン１０８ｓを形成する。前記スペーサパターン１０８ｓは前記素子分離膜１０２と前記活性領域の上部に重畳されることができる。この構造は前記突出部１０４の幅縮小及び前記第１絶縁膜１０６の厚さ制御を通じて得ることができる。
前記スペーサ膜１０８の異方性エッチング工程は前記第絶縁膜１０６に対して高いエッチング選択性を有するから、前記第１絶縁膜の損傷を極小化することができ、これによって、活性領域上に残存または形成される絶縁膜の厚さの再現性を確保することができる。
図４２を参照すると、前記第絶縁膜１０６を等方性湿式エッチングして前記活性領域の表面１１０を露出させることと同時に、前記活性領域の縁部を覆う縁部絶縁膜パターン１０６ｐを形成する。前記縁部絶縁膜パターン１０６ｐは前記活性領域の縁部と前記突出部１０４の側壁に連続的に形成される。前記第１絶縁膜１０６は希釈されたＨＦ溶液で除去することができる。この時、前記スペーサパターン１０８ｓの間の活性領域表面１１０上の第１絶縁膜１０６は完全に除去し、前記活性領域の中央と縁部の厚さの差を極大化することができる。
図４３を参照すると、前記スペーサパターン１０８ｓを除去して前記縁部絶縁膜パターン１０６ｐを露出させる。前記スペーサパターン１０８ｓはシリコンゲルマニウムで形成されることができ、シリコンゲルマニウムはアンモニア、過酸化水素及び脱イオン水の混合液であるＳＣ‐１でシリコン基板に対する選択比が優秀であり、前記スペーサパターン１０８ｓを除去する間、前記活性領域の表面を損傷させない。結果的に、前記活性領域の中央部分は露出され、前記活性領域の縁部部分は縁部絶縁膜パターン１０６ｐに覆われる。
図４４を参照すると、前記活性領域１１０上にトンネル絶縁膜１１２を形成する。前記トンネル絶縁膜１１２は前記縁部絶縁膜パターン１０６ｐと連続して前記活性領域上にゲート絶縁膜を構成する。前記活性領域の縁部には厚い縁部絶縁膜パターン５６ｐが形成され、前記活性領域の中央部に極限されて電荷のトンネリングが行われるトンネル絶縁膜１１２が形成され、実質的にカップルリング比に影響を与えるトンネル絶縁膜の面積が縮小された効果を得ることができる。
図４５を参照すると、前記半導体基板１００の全面に前記活性領域上部に前記縁部絶縁膜パターン１０６ｐとの間の領域を満たす導電膜を形成し、前記導電膜を平坦化して前記活性領域上にそれぞれ浮遊ゲートパターン１１４を形成する。前記浮遊ゲートパターン１１４の上部面の面積は前記トンネル絶縁膜１１２に対向する下部面の面積に比べて相対的に広く形成される。これはトンネル絶縁膜１１２が前記活性領域の中央部分だけに極限されて形成された理由だけではなく、前記突出部１０４の幅及び前記第絶縁膜１０６の厚さに起因する。
図示しないが、続いて、前記素子分離膜の突出部１０４及び前記突出部の側壁に形成された縁部絶縁膜パターン１０６ｐの一部をリセスして前記浮遊ゲートパターン１１４の側壁一部を露出させて前記浮遊ゲートパターン１１４の露出面積を増加させることができる。これは後続工程で制御ゲート電極に対向する浮遊ゲートの面積を増加させてカップリング比を向上させる効果がある。
本発明は、不揮発性記憶装置に適用することができる。
従来技術による不揮発性記憶装置を説明するための図面である。 従来技術による不揮発性記憶装置を説明するための図面である。 従来技術による不揮発性記憶装置を説明するための図面である。 従来技術による不揮発性記憶装置を説明するための図面である。 本発明の実施形態による不揮発性記憶装置の断面図である。 本発明の実施形態による不揮発性記憶装置の断面図である。 本発明の実施形態による不揮発性記憶装置の断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第１実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第２実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第２実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第２実施形態による不揮発性記憶装置の製造方法を説明するための断面図である。 本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第３実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の第４実施形態による不揮発性記憶装置及びその製造方法を説明するための断面図である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の実施形態の変形形態を説明するための図面である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。 本発明の望ましい実施形態を説明するための断面図である。
符号の説明
５０ 半導体基板
５２ バッファ酸化膜
５４ ハードマスク膜
５５ 犠牲熱酸化膜
５６ トレンチ
５６ｐ 縁部絶縁膜パターン
５８ 埋没絶縁膜
６０ 素子分離膜
６１ 熱酸化膜
６１ｅ 熱酸化膜パターン
６２ｒ リセス領域
６２ 絶縁膜
６４ スペーサパターン
６６ 絶縁膜パターン
７０ トノル絶縁膜
７２ｆ 浮遊ゲート
７２ｐ 浮遊ゲートパターン
７２ 浮遊ゲート導電膜
７４ 誘電膜
７６ 制御ゲート電極
１００ 半導体基板
１０２ 素子分離膜
１０４ 突出部
１０６ｐ 縁部絶縁膜パターン
１０８ｓ スペーサパターン
１０８ スペーサ膜
１１０ 活性領域表面
１１２ トンネル絶縁膜
１１４ 浮遊ゲートパターン
１６２ 絶縁膜
１６６ 絶縁膜パターン
２６２ 絶縁膜
２６２ｒ リセス領域
２６４ スペーサパターン
２６６ 絶縁膜パターン
２７０ トンネル絶縁膜
２７２ｆ 浮遊ゲート
２７４ ゲート層間誘電膜
２７６ 制御ゲート電極
２７６ａ 制御ゲート電極
２７６ｂ 制御ゲート電極
３６２ 絶縁膜
３６４ スペーサパターン
３７０ トンネル絶縁膜
３７２ｆ 浮遊ゲート
３７４ 誘電膜
３７６ 制御ゲート電極
４７２ｐ フローティングゲートパターン
４７２ フローティングゲート導電膜
４７４ ゲート層間誘電膜
４７６ 制御ゲート導電膜
５７２ｐ 浮遊ゲートパターン
５７３ シリコン酸化膜
５７４ ゲート層間誘電膜
５７６ 制御ゲート導電膜

Claims (58)

  1. 半導体基板に活性領域を限定する素子分離膜と、
    前記活性領域に形成されたトンネル絶縁膜と、
    前記活性領域の縁部上に形成された絶縁膜パターンと、
    前記トンネル絶縁膜及び前記絶縁膜パターン上に形成された浮遊ゲートと、
    前記浮遊ゲート上に形成されて前記活性領域及び前記素子分離膜の上部を横切る制御ゲート電極と、
    前記浮遊ゲート及び前記制御ゲート電極の間に介在されたゲート層間の誘電膜を含み、前記絶縁膜パターンは前記浮遊ゲートの下部面縁部及び側壁に接触されたことを特徴とする不揮発性記憶装置。
  2. 前記活性領域の幅は前記浮遊ゲートよりも広いことを特徴とする請求項１に記載の不揮発性記憶装置。
  3. 前記トンネル絶縁膜は前記絶縁膜パターンの間の活性領域に形成されたことを特徴とする請求項２に記載の不揮発性記憶装置。
  4. 前記浮遊ゲートの幅は前記活性領域の幅よりも広いことを特徴とする請求項１に記載の不揮発性記憶装置。
  5. 前記トンネル絶縁膜は前記絶縁膜パターンの間の活性領域及び前記絶縁膜パターン下部の活性領域の縁部上に形成されたことを特徴とする請求項４に記載の不揮発性記憶装置。
  6. 前記絶縁膜パターンと前記活性領域との間に熱酸化膜が介在されたことを特徴とする請求項１に記載の不揮発性記憶装置。
  7. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも高いことを特徴とする請求項１に記載の不揮発性記憶装置。
  8. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも低いことを特徴とする請求項１に記載の不揮発性記憶装置。
  9. 前記素子分離膜の上部面は前記浮遊ゲートの最上面に整列されたことを特徴とする請求項１に記載の不揮発性記憶装置。
  10. 前記ゲート層間の誘電膜は前記浮遊ゲートの上部面及び側壁と前記制御ゲート電極との間に介在されたことを特徴とする請求項９に記載の不揮発性記憶装置。
  11. 前記絶縁膜パターンは前記浮遊ゲートの側壁一部分と前記素子分離膜との間に介在されたことを特徴とする請求項１０に記載の不揮発性記憶装置。
  12. 前記素子分離膜は活性領域の上部面よりも低くリセスされた領域を有し、前記制御ゲート電極は素子分離膜のリセスされた領域まで伸長されたことを特徴とする請求項１に記載の不揮発性記憶装置。
  13. 半導体基板に活性領域を限定する素子分離膜、
    前記活性領域の両側縁部上に形成された絶縁膜パターン、
    前記絶縁膜パターンとの間の活性領域に形成されたトンネル絶縁膜、
    前記トンネル絶縁膜及び前記絶縁膜パターン上に形成され、活性領域よりも幅が狭い浮遊ゲート、
    前記浮遊ゲート上に形成されて前記活性領域及び前記素子分離膜の上部を横切る制御ゲート電極、
    前記浮遊ゲート及び前記制御ゲート電極との間に介在されたゲート層間誘電膜を含み、前記絶縁膜パターンは前記浮遊ゲートの下部面縁部及び側壁に接触されたことを特徴とする不揮発性記憶装置。
  14. 前記絶縁膜パターンと前記活性領域との間に熱酸化膜が介在されたことを特徴とする請求項１３に記載の不揮発性記憶装置。
  15. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも高いことを特徴とする請求項１３に記載の不揮発性記憶装置。
  16. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも低いことを特徴とする請求項１３に記載の不揮発性記憶装置。
  17. 前記素子分離膜の上部面は前記浮遊ゲートの最上面に整列されたことを特徴とする請求項１３に記載の不揮発性記憶装置。
  18. 前記ゲート層間誘電膜は前記浮遊ゲートの上部面及び側壁と前記制御ゲート電極との間に介在されたことを特徴とする請求項１３に記載の不揮発性記憶装置。
  19. 前記絶縁膜パターンは前記浮遊ゲートの側壁一部分と前記素子分離膜との間に介在されたことを特徴とする請求項１８に記載の不揮発性記憶装置。
  20. 前記素子分離膜は活性領域の上部面よりも低くリセスされた領域を有し、前記制御ゲート電極は素子分離膜のリセスされた領域まで伸長されたことを特徴とする請求項１３に記載の不揮発性記憶装置。
  21. 半導体基板に活性領域を限定する素子分離膜、
    前記活性領域に形成されたトンネル絶縁膜、
    前記活性領域の両側縁部のトンネル絶縁膜上に形成された絶縁膜パターン、
    前記トンネル絶縁膜及び前記絶縁膜パターン上に形成され、活性領域よりも幅が広い浮遊ゲート、
    前記浮遊ゲート上に形成され、前記活性領域及び前記素子分離膜の上部を横切る制御ゲート電極、
    前記浮遊ゲート及び前記制御ゲート電極との間に介在されたゲート層間の誘電膜を含み、前記絶縁膜パターンは前記浮遊ゲートの下部面縁部及び側壁に接触されたことを特徴とする不揮発性記憶装置。
  22. 前記絶縁膜パターンと前記活性領域との間に熱酸化膜が介在されたことを特徴とする請求項２１に記載の不揮発性記憶装置。
  23. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも高いことを特徴とする請求項２１に記載の不揮発性記憶装置。
  24. 前記素子分離膜に隣接する浮遊ゲートの縁部部分は中央部分よりも低いことを特徴とする請求項２１に記載の不揮発性記憶装置。
  25. 前記素子分離膜の上部面は前記浮遊ゲートの最上面に整列されたことを特徴とする請求項２１に記載の不揮発性記憶装置。
  26. 前記ゲート層間の誘電膜は前記浮遊ゲートの上部面及び側壁と前記制御ゲート電極との間に介在されたことを特徴とする請求項２１に記載の不揮発性記憶装置。
  27. 前記絶縁膜パターンは前記浮遊ゲートの側壁一部分と前記素子分離膜との間に介在されたことを特徴とする請求項２６に記載の不揮発性記憶装置。
  28. 前記素子分離膜は活性領域の上部面よりも低くリセスされた領域を有し、前記制御ゲート電極は素子分離膜のリセスされた領域まで伸長されたことを特徴とする請求項２１に記載の不揮発性記憶装置。
  29. 半導体基板をエッチングして活性領域を限定する複数個のトレンチを形成する段階、
    前記活性領域の表面よりも高く突出された部分を有する素子分離膜を前記トレンチにそれぞれ形成する段階、
    前記素子分離膜の突出された側壁及び前記活性領域の縁部をコンフォーマルに覆う絶縁膜パターンを形成する段階、
    前記活性領域にトンネル酸化膜を形成する段階、
    前記トンネル酸化膜及び前記絶縁膜パターン上に浮遊ゲートパターンを形成する段階と、
    を含むことを特徴とする不揮発性記憶装置の製造方法。
  30. 前記絶縁膜パターンを形成する段階は、
    基板の全面にコンフォーマルの絶縁膜を形成する段階、
    前記素子分離膜の突出された側壁を覆う絶縁膜にスペーサパターンを形成する段階、
    前記スペーサパターンをエッチングマスクで使って絶縁膜の一部分がリセスされるようにエッチングする段階、
    前記スペーサパターンを除去する段階、
    前記絶縁膜のリセスされた部分で活性領域が露出するように前記絶縁膜をエッチングする段階と、
    を含むことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  31. 前記活性領域の幅よりも前記素子分離膜の突出部との間の距離が大きくなるように、前記素子分離膜を等方性エッチングする段階をさらに含むことを特徴とする請求項３０に記載不揮発性記憶装置の製造方法。
  32. コンフォーマルの絶縁膜を形成する段階で厚い絶縁膜を形成して前記絶縁膜パターンの最大幅を前記活性領域の幅よりも小さく形成することを特徴とする請求項３１に記載の不揮発性記憶装置の製造方法。
  33. 前記トンネル絶縁膜は前記絶縁膜パターンとの間の活性領域に形成することを特徴とする請求項３２に記載の不揮発性記憶装置の製造方法。
  34. コンフォーマルの絶縁膜を形成する段階で薄い絶縁膜を形成して前記絶縁膜パターンの最大幅を前記活性領域の幅よりも大きく形成することを特徴とする請求項３１に記載の不揮発性記憶装置の製造方法。
  35. 前記トンネル絶縁膜は前記絶縁膜パターンとの間の活性領域及び前記絶縁膜パターン下部の活性領域縁部に形成することを特徴とする請求項３４に記載の不揮発性記憶装置の製造方法。
  36. 前記絶縁膜パターンを形成する段階は、
    基板の全面にコンフォーマルの絶縁膜を形成する段階、
    前記絶縁膜が所定厚さぐらいリセスされるように異方性エッチングする段階と、
    異方性エッチングされた絶縁膜を等方性エッチングして素子分離膜の突出された側壁及び活性領域の縁部を覆う絶縁膜パターンを形成する段階を含む請求項２９に記載の不揮発性記憶装置の製造方法。
  37. 前記絶縁膜パターンを形成する前に前記活性領域に熱酸化膜を形成し、
    前記絶縁膜パターンを形成した後、前記熱酸化膜をエッチングして前記絶縁膜パターン下部の活性領域縁部に熱酸化膜を残すことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  38. 前記浮遊ゲートパターンを形成する前に、
    前記絶縁膜パターンを除去する段階をさらに含むことを特徴とする請求項３７に記載の不揮発性記憶装置の製造方法。
  39. 前記浮遊ゲートパターンの側壁が一部分露出するように前記素子分離膜の突出された部分を一部除去する段階をさらに含むことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  40. 前記素子分離膜の一部分を除去して前記活性領域の表面よりも深いリセス領域を形成する段階をさらに含むことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  41. 前記浮遊ゲートパターンを形成する段階は、
    前記素子分離膜の突出部との間の領域を満たす導電膜を形成する段階と、
    前記絶縁膜パターンの上部面が露出するように前記導電膜をパターニングして前記素子分離膜との間の領域に満たされた浮遊ゲートパターンを形成する段階とを含むことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  42. 前記浮遊ゲートパターンの側壁が一部分露出するように前記素子分離膜の突出された部分を一部除去する段階、
    前記浮遊ゲートパターンの露出した側壁及び上部面を熱酸化する段階と、
    前記浮遊ゲートパターンの熱酸化された部分を除去する段階をさらに含むことを特徴とする請求項４１に記載の不揮発性記憶装置の製造方法。
  43. 前記浮遊ゲートパターンを形成する段階は、
    基板上にコンフォーマルの導電膜を形成する段階と、
    前記活性領域上に導電膜で制限された領域を満たす犠牲膜を形成する段階と、
    前記絶縁膜パターンの上部面が露出するように前記犠牲膜及び前記導電膜を平坦化する段階と、
    を含むことを特徴とする請求項２９に記載の不揮発性記憶装置の製造方法。
  44. 半導体基板上で上部に突出された突出部を有する素子分離膜を形成して活性領域を限定する段階、
    上記突出部及び上記活性領域を連続的にコンフォーマルに覆う第１絶縁膜を形成する段階、
    上記素子分離膜の突出部に形成された第１絶縁膜の側壁に上記活性領域の縁部を覆うスペーサパターンを形成する段階と、
    上記活性領域上の上記第１絶縁膜をエッチングして上記活性領域の縁部を覆う縁部絶縁膜パターンを形成する段階と、
    上記スペーサパターンを除去する段階と、
    上記活性領域上に上記縁部絶縁膜パターンと連続的なトンネル絶縁膜を形成する段階とを含み、前記スペーサパターンはシリコンゲルマニウム膜で形成されることを特徴とする不揮発性記憶装置の製造方法。
  45. 上記第１絶縁膜は湿式エッチングして上記縁部絶縁膜パターンを形成することを特徴とする請求項４４に記載の不揮発性記憶装置の製造方法。
  46. 上記第１絶縁膜は上記半導体基板に対するエッチング選択性が優秀なエッチング液を使ってエッチングすることを特徴とする請求項４４に記載の不揮発性記憶装置の製造方法。
  47. 上記スペーサパターンは湿式エッチングを利用して除去することを特徴とする請求項４４に記載の不揮発性記憶装置の製造方法。
  48. 上記スペーサパターンは上記縁部絶縁膜パターン、上記素子分離膜及び上記半導体基板に対するエッチング選択性が優秀なエッチング液を使って除去することを特徴とする請求項４７に記載の不揮発性記憶装置の製造方法。
  49. 上記スペーサパターンはアンモニア、過酸化水素及び脱イオン水の混合液を使って除去することを特徴とする請求項４７に記載の不揮発性記憶装置の製造方法。
  50. 半導体基板上で上部に突出された突出部を有する素子分離膜を形成して活性領域を限定する段階と、
    上記突出部の側壁をエッチバックして上記活性領域の両側の突出部との間の間隔を上記活性領域の幅よりも広げる段階と、
    上記突出部及び上記活性領域を連続的にコンポマルに覆う第１絶縁膜を形成する段階と、
    上記素子分離膜の突出部に形成された第１絶縁膜の側壁に上記活性領域の縁部を覆うスペーサパターンを形成する段階と、
    上記活性領域上に上記第１絶縁膜をエッチングして上記活性領域の縁部を覆う縁部絶縁膜パターンを形成する段階と、
    上記スペーサパターンを除去する段階と、
    上記活性領域上に上記縁部絶縁膜パターンと連続的なトンネル絶縁膜を形成する段階とを含むことを特徴とする不揮発性記憶装置の製造方法。
  51. 上記第１絶縁膜を形成する段階で、
    上記活性領域上部で上記第１絶縁膜によって画定されるギャップの幅が上記活性領域の幅よりも広く形成されるように上記第１絶縁膜を形成することを特徴とする請求項５０に記載の不揮発性記憶装置の製造方法。
  52. 上記スペーサパターンは上記素子分離膜及び上記活性領域の上部に連続的に重畳されたことを特徴とする請求項５０に記載の不揮発性記憶装置の製造方法。
  53. 上記第１絶縁膜は湿式エッチングして上記縁部絶縁膜パターンを形成することを特徴とする請求項５０に記載の不揮発性記憶装置の製造方法。
  54. 上記第１絶縁膜は上記半導体基板に対するエッチング選択性が優秀なエッチング液を使ってエッチングすることを特徴とする請求項５３に記載の不揮発性記憶装置の製造方法。
  55. 上記スペーサパターンは湿式エッチングを利用して除去することを特徴とする請求項５０に記載の不揮発性記憶装置の製造方法。
  56. 上記スペーサパターンは上記縁部絶縁膜パターン、上記素子分離膜及び上記半導体基板に対するエッチング選択性が優秀なエッチング液を使って除去することを特徴とする請求項５５に記載の不揮発性記憶装置の製造方法。
  57. 上記スペーサパターンはアンモニア、過酸化水素及び脱イオン水の混合液を使って除去することを特徴とする請求項５５に記載の不揮発性記憶装置の製造方法。
  58. 上記縁部絶縁膜パターンに画定されたギャップ領域内に浮遊ゲートパターンを形成する段階をさらに含み、
    上記第１絶縁膜を形成する段階で、上記活性領域上部で上記第１絶縁膜によって画定されるギャップの幅が上記活性領域の幅よりも広く形成されるように上記第１絶縁膜を形成し、上記活性領域及び上記活性領域に隣接する素子分離膜の縁部上部に重畳されるように上記浮遊ゲートパターンを形成することを特徴とする請求項５０に記載の不揮発性記憶装置の製造方法。
JP2006205232A 2005-07-27 2006-07-27 不揮発性記憶装置及びその製造方法 Pending JP2007036260A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050068567A KR20070013892A (ko) 2005-07-27 2005-07-27 비휘발성 기억 장치 및 그 제조 방법
KR1020050113639A KR20070055201A (ko) 2005-11-25 2005-11-25 비휘발성 기억 장치의 제조방법

Publications (1)

Publication Number Publication Date
JP2007036260A true JP2007036260A (ja) 2007-02-08

Family

ID=37693374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205232A Pending JP2007036260A (ja) 2005-07-27 2006-07-27 不揮発性記憶装置及びその製造方法

Country Status (2)

Country Link
US (1) US20070023815A1 (ja)
JP (1) JP2007036260A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294595A (ja) * 2006-04-24 2007-11-08 Toshiba Corp 不揮発性半導体メモリ
KR20140063215A (ko) * 2012-11-16 2014-05-27 삼성전자주식회사 반도체 소자, 반도체 소자의 제조 방법 및 기판 가공 장치
US8847266B2 (en) 2007-02-13 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US20170317211A1 (en) * 2016-04-29 2017-11-02 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
KR101386430B1 (ko) * 2007-10-02 2014-04-21 삼성전자주식회사 반도체 소자의 제조방법
JP5491705B2 (ja) * 2008-05-22 2014-05-14 株式会社東芝 半導体装置
KR101001464B1 (ko) * 2008-08-01 2010-12-14 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 형성방법
KR101094522B1 (ko) * 2009-03-24 2011-12-19 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그의 제조방법
US9059302B2 (en) * 2009-04-06 2015-06-16 Infineon Technologies Ag Floating gate memory device with at least partially surrounding control gate
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
JP2012019020A (ja) * 2010-07-07 2012-01-26 Toshiba Corp 不揮発性記憶装置
US9876019B1 (en) * 2016-07-13 2018-01-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory and methods for producing the same
US10734398B2 (en) 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540633B2 (ja) * 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100335999B1 (ko) * 2000-07-25 2002-05-08 윤종용 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
US6589840B2 (en) * 2001-06-27 2003-07-08 Vanguard International Semiconductor Corporation Nonvolatile memory device with reduced floating gate and increased coupling ratio and manufacturing method thereof
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6579761B1 (en) * 2002-08-20 2003-06-17 Taiwan Semiconductor Manufacturing Company Method to improve the coupling ratio of top gate to floating gate in flash
US7008846B2 (en) * 2003-04-23 2006-03-07 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed as spacers, and an array thereof, and a method of manufacturing

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294595A (ja) * 2006-04-24 2007-11-08 Toshiba Corp 不揮発性半導体メモリ
US7982259B2 (en) 2006-04-24 2011-07-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US8324679B2 (en) 2006-04-24 2012-12-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US8637915B2 (en) 2006-04-24 2014-01-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US8847266B2 (en) 2007-02-13 2014-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9018666B2 (en) 2007-02-13 2015-04-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20140063215A (ko) * 2012-11-16 2014-05-27 삼성전자주식회사 반도체 소자, 반도체 소자의 제조 방법 및 기판 가공 장치
KR102031174B1 (ko) * 2012-11-16 2019-10-11 삼성전자주식회사 반도체 소자, 반도체 소자의 제조 방법 및 기판 가공 장치
US20170317211A1 (en) * 2016-04-29 2017-11-02 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same
US10032906B2 (en) * 2016-04-29 2018-07-24 Samsung Electronics Co., Ltd. Vertical field effect transistor and method of fabricating the same

Also Published As

Publication number Publication date
US20070023815A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2007036260A (ja) 不揮発性記憶装置及びその製造方法
KR100654341B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US7723188B2 (en) Non-volatile memory devices and methods of forming the same
KR100487532B1 (ko) 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
KR100684886B1 (ko) 플래시 기억 장치 및 그 제조 방법
JP2007005814A (ja) 半導体装置及びその製造方法
JP4418150B2 (ja) スプリットゲート型フラッシュメモリ形成方法
JP5322369B2 (ja) 不揮発性メモリ素子の製造方法
US7872296B2 (en) Semiconductor memory device
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
JP5237554B2 (ja) 半導体装置の製造方法
KR100673007B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
US7541243B2 (en) Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers
JP2013168576A (ja) 半導体装置および半導体装置の製造方法
JP4558420B2 (ja) スペーサー酸化工程を利用する分離ゲートフラッシュメモリセル製造方法
JP2006032489A (ja) 不揮発性半導体記憶装置及びその製造方法
KR101104515B1 (ko) 불휘발성 메모리 소자의 패턴 및 그 형성방법
JP2010225916A (ja) 半導体装置及びその製造方法
KR20070013892A (ko) 비휘발성 기억 장치 및 그 제조 방법
US11600709B2 (en) Memory cell and fabricating method of the same
KR100875737B1 (ko) 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법
KR100576365B1 (ko) 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법
JP4584736B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006012871A (ja) 不揮発性半導体記憶装置及びその製造方法