KR20070013892A - 비휘발성 기억 장치 및 그 제조 방법 - Google Patents

비휘발성 기억 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070013892A
KR20070013892A KR1020050068567A KR20050068567A KR20070013892A KR 20070013892 A KR20070013892 A KR 20070013892A KR 1020050068567 A KR1020050068567 A KR 1020050068567A KR 20050068567 A KR20050068567 A KR 20050068567A KR 20070013892 A KR20070013892 A KR 20070013892A
Authority
KR
South Korea
Prior art keywords
active region
floating gate
insulating film
pattern
isolation layer
Prior art date
Application number
KR1020050068567A
Other languages
English (en)
Inventor
최정혁
송재혁
임종광
오동연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050068567A priority Critical patent/KR20070013892A/ko
Priority to JP2006205232A priority patent/JP2007036260A/ja
Priority to US11/493,605 priority patent/US20070023815A1/en
Priority to CNA2006101075848A priority patent/CN1905214A/zh
Publication of KR20070013892A publication Critical patent/KR20070013892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

이 기억 장치는 반도체 기판에 활성영역을 한정하는 소자분리막과, 상기 활성영역에 형성된 터널 절연막과, 상기 활성영역의 가장자리 상에 형성된 절연막 패턴을 포함한다. 본 발명에서 상기 절연막 패턴은 상기 부유 게이트의 하부면 가장자리 뿐만 아니라 상기 부유 게이트의 측벽에도 접촉되어 부유 게이트의 모서리 부분이 절연막으로 싸여진 것이 특징이다. 기입 또는 소거 동작에서 제어 게이트 전극에 전압이 인가될 때, 활성영역의 중앙부분과 부유 게이트 사이의 전계에 비해 상대적으로 약한 전계가 활성영역의 가장자리와 부유 게이트 사이에 형성된다. 따라서, 활성영역의 모서리와 부유 게이트의 모서리 사이에 전계의 집중이 억제된다.
부유 게이트, 터널 산화막, FN터널링

Description

비휘발성 기억 장치 및 그 제조 방법{NON-VOLATILE MEMORY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1 내지 도 4는 종래기술에 따른 비휘발성 기억 장치를 설명하기 위한 도면.
도 5 내지 도 7은 각각 본 발명의 실시예들에 따른 비휘발성 기억 장치의 단면도.
도 8 내지 도 18은 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 단면도들.
도 19 내지 도 21은 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 단면도들.
도 22 내지 도 26는 본 발명의 제 3 실시예에 따른 비휘발성 기억 장치 및 그 제조 방법을 설명하기 위한 단면도들.
도 27 내지 도 32는 본 발명의 제 4 실시예에 따른 비휘발성 기억 장치 및 그 제조 방법을 설명하기 위한 단면도들.
도 33 내지 도 38은 본 발명의 실시예들의 변형례를 설명하기 위한 도면.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더 구체적으로는 비휘발성 기억 장치 및 그 제조 방법을 설명하기 위한 것이다.
전기적으로 데이터가 기입 및 소거되고, 전원이 없어도 저장된 데이터가 유지되는 비휘발성 기억 장치는 전하가 이동하는 터널 절연막에 높은 신뢰성이 요구된다.
도 1은 종래의 비휘발성 기억 장치를 나타낸 평면도이다.
도 2 및 도 3은 각각 도 1의 I-I' 및 II-II'를 따라 취해진 단면도이다.
도 1 내지 도 3을 참조하면, 대표적인 비휘발성 기억 장치인 플래시 기억 장치는 반도체 기판(10)에 소자분리막(20)이 형성되어 활성영역을 한정하고 있고, 활성영역 및 소자분리막(20)의 상부를 가로질러 복수개의 워드라인(WL)이 형성되어 있다. 상기 워드라인(WL)은 활성영역 상부에 독립적으로 형성된 복수개의 부유 게이트(32)와 상기 부유 게이트(32) 상부에 형성되어 상기 활성영역 및 상기 소자분리막(20)의 상부를 가로지르는 제어 게이트 전극(36)과, 상기 부유 게이트(32) 및 상기 제어 게이트 전극(36) 사이에 개재된 게이트 층간 유전막(34)으로 구성된다. 상기 부유 게이트(32)와 상기 활성영역 사이에 터널 절연막(30)이 개재된다.
상기 부유 게이트(32)의 폭은 그 하부의 활성영역과 동일하거나, 더욱 넓게 형성되어 상기 부유 게이트(32)의 일부분이 소자분리막(20) 상에 중첩될 수도 있다. 상기 소자분리막(20)은 상기 활성영역의 상부면보다 높게 돌출된 부분을 가지며, 상기 소자분리막(20)의 돌출된 부분은 상기 부유 게이트(32)의 측벽 전면과 접촉되거나 측벽의 일부분과 접촉될 수 있다.
트랜지스터의 신뢰성을 나타낸 지표로서 계면트랩밀도(interface trap density;Nit)값을 사용한다. 비휘발성 기억 장치에서 이 값은 FN터널링에 따른 터널 산화막 계면의 실리콘 격자 손상을 나타내며, Nit값이 높을 수록 기입/소거 사이클 횟수가 증가할수록 전하가 계면에 트랩되어 기입 문턱 전압과 소거 문턱 전압의 간격이 점진적으로 줄어든다. 그 결과, 기억 셀의 기입/소거 판독 마진이 감소하게된다.
비휘발성 기억 장치는 STI(Shallow Trench Isolation) 공정을 이용하여 활성영역을 한정한다. 이 때, 활성영역의 가장자리는 물리적 응력에 의해 격자 손상을 입게된다. 이후 터널 절연막이 형성될 때 도 4에 도시된 것과 같이 활성영역의 중앙(tox)에 비해 활성영역의 가장자리에서 터널 절연막의 두께(te)가 얇아지는 엣지 박막(edge-thinning)이 일어난다. 이는 기입/소거 동작에서 터널 절연막의 두께가 상대적으로 얇은 활성영역 가장자리에 전계의 집중을 유발하고 이 부위에서 트랩밀도가 급격히 증가한다. 활성영역의 폭이 작을 수록 가장자리가 차지하는 비율이 증가하므로 소자가 고집적화됨에 따라 신뢰성이 급격히 저하됨을 예상할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 기입 및 소거 동작시 활성영역의 가장자리가 아닌 중앙부위에서 FN터널링이 일어나는 비휘발성 기억 장치 및 그 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 기입 및 소거 동작시 활성영역의 가장자리의 터널 절연막에 상대적으로 낮은 전계가 형성되는 비휘발성 기억 장치 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 활성 영역과 부유 게이트 사이에 터널 절연막이 개재되되, 활성영역 가장자리와 부유 게이트 사이에는 상기 터널 절연막보다 더 두꺼운 절연막이 개재된 비휘발성 기억 장치 및 그 제조방법을 제공한다.
이 기억 장치는 반도체 기판에 활성영역을 한정하는 소자분리막과, 상기 활성영역에 형성된 터널 절연막과, 상기 활성영역의 가장자리 상에 형성된 절연막 패턴을 포함한다. 상기 터널 절연막 및 상기 절연막 패턴 상에 부유 게이트가 형성되고, 상기 활성영역 및 상기 소자분리막의 상부를 가로지르는 제어 게이트 전극이 상기 부유 게이트 상부에 형성된다. 상기 부유 게이트 및 상기 제어 게이트 전극 사이에는 게이트 층간 유전막이 개재된다. 본 발명에서 상기 절연막 패턴은 상기 부유 게이트의 하부면 가장자리 뿐만 아니라 상기 부유 게이트의 측벽에도 접촉되어 상기 부유 게이트의 모서리 부분이 절연막으로 싸여진 것이 특징이다. 상기 절연막 패턴과 상기 활성영역 사이에 열산화막이 개재되어 기판과 절연막 사이의 계면 특성을 향상시킬 수도 있다.
상기 부유 게이트의 폭은 상기 활성 영역의 폭보다 넓어 상기 소자분리막 상에 일부분이 중첩되거나, 상기 활성 영역의 폭보다 좁아 상기 활성영역의 가장자리 는 상기 부유 게이트와 중첩되지 않을 수도 있다. 상기 터널절연막은 상기 절연막 패턴들 사이의 활성영역과 상기 절연막 패턴들 하부의 활성영역에 형성될 수도 있고, 상기 절연막 패턴들 사이의 활성영역에 제한적으로 형성될 수도 있다.
상기 소자분리막은 상기 활성영역의 상부면보다 높이 돌출된 부분을 가질 수 있고, 상기 부유 게이트는 상기 소자분리막의 돌출된 부분 사이에 위치한다. 상기 부유 게이트의 최상부면은 상기 소자분리막의 돌출된 부분의 상부면에 정렬될 수 있다. 이 때, 상기 절연막 패턴은 상기 소자분리막과 상기 부유 게이트 사이에 개재될 수 있다. 상기 소자분리막의 돌출된 부분은 리세스되어 상기 부유 게이트의 측벽 일부분이 노출되거나, 상기 활성영역의 상부면보다 낮게 리세스된 영역이 소자분리막에 형성되어 있을 수도 있다.
상기 부유 게이트는 상부면이 평탄한 구조, 소자분리막에 인접한 가장자리 부분이 중앙 부분보다 높은 구조, 또는 소자분리막에 인접한 가장자리 부분이 중앙 부분보다 낮은 구조를 가질 수도 있다.
상술한 기술적 과제들을 달성하기 위하여 본 발명은 활성영역 가장자리에 터널절연막에 비해 두꺼운 절연막을 형성하는 비휘발성 기억 장치의 제조 방법을 제공하는데 있다. 이 방법은 반도체 기판을 식각하여 활성영역을 한정하는 복수개의 트렌치를 형성하고, 상기 활성영역의 표면보다 높이 돌출된 부분을 가지는 소자분리막을 상기 트렌치에 각각 형성하는 것을 포함한다. 상기 소자분리막의 돌출된 측벽 및 상기 활성영역의 가장자리를 콘포말하게 덮는 절연막 패턴을 형성하고, 상기 활성영역에 터널산화막을 형성한다. 상기 터널산화막 및 상기 절연막 패턴 상에 부 유 게이트 패턴을 형성한다.
상기 절연막 패턴은 상기 소자분리막이 형성된 활성영역에 콘포말한 절연막을 형성하고, 이 절연막을 패터닝하여 형성할 수 있다. 상기 콘포말한 절연막은 스페이서 절연막을 형성하여 이를 식각마스크로 사용하여 패터닝할 수 있다. 구체적으로, 상기 소자분리막의 돌출된 측벽을 덮는 절연막에 스페이서 패턴을 형성하고, 상기 스페이서 패턴을 식각마스크로 사용하여 절연막의 일부분이 리세스되도록 식각한다. 이어서, 상기 스페이서 패턴을 제거하고, 상기 절연막의 리세스된 부분에서 활성영역이 노출되도록 상기 절연막을 식각하여 상기 절연막 패턴을 형성할 수 있다.
상기 소자분리막의 돌출부들 사이의 간격이 상기 활성영역의 폭보다 커지도록 상기 소자분리막을 등방성 식각할 수 있다. 상기 콘포말한 절연막의 두께에 따라 상기 부유 게이트의 폭은 상기 활성영역의 폭보다 넓거나 좁을 수 있다. 상기 부유 게이트는 소자분리막의 돌출부들 사이에 도전막이 완전히 채워지도록 형성함으로써 상부면을 평탄하게 형성할 수도 있고, 도전막을 콘포말하게 형성함으로써 소자분리막에 인접한 부분이 상부로 돌출된 구조를 가질수도 있다. 또한, 상부면이 평탄한 부유 게이트의 측벽의 일부분이 노출되도록 소자분리막을 리세스하고, 부유 게이트의 노출된 부분을 열산화하고 제거하여 소자분리막에 인접한 부분이 중앙부분보다 낮은 구조를 만들 수도 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 기억 장치의 단면도이다.
도 5를 참조하면, 소자분리막(60)에 의해 반도체 기판(50)에 한정된 활성영역 상에 터널 절연막(70)이 형성되고, 상기 활성영역의 가장자리에 형성된 터널 절연막(70) 상에 절연막 패턴(66)이 형성되어 있다. 상기 터널 절연막(70)과 상기 절연막 패턴(66) 상에 부유 게이트(72f)가 형성되어 있다. 통상의 비휘발성 기억 장치와 마찬가지로, 상기 부유 게이트(72f) 상에 상기 활성영역 및 상기 소자분리막(60)의 상부를 가로지르는 제어 게이트 전극(76)이 형성되어 있고, 상기 부유 게이트(72f)와 상기 제어 게이트 전극(76) 사이에 게이트층간유전막(74)이 개재되어 있다.
상기 소자분리막(60)은 상기 활성영역의 표면보다 높이 돌출된 부분을 가지고, 상기 부유 게이트(72f)와 상기 소자분리막(60) 사이에 절연막 패턴(66)이 개재된다. 상기 절연막 패턴(66)은 상기 부유 게이트의 하부면 가장자리와 측벽에 연속적으로 접촉된다. 상기 부유 게이트(72f)의 상부면은 상기 소자분리막(60)의 상부 면에 정렬된다. 따라서, 상기 절연막 패턴(66)은 상기 부유 게이트의 측벽 전면에 접촉되어 있을 수 있다. 상기 부유게이트(72f)의 폭은 상기 활성영역의 폭보다 넓게 형성될 수 있다. 따라서, 상기 부유 게이트(72f)의 가장자리 일부분이 상기 소자분리막(60)에 중첩될 수 있다.
도 6에 도시된 것과 같이, 상기 소자분리막(60)의 돌출된 부분은 상기 부유 게이트(72f)의 상부면보다 낮게 리세스될 수도 있다. 상기 부유 게이트(72f)의 측벽의 일부분이 상기 소자분리막들 사이에 노출된다. 상기 게이트 층간유전막(74a)는 상기 부유 게이트(72f)의 상부면과 측벽의 일부분에 형성된다. 상기 제어 게이트 전극(76a)의 일부분이 하방으로 신장되어 상기 부유 게이트(72f)와 상기 제어 게이트 전극(76a)의 대향면적이 증가된다. 이 구조에서 상기 절연막 패턴(66)은 상기 부유 게이트(72f)의 하부면 가장자리와 측벽의 일부분에 접촉된다.
도 7에 도시된 것과 같이, 상기 소자분리막(60)의 돌출된 부분이 더욱 낮게 리세스되어 그 상부면이 상기 활성영역의 표면보다 낮을 수도 있다. 제어 게이트 전극(76b)는 상기 부유 게이트(72f)의 측벽을 지나 활성영역의 표면보다 낮게 하방으로 신장될 수 있다. 제어 게이트 전극(76b)가 하방으로 신장되어 활성영역의 가장자리와 가까우면, 활성영역의 가장자리와 부유 게이트 사이에 형성되는 수직전계가 측방으로 분산되어 수직 전계가 더욱 약화될 수 있다. 도시된 것과 같이, 이 경우에도 상기 절연막 패턴(66)은 부유 게이트(72f)의 하부면 가장자리와 측벽을 연속적으로 감싸는 구조를 가져, 부유 게이트(72f)의 모서리에 전계가 집중되는 것을 억제할 수 있다.
도 8 내지 도 18은 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 반도체 기판(50)에 버퍼 산화막(52) 및 하드마스크막(54)을 형성한다. 상기 하드마스크막(54)는 실리콘질화막, 실리콘 산화막 및 반사방지층이 적층된 구조일 수 있다. 상기 버퍼 산화막(52)은 실리콘질화막의 응력이 기판에 가해지는 것을 막아준다.
도 9를 참조하면, 상기 하드마스크막(54), 상기 버퍼 산화막(52) 및 상기 반도체 기판(50)을 식각하여 활성영역을 한정하는 트렌치(56)을 형성한다. 상기 트렌치(56)를 형성하는 동안 기판의 결정 결함을 치유하기 위하여 희생산화공정을 실시할 수도 있다.
도 10을 참조하면, 상기 기판(50)의 전면에 상기 트렌치(56)을 채우는 매몰 절연막(58)을 형성한다. 상기 트렌치(56) 내에 보이드가 생기지 않도록 상기 매몰 절연막(58)은 갭필이 우수한 절연막으로 형성한다.
도 11을 참조하면, 상기 하드마스크막(54)가 노출될 때까지 상기 매몰 절연막(58)을 평탄화하여 상기 트렌치(56)에 소자분리막(60)을 형성한다. 상기 매몰 절연막(58)은 화학적기계적연마공정을 이용하여 평탄화할 수 있다. 상기 하드마스크막(54)을 제거하여 활성영역의 상부로 돌출된 소자분리막의 측벽을 노출시킨다. 결과적으로, 상기 소자분리막(60)은 상기 활성영역의 상부로 돌출된 부분을 가지게된다.
도시된 것과 같이 활성영역의 상부면과 트렌치의 측벽이 이루는 모서리의 곡 률반경이 작은 경우 활성영역의 가장자리에 전계가 집중될 수 있다. 이와 다른 방법으로, 트렌치에 의해 이루어진 모서리의 곡률 반경을 증가시킬 수도 있다.
도 12 및 도 13은 활성영역과 트렌치에 의해 이루어진 모서리의 곡률반경을 증가시키기 위한 방법을 설명하기 위한 도면이다.
도 12를 참조하면, 트렌치를 형성하기 전에 먼저 하드마스크막(54)과 버퍼 산화막(52)을 패터닝하여 마스크 패턴을 형성할 때, 트렌치가 형성될 영역의 기판을 노출된다. 기판을 열처리하면 상기 노출된 영역에 희생 열산화막(55)이 형성된다. 상기 희생 열산화막(55)은 마스크 패턴 하부까지 침투하여 일종의 버즈빅(bird's beak)을 형성하게된다.
도 13을 참조하면, 상기 희생 열산화막(55)을 제거하고, 상기 마스크 패턴을 식각마스크로 사용하여 상기 반도체 기판(50)에 트렌치를 형성한다. 매몰 절연막을 형성하고 평탄화한 다음 상기 하드마스크막(54)를 제거하면 도 11에 도시된 구조와 유사한 소자분리막(50)이 형성된다. 그러나, 상기 활성영역과 상기 트렌치의 측벽이 만나튼 모서리(59)는 도 11에 도시된 것보다 곡률반경이 커진 것을 알 수 있다.
도 11 또는 도 13을 참조하여 설명되어진 방법을 이용하여 활성영역의 상부로 돌출된 부분을 가지는 소자분리막을 형성한 다음 도 14에 도시된 것과 같이, 상기 활성영역이 노출되도록 상기 버퍼 산화막(52)을 제거한다. 상기 버퍼 산화막(52)은 등방성 식각하고 상기 소자분리막(60)의 일부분도 함께 식각될 수 있다. 등방성 식각에 의해 상기 소자분리막(60)의 돌출된 부분들 사이의 간격은 상기 활성영역의 폭보다 커진다. 상기 기판의 전면에 콘포말한 절연막(62)을 형성한다. 상기 절연막(62)는 화학기상증착된 산화막으로 형성할 수도 있다.
도 15를 참조하면, 상기 절연막(62)에 대하여 식각선택성을 가지는 물질을 상기 절연막(62) 상에 콘포말하게 형성하고 이방성 식각하여 스페이서 패턴(64)을 형성한다. 비록 상기 절연막(62)에 대하여 식각선택성을 가지는 물질을 사용하지만, 상기 스페이서 패턴(64)을 형성하는 동안 상기 절연막(62)의 일부분이 식각될 수 있다. 필요에 따라 상기 스페이서 패턴들(64) 사이의 활성영역 상에 형성된 절연막(62)을 추가로 식각하여 리세스 영역(62r)을 형성한다. 상기 활성영역의 가장자리 상부에는 절연막이 두껍고 상기 활성영역의 중앙 상부에는 절연막이 얇다.
도 16을 참조하면, 상기 스페이서 패턴들(64)을 제거하고 상기 절연막(62)을 등방성 식각하여 절연막 패턴(66)을 형성한다. 상기 절연막 패턴(66)은 상기 소자분리막(60)에 접하고, 상기 활성영역의 가장자리를 덮는다.
도 17을 참조하면, 상기 활성영역에 터널 절연막(70)을 형성한다. 상기 터널 절연막(70)은 상기 절연막 패턴들(66) 사이의 활성영역 상에 형성된다. 상기 터널 절연막(70)이 열산화막인 경우 상기 절연막 패턴(66) 하부의 기판도 열산화되어 터널절연막(70)이 활성영역의 전면에 형성될 수 있다. 그러나, 절연막 패턴(66) 하부의 열산화막은 절연막 패턴들(66) 사이의 활성영역에 형성된 것보다는 얇을 것이다. 본 발명에서, 상기 활성영역의 가장자리에 형성된 터널 절연막과 상기 절연막 패턴의 두께 합은 상기 활성영역의 중앙부근에 형성된 터널 절연막의 두께보다 두껍게 형성한다. 이를 고려하여 상기 절연막 패턴(66)의 두께를 선택할 수 있다.
계속해서 도 17을 참조하면, 중앙부근보다 가장자리에 두꺼운 절연막이 형성 될 활성영역 상에 부유 게이트 도전막(72)을 형성한다. 상기 부유 게이트 도전막(72)은 상기 절연막 패턴들(66)의 사이의 갭 영역이 채워지도록 상기 기판의 전면에 형성한다.
도 18을 참조하면, 상기 소자분리막(60)의 상부면이 노출되도록 상기 부유 게이트 도전막(72)을 평탄화 식각한다. 상기 소자분리막(60)들 사이의 활성영역 상에 부유 게이트 패턴(72p)이 형성된다. 도 1에 도시된 것과 같이 소자분리막(60)은 스트라이프 형상의 활성영역을 한정하기 때문에 상기 부유 게이트 패턴(72p)은 상기 활성영역과 마찬가지로 스트라이프 형상이다. 또한, 상기 부유 게이트 패턴(72p)의 상부면은 상기 소자분리막의 돌출된 부분의 상부면에 정렬된다. 상기 절연막 패턴(66)은 상기 소자분리막(60)과 상기 부유 게이트 패턴(72p) 사이에 개재되고, 상기 부유 게이트 패턴(72p)의 하부면 가장자리로부터 측벽의 전면에 걸쳐 접촉되어 있다.
계속해서, 게이트 층간 유전막 및 제어 게이트 도전막을 형성하고, 제어 게이트 도전막, 게이트 층간 유전막 및 부유 게이트 패턴(72p)을 순차적으로 패터닝하여 도 5 내지 도 7에 도시된 부유 게이트(72f)를 형성할 수 있다. 상기 부유 게이트 패턴(72p)와 기판 사이의 거리는 활성영역의 중앙부근과 비교하여 활성영역의 가장자리에서 상대적으로 멀다. 따라서, 부유 게이트(72f)와 기판 사이의 거리도 활성영역의 중앙부분과 비교하여 가장자리에서 더 멀기 때문에 활성영역의 가장자리와 부유 게이트 사이에 약한 전계가 형성될 수 있다.
스페이서 패턴을 이용하여 절연막의 일부분을 식각함으로써 활성영역의 가장 자리를 덮는 절연막 패턴을 형성하는 방법 이외에도 절연막을 전면 식각(blank etch-back)하여 활성영역의 가장자리를 덮는 절연막 패턴을 형성할 수도 있다.
도 19 내지 도 21은 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 19를 참조하면, 도 11 또는 도 13에 도시된 것과 같이 소자분리막(60)을 형성하고, 활성영역이 노출되도로록 소자분리막의 일부분과 버퍼 절연막을 등방성 식각한다. 상기 활성영역이 노출된 기판의 전면에 콘포말한 절연막(162)을 형성한다. 제 2 실시예에서 상기 절연막(162)의 두께는 제 1 실시예에서 보다 두껍게 형성할 수 있다.
도 20을 참조하면, 상기 콘포말한 절연막(162)을 이방성 식각하여 그 두께를 줄인다. 도시된 것과 같이 활성영역과 소자분리막의 상부면에서 얇고 소자분리막의 측벽에서 두꺼운 절연막이 잔존한다. 식각 특성으로 인해 소자분리막의 돌출된 부분의 상부 모서리에서 절연막(162)이 얇게 남고, 활성영역에 가까운 돌출된 부분의 하부 모서리에서 절연막의 두께가 두껍게 남는다. 모서리 부분에 남는 절연막은 그 형태도 각진 형태가 아닌 라운드진 형태일 것을 예상할 수 있다. 따라서, 상기 활성영역의 가장자리 부근에 잔존한 절연막(162)은 소자분리막으로 접근할 수록 두꺼워져 절연막의 상부면이 경사를 가질 수 있다.
도 21을 참조하면, 상기 활성영역이 일부분 노출되도록 상기 절연막(162)을 등방성 식각하여 상기 활성영역의 가장자리를 덮는 절연막 패턴(162)을 형성한다. 상기 활성영역의 가장자리 부근에 잔존한 절연막(162)이 소자분리막으로 접근할 수 록 두껍기 때문에 절연막 패턴(162)은 도시된 것과 같은 형상을 가지지 않더라도 활성영역의 가장자리를 덮을 수 있다. 활성영역이 노출되는 면적은 비휘발성 기억 소자의 기입/소거 시 전하의 터널링을 고려하여 선택할 수 있다.
계속해서 제 1 실시예에서 기술된 것과 같이 부유 게이트 패턴을 형성하는 후속 공정을 진행하여 도 5 내지 도 7에 도시된 것과 마찬가지로 활성영역의 중앙부분과 비교하여 가장자리에서 부유 게이트와 기판 사이에 더 두꺼운 절연막이 개재된 비휘발성 기억 장치를 형성할 수 있다.
도 22 내지 도 26는 본 발명의 제 3 실시예에 따른 비휘발성 기억 장치 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 22를 참조하면, 제 1 실시예 및 제 2 실시예와 유사하게, 소자분리막을 등방성 식각하여 소자분리막의 돌출부들 사이의 거리를 활성영역보다 넓게 만든 이후에 절연막(262)을 형성한다. 제 3 실시예에서 상기 절연막(262)는 제 1 실시예에 비해 두껍게 형성한다. 상기 절연막(262)의 두께는 이후 형성될 부유 게이트의 폭이 활성영역의 폭보다 작게 형성될 것을 고려하여 결정할 수 있다.
상기 절연막(262)은 활성영역과 소자분리막 상에 콘포말하게 형성한다. 상기 소자분리막과 상기 기판의 프로파일에 의해 상기 절연막(262)은 단차가 형성되어 활성영역 상에 측벽부를 가진다. 상기 절연막(262)의 측벽부에 스페이서 패턴(264)을 형성한다. 상기 절연막(262)의 측벽부는 상기 활성영역의 경계로부터 일정간격 중앙으로 이동한 면에 위치한다. 상기 활성영역의 상부에 형성된 스페이서 패턴들(264) 사이에 상기 절연막(262)의 일부분이 노출되고, 상기 노출된 절연막(262)을 일정 깊이만큼 식각하여 리세스된 영역(262r)을 형성한다. 이 때, 상기 절연막(262)은 이방성 건식 식각될 수 있는데, 활성영역에 드러나 식각 손상되지 않도록 상기 리세스된 영역(262r)에는 절연막을 남기는 것이 적절하다.
도 23을 참조하면, 상기 스페이서 패턴(264)을 제거한다. 상기 활성영역의 일부분이 노출되도록 상기 스페이서 패턴(264)을 제거하고, 노출된 절연막(262)을 등방성 식각하여 절연막 패턴(266)을 형성한다. 이 때, 노출되는 활성영역이 식각손상되지 않도록 등방성 습식 식각하는 것이 바람직하다. 등방성 식각에 의해 상기 리세스된 영역(262r)보다 확장된 활성영역이 노출되고, 상기 절연막(262)의 측벽부도 소자분리막 쪽으로 후퇴한다. 이 때의 결과물에서 상기 절연막(262)의 측벽부는 상기 활성영역의 상부에 위치하도록 한다. 이를 위하여, 최초 형성되는 절연막(262)의 두께, 상기 리세스 영역(262r)에 남아있는 절연막의 두께, 상기 절연막(262)의 등방성 식각 두께 및 기타 세정 공정 등을 고려하여야 한다.
상기 노출된 활성영역에 터널 절연막(270)을 형성한다. 상기 터널 절연막(270)은 노출된 활성영역의 기판을 열 산화하여 형성할 수 있다. 이 때, 상기 절연막 패턴(266)이 산소의 확산을 저지하여 상기 절연막 패턴(266) 하부의 기판은 열산화되지 않을 수 있다. 따라서, 상기 터널 절연막(270)은 가장자리의 일부만이 절연막 패턴(266) 하부까지 침투하고, 대체적으로 상기 절연막 패턴들(266) 사이의 활성영역에 형성될 수 있다.
도 24를 참조하면, 제 1 실시예에서 기술된 것과 같이 부유 게이트 패턴을 형성하는 후속 공정을 진행하여 부유 게이트(272f), 게이트 층간 유전막(274) 및 제어 게이트 전극(276)을 형성한다. 상기 부유 게이트(272f)는 상기 절연막 패턴들(266) 사이의 영역에 형성되기 때문에 활성영역보다 폭이 작다. 또한, 부유 게이트(272f)의 가장자리는 두꺼운 절연막 패턴(266) 상에 위치하기 때문에 트랜지스터의 채널로 작용하는 부분은 상기 터널 절연막(270) 하부의 활성영역이 된다. 따라서, 전계가 집중될 수 있는 활성영역의 모서리와 부유 게이트의 모서리는 트랜지스터의 채널 외부에 위치하여 소자의 동작에 미치는 영향이 미미하다.
상기 게이트 층간 유전막(274)를 형성하기 전에 상기 소자분리막(60)의 돌출된 부분을 일부분 제거하면, 도 25에 도시된 것과 같이 제어 게이트 전극(276a)이 상기 부유 게이트(272f)의 측벽까지 하부로 신장될 수 있다. 더 나아가서, 상기 활성영역의 상부면보다 낮게 리세스되도록 상기 소자분리막(60)을 제거하면 도 26에 도시된 것과 같이, 제어 게이트 전극(276b)이 상기 활성영역의 상부면보다 더 낮은 영역까지 하부로 신장될 수 있다.
도 27 내지 도 30은 본 발명의 제 4 실시예에 따른 비휘발성 기억 장치 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 27을 참조하면, 제 1 실시예와 마찬가지로 활성영역의 폭보다 소자분리막의 돌출부 사이의 거리가 더욱 커지도록 소자분리막의 돌출부가 등방성 식각한다. 상기 결과물을 열처리하여 상기 활성영역에 열산화막(61)을 형성한다.
도 28을 참조하면, 열산화막(61)이 형성된 기판의 전면에 콘포말한 절연막(362)을 형성한다. 상기 절연막(362)는 상기 소자분리막(60)이 돌출된 부분의 측벽을 따라 형성되어 측벽부를 형성할 수 있다. 상기 절연막(362)의 측벽부에 스페이 서 패턴(364)을 형성하고 상기 스페이서 패턴(364)을 식각마스크로 사용하여 상기 절연막(362) 및 상기 열산화막(61)을 식각한다. 상기 활성영역의 가장자리에는 상기 열산화막 패턴(61e)과 상기 절연막(362)가 적층된 절연막이 잔존한다. 상기 절연막(362)는 MTO산화막으로 형성할 수 있다. 상기 열산화막(61)은 MTO산화막에 비해 낮은 계면 트랩밀도를 가질 수 있고, 또한 터널 절연막과 동질의 산화막이기 때문에 MTO산화막 하부에서 버퍼 산화막 역할을 할 수 있다.
도 29를 참조하면, 상기 스페이서 패턴(364)을 제거하고 상기 활성영역에 터널 절연막(370)을 형성한다. 상기 활성영역의 가장자리에는 상기 열산화막 패턴(61e)과 상기 절연막(362)이 적층된 두꺼운 절연막이 형성되고, 상기 활성영역의 중앙부분에는 상대적으로 얇은 터널 절연막(370)이 형성된다.
도 30을 참조하면, 제 1 실시예에서 기술된 것과 같이 부유 게이트 패턴을 형성하는 후속 공정을 진행하여 부유 게이트(372f), 게이트 층간 유전막(374) 및 제어 게이트 전극(376)을 형성한다. 결과적으로, 도 5 내지 도 7에 도시된 제 1 실시예와 마찬가지로 활성영역의 중앙부분과 비교하여 가장자리에서 부유 게이트(372f)와 기판 사이에 더 두꺼운 절연막이 개재된 비휘발성 기억 장치를 형성할 수 있다.
도 31 및 도 32는 상기 제 4 실시예의 변형례를 설명하기 위한 도면이다.
도 32를 참조하면, 상기 스페이서 패턴(364)을 제거한 다음 상기 절연막(362)도 제거할 수 있다. 이 때, 상기 절연막(362)를 제거하는 동안 상기 열산화막 패턴(61e)이 잔존하는 것이 바람직하다. 상기 절연막(362)을 화학기상증착법을 이 용하여 형성된 MTO산화막으로 형성하면, 열산화막에 비해 MTO산화막의 식각속도가 빠르기 때문에 상기 열산화막(61e)이 남을 수 있다. 상기 절연막(362)는 등방성 습식 식각으로 제거한다.
계속해서 제 1 실시예에서 기술된 것과 같이 부유 게이트 패턴을 형성하는 후속 공정을 진행하여 도 5 내지 도 7에 도시된 것과 마찬가지로 활성영역의 중앙부분과 비교하여 가장자리에서 부유 게이트와 기판 사이에 더 두꺼운 절연막이 개재된 비휘발성 기억 장치를 형성할 수 있다.
상술한 실시예들에서 활성영역 상에 형성되는 부유 게이트는 상부면이 평탄한 구조로 도시되었다. 그러나, 부유 게이트와 제어 게이트 전극의 대향면적을 증가시키기 위하여 상기 부유 게이트의 상부면은 요철을 가질 수도 있다.
도 33 내지 도 35는 상부면적이 증가된 구조의 부유 게이트를 가지는 본 발명의 제 1 변형례를 설명하기 위한 도면이다.
도 33을 참조하면, 활성영역 면보다 높게 돌출된 부분을 가지는 소자분리막(60)과, 상기 소자분리막(60)의 측벽 및 활성영역의 가장자리를 덮는 절연막 패턴(66)과, 상기 활성영역에 형성된 터널 절연막(70)을 형성한다. 도 33은 제 1 실시예의 경우만 도시하였으나, 활성영역에 터널절연막이 형성되고 활성영역의 가장자리에는 터널절연막보다 상대적으로 두꺼운 절연막이 형성되는 본 발명의 제 1 내지 제 4 실시예들 어느 것에도 적용될 수 있다. 콘포말한 플로팅 게이트 도전막(472)을 활성영역의 가장자리에 상대적으로 두꺼운 절연막이 형성된 결과물 상에 형성한다.
도 34를 참조하면, 상기 플로팅 게이트 도전막(472)을 평탄화 식각하여 상기 활성 영역 상에 분리된 플로팅 게이트 패턴(472p)을 형성한다. 상기 플로팅 게이트 도전막(472)은 화학적기계적 연마공정을 이용하여 평탄화할 수 있다. 이 때, 콘포말한 플로팅 게이트 도전막(472)에 의해 활성영역 상에 정의되는 오목한 부분을 희생 절연막을 채우고 화학적기계적 연마공정을 실시할 수 있다. 콘포말한 플로팅 게이트 도전막(472)을 평탄화 식각하여 활성영역 상에 분리된 플로팅 게이트 패턴(472p)은 그 가장자리가 상기 소자분리막(70)의 돌출된 측벽을 따라 상부로 신장된다. 결과적으로, 상기 소자분리막(70)에 인접한 상기 플로팅 게이트 패턴(472p)의 가장자리는 플로팅 게이트 패턴(472p)의 중앙보다 두껍게 형성되고, 상기 플로팅 게이트 패턴(472p)의 상부면이 요철구조가 된다.
도 35를 참조하면, 상기 플로팅 게이트 패턴(472p)의 상부면을 콘포말하게 덮는 게이트 층간 유전막(474)을 형성하고, 상기 게이트 층간 유전막(474) 상게 제어 게이트 도전막(476)을 형성한다. 계속해서, 상기 제어 게이트 도전막(476), 상기 게이트 층간 유전막(474) 및 상기 플로팅 게이트 패턴(472p)을 패터닝하여 제어 게이트 전극 및 부유 게이트를 형성한다.
제 1 내지 제 4 실시예서와 마찬가지로 제 1 변형례에서, 상기 부유 게이트 패턴(472p)을 형성한 다음 상기 소자분리막(70)의 돌출된 부분을 일부분 식각하여 상기 제어 게이트 전극이 부유 게이트의 측벽에 대향하도록 형성할 수도 있고, 상기 소자분리막(70)을 상기 활성영역보다 낮게 리세스하여 상기 제어 게이트 전극이 활성영역보다 더 낮은 영역까지 신장되도록 할 수도 있다.
도 36 내지 도 38은 상부면적이 증가된 구조의 부유 게이트를 가지는 본 발명의 제 1 변형례를 설명하기 위한 도면이다.
도 36을 참조하면, 상기 활성영역 상에 부유 게이트 패턴(572p)을 형성하는 단계까지는 제 1 내지 제 4 실시예의 어느 하나를 적용할 수 있다. 상기 소자분리막(70)의 돌출된 부분을 일부 제거하여 상기 부유 게이트 패턴(572p)의 측벽을 일부 노출시킨다. 노출된 부유 게이트 패턴(572p)을 열산화한다. 상기 부유 게이트 패턴(572p)는 일반적으로 폴리실리콘으로 형성하기 때문에, 열산화에 의해 상기 부유 게이트 패턴(572p)의 노출된 부분이 실리콘 산화막(573)으로 변형된다. 도시된 것과 같이, 실리콘 산화막(573)은 부유 게이트 패턴(572p)의 노출된 부분을 따라 콘포말하게 형성되어, 가장자리보다 가운데가 돌출된 형상을 열산화되지 않은 부유 게이트 패턴(572p)이 남는다.
도 37을 참조하면, 상기 실리콘 산화막(573)을 제거하여 열산화 되지 않은 부유 게이트 패턴(572p)을 노출시킨다. 소자분리막(70)에 덮인 부유 게이트도 일부분 열산화될 수 있다. 또한, 상기 실리콘 산화막(573)을 제거하는 동안 상기 소자분리막의 돌출된 부분도 일부분 더 제거될 수도 있다.
도 38을 참조하면, 상기 부유 게이트 패턴(572p) 상에 게이트 층간 유전막(574) 및 제어 게이트 도전막(576)을 형성한다. 상기 부유 게이트 패턴(572p)는 상부면이 요철 구조이기 때문에 제어 게이트 도전막과 부유 게이트 패턴의 대향면적이 넓다. 계속해서, 상기 제어 게이트 도전막(576), 상기 게이트 층간 유전막(574) 및 상기 부유 게이트 패턴(572p)을 패터닝하여 제어 게이트 전극 및 부유 게이트 패턴을 형성한다.
상술한 것과 같이 본 발명에 따르면 기입 또는 소거 동작에서 제어 게이트 전극에 전압이 인가될 때, 활성영역의 중앙부분과 부유 게이트 사이의 전계에 비해 상대적으로 약한 전계가 활성영역의 가장자리와 부유 게이트 사이에 형성된다.
본 발명에 따르면, 전계가 집중되는 구조를 가지는 활성영역의 모서리와 부유 게이트의 모서리 사이에 터널 절연막보다 두꺼운 절연막을 개재함으로써 활성영역의 모서리와 부유 게이트의 모서리 사이에 전계가 집중되는 것을 방지할 수 있다. 따라서, 이 부위에서 FN터널링이 활발히 일어는 이유로 인한 트랩 밀도의 증가가 억제되어 소자의 신뢰성이 향상될 수 있다.

Claims (43)

  1. 반도체 기판에 활성영역을 한정하는 소자분리막;
    상기 활성영역에 형성된 터널 절연막;
    상기 활성영역의 가장자리 상에 형성된 절연막 패턴;
    상기 터널 절연막 및 상기 절연막 패턴 상에 형성된 부유 게이트;
    상기 부유 게이트 상에 형성되어 상기 활성영역 및 상기 소자분리막의 상부를 가로지르는 제어 게이트 전극;
    상기 부유 게이트 및 상기 제어 게이트 전극 사이에 개재된 게이트 층간 유전막을 포함하되, 상기 절연막 패턴은 상기 부유 게이트의 하부면 가장자리 및 측벽에 접촉된 것을 특징으로 하는 비휘발성 기억 장치.
  2. 청구항 1에 있어서,
    상기 활성영역의 폭은 상기 부유 게이트보다 넓은 것을 특징으로 하는 비휘발성 기억 장치.
  3. 청구항 2에 있어서,
    상기 터널 절연막은 상기 절연막 패턴들 사이의 활성영역에 형성된 것을 특징으로 하는 비휘발성 기억 장치.
  4. 청구항 1에 있어서,
    상기 부유 게이트의 폭은 상기 활성영역의 폭보다 넓은 것을 특징으로 하는 비휘발성 기억 장치.
  5. 청구항 4에 있어서,
    상기 터널 절연막은 상기 절연막 패턴들 사이의 활성영역 및 상기 절연막 패턴 하부의 활성영역 가장자리 상에 형성된 것을 특징으로 하는 비휘발성 기억 장치.
  6. 청구항 1에 있어서,
    상기 절연막 패턴과 상기 활성영역 사이에 열산화막이 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  7. 청구항 1에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 높은 것을 특징으로 하는 비휘발성 기억 장치.
  8. 청구항 1에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 낮은 것을 특징으로 하는 비휘발성 기억 장치.
  9. 청구항 1에 있어서,
    상기 소자분리막의 상부면은 상기 부유 게이트의 최상면에 정렬된 것을 특징으로 하는 비휘발성 기억 장치.
  10. 청구항 9에 있어서,
    상기 게이트 층간 유전막은 상기 부유 게이트의 상부면 및 측벽과 상기 제어 게이트 전극 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  11. 청구항 10에 있어서,
    상기 절연막 패턴은 상기 부유 게이트의 측벽 일부분과 상기 소자분리막 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  12. 청구항 1에 있어서,
    상기 소자분리막은 활성영역의 상부면보다 낮게 리세스된 영역을 가지고, 상기 제어 게이트 전극은 소자분리막의 리세스된 영역까지 신장된 것을 특징으로 하는 비휘발성 기억 장치.
  13. 반도체 기판에 활성영역을 한정하는 소자분리막;
    상기 활성영역의 양측 가장자리 상에 형성된 절연막 패턴들;
    상기 절연막 패턴들 사이의 활성영역에 형성된 터널 절연막;
    상기 터널 절연막 및 상기 절연막 패턴 상에 형성되고 활성영역보다 폭이 좁은 부유 게이트;
    상기 부유 게이트 상에 형성되어 상기 활성영역 및 상기 소자분리막의 상부를 가로지르는 제어 게이트 전극;
    상기 부유 게이트 및 상기 제어 게이트 전극 사이에 개재된 게이트 층간 유전막을 포함하되, 상기 절연막 패턴은 상기 부유 게이트의 하부면 가장자리 및 측벽에 접촉된 것을 특징으로 하는 비휘발성 기억 장치.
  14. 청구항 13에 있어서,
    상기 절연막 패턴과 상기 활성영역 사이에 열산화막이 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  15. 청구항 13에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 높은 것을 특징으로 하는 비휘발성 기억 장치.
  16. 청구항 13에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 낮은 것을 특징으로 하는 비휘발성 기억 장치.
  17. 청구항 13에 있어서,
    상기 소자분리막의 상부면은 상기 부유 게이트의 최상면에 정렬된 것을 특징으로 하는 비휘발성 기억 장치.
  18. 청구항 13에 있어서,
    상기 게이트 층간 유전막은 상기 부유 게이트의 상부면 및 측벽과 상기 제어 게이트 전극 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  19. 청구항 18에 있어서,
    상기 절연막 패턴은 상기 부유 게이트의 측벽 일부분과 상기 소자분리막 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  20. 청구항 13에 있어서,
    상기 소자분리막은 활성영역의 상부면보다 낮게 리세스된 영역을 가지고, 상기 제어 게이트 전극은 소자분리막의 리세스된 영역까지 신장된 것을 특징으로 하는 비휘발성 기억 장치.
  21. 반도체 기판에 활성영역을 한정하는 소자분리막;
    상기 활성영역에 형성된 터널 절연막;
    상기 활성영역의 양측 가장자리의 터널 절연막 상에 형성된 절연막 패턴들;
    상기 터널 절연막 및 상기 절연막 패턴 상에 형성되고 활성영역보다 폭이 넓은 부유 게이트;
    상기 부유 게이트 상에 형성되어 상기 활성영역 및 상기 소자분리막의 상부를 가로지르는 제어 게이트 전극;
    상기 부유 게이트 및 상기 제어 게이트 전극 사이에 개재된 게이트 층간 유전막을 포함하되, 상기 절연막 패턴은 상기 부유 게이트의 하부면 가장자리 및 측벽에 접촉된 것을 특징으로 하는 비휘발성 기억 장치.
  22. 청구항 21에 있어서,
    상기 절연막 패턴과 상기 활성영역 사이에 열산화막이 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  23. 청구항 21에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 높은 것을 특징으로 하는 비휘발성 기억 장치.
  24. 청구항 21에 있어서,
    상기 소자분리막에 인접한 부유 게이트의 가장자리 부분은 중앙부분보다 낮은 것을 특징으로 하는 비휘발성 기억 장치.
  25. 청구항 21에 있어서,
    상기 소자분리막의 상부면은 상기 부유 게이트의 최상면에 정렬된 것을 특징으로 하는 비휘발성 기억 장치.
  26. 청구항 21에 있어서,
    상기 게이트 층간 유전막은 상기 부유 게이트의 상부면 및 측벽과 상기 제어 게이트 전극 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  27. 청구항 26에 있어서,
    상기 절연막 패턴은 상기 부유 게이트의 측벽 일부분과 상기 소자분리막 사이에 개재된 것을 특징으로 하는 비휘발성 기억 장치.
  28. 청구항 21에 있어서,
    상기 소자분리막은 활성영역의 상부면보다 낮게 리세스된 영역을 가지고, 상기 제어 게이트 전극은 소자분리막의 리세스된 영역까지 신장된 것을 특징으로 하는 비휘발성 기억 장치.
  29. 반도체 기판을 식각하여 활성영역을 한정하는 복수개의 트렌치를 형성하는 단계;
    상기 활성영역의 표면보다 높이 돌출된 부분을 가지는 소자분리막을 상기 트렌치에 각각 형성하는 단계;
    상기 소자분리막의 돌출된 측벽 및 상기 활성영역의 가장자리를 콘포말하게 덮는 절연막 패턴을 형성하는 단계;
    상기 활성영역에 터널산화막을 형성하는 단계; 및
    상기 터널산화막 및 상기 절연막 패턴 상에 부유 게이트 패턴을 형성하는 단계를 포함하는 비휘발성 기억 장치의 제조 방법.
  30. 청구항 29에 있어서,
    상기 절연막 패턴을 형성하는 단계는,
    기판의 전면에 콘포말한 절연막을 형성하는 단계;
    상기 소자분리막의 돌출된 측벽을 덮는 절연막에 스페이서 패턴을 형성하는 단계;
    상기 스페이서 패턴을 식각마스크로 사용하여 절연막의 일부분이 리세스되도록 식각하는 단계;
    상기 스페이서 패턴을 제거하는 단계; 및
    상기 절연막의 리세스된 부분에서 활성영역이 노출되도록 상기 절연막을 식각하는 단계를 포함하는 비휘발성 기억 장치의 제조 방법.
  31. 청구항 30에 있어서,
    상기 활성영역의 폭보다 상기 소자분리막의 돌출부들 사이의 거리가 커지도록 상기 소자분리막을 등방성 식각하는 단계를 더 포함하는 비휘발성 기억 장치의 제조방법.
  32. 청구항 31에 있어서,
    콘포말한 절연막을 형성하는 단계에서 두꺼운 절연막을 형성하여 상기 절연막 패턴의 최대 폭을 상기 활성영역의 폭보다 작게 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  33. 청구항 32에 있어서,
    상기 터널 절연막은 상기 절연막 패턴들 사이의 활성영역에 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  34. 청구항 31에 있어서,
    콘포말한 절연막을 형성하는 단계에서 얇은 절연막을 형성하여 상기 절연막 패턴의 최대 폭을 상기 활성영역의 폭보다 크게 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  35. 청구항 34에 있어서,
    상기 터널 절연막은 상기 절연막 패턴들 사이의 활성영역 및 상기 절연막 패 턴 하부의 활성영역 가장자리에 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  36. 청구항 29에 있어서,
    상기 절연막 패턴을 형성하는 단계는,
    기판의 전면에 콘포말한 절연막을 형성하는 단계;
    상기 절연막이 소정 두께만큼 리세스되도록 이방성 식각하는 단계; 및
    이방성 식각된 절연막을 등방성 식각하여 소자분리막의 돌출된 측벽 및 활성영역의 가장자리를 덮는 절연막 패턴을 형성하는 단계를 포함하는 비휘발성 기억 장치의 제조 방법.
  37. 청구항 29에 있어서,
    상기 절연막 패턴을 형성하기 전에 상기 활성영역에 열산화막을 형성하고,
    상기 절연막 패턴을 형성한 후 상기 열산화막을 식각하여 상기 절연막 패턴 하부의 활성영역 가장자리에 열산화막을 남기는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  38. 청구항 37에 있어서,
    상기 부유 게이트 패턴을 형성하기 전에,
    상기 절연막 패턴을 제거하는 단계를 더 포함하는 비휘발성 기억 장치의 제 조 방법.
  39. 청구항 29에 있어서,
    상기 부유 게이트 패턴의 측벽이 일부분 노출되도록 상기 소자분리막의 돌출된 부분을 일부 제거하는 단계를 더 포함하는 비휘발성 기억 장치의 제조 방법.
  40. 청구항 29에 있어서,
    상기 소자분리막의 일부분을 제거하여 상기 활성영역의 표면보다 깊은 리세스 영역을 형성하는 단계를 더 포함하는 비휘발성 기억 장치의 제조 방법.
  41. 청구항 29에 있어서,
    상기 부유 게이트 패턴을 형성하는 단계는,
    상기 소자분리막의 돌출부 사이의 영역을 채우는 도전막을 형성하는 단계; 및
    상기 절연막 패턴의 상부면이 노출되도록 상기 도전막을 패터닝하여 상기 소자분리막 사이의 영역에 채워진 부유 게이트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
  42. 청구항 41에 있어서,
    상기 부유 게이트 패턴의 측벽이 일부분 노출되도록 상기 소자분리막의 돌출 된 부분을 일부 제거하는 단계;
    상기 부유 게이트 패턴의 노출된 측벽 및 상부면을 열산화하는 단계; 및
    상기 부유 게이트 패턴의 열산화된 부분을 제거하는 단계를 더 포함하는 비휘발성 기억 장치의 제조 방법.
  43. 청구항 29에 있어서,
    상기 부유 게이트 패턴을 형성하는 단계는,
    기판 상에 콘포말한 도전막을 형성하는 단계;
    상기 활성영역 상에 도전막으로 제한된 영역을 채우는 희생막을 형성하는 단계; 및
    상기 절연막 패턴의 상부면이 노출되도록 상기 희생막 및 상기 도전막을 평탄화하는 단계를 포함하는 비휘발성 기억 장치의 제조 방법.
KR1020050068567A 2005-07-27 2005-07-27 비휘발성 기억 장치 및 그 제조 방법 KR20070013892A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050068567A KR20070013892A (ko) 2005-07-27 2005-07-27 비휘발성 기억 장치 및 그 제조 방법
JP2006205232A JP2007036260A (ja) 2005-07-27 2006-07-27 不揮発性記憶装置及びその製造方法
US11/493,605 US20070023815A1 (en) 2005-07-27 2006-07-27 Non-volatile memory device and associated method of manufacture
CNA2006101075848A CN1905214A (zh) 2005-07-27 2006-07-27 非易失性存储器件及相关制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068567A KR20070013892A (ko) 2005-07-27 2005-07-27 비휘발성 기억 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070013892A true KR20070013892A (ko) 2007-01-31

Family

ID=37674408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068567A KR20070013892A (ko) 2005-07-27 2005-07-27 비휘발성 기억 장치 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20070013892A (ko)
CN (1) CN1905214A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876019B1 (en) * 2016-07-13 2018-01-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory and methods for producing the same

Also Published As

Publication number Publication date
CN1905214A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100654341B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US7723188B2 (en) Non-volatile memory devices and methods of forming the same
KR100487532B1 (ko) 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
KR100621628B1 (ko) 비휘발성 기억 셀 및 그 형성 방법
JP2007036260A (ja) 不揮発性記憶装置及びその製造方法
KR100684886B1 (ko) 플래시 기억 장치 및 그 제조 방법
US7508048B2 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JP4418150B2 (ja) スプリットゲート型フラッシュメモリ形成方法
JP5322369B2 (ja) 不揮発性メモリ素子の製造方法
US7872296B2 (en) Semiconductor memory device
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
KR100870339B1 (ko) 플래시 메모리 소자의 제조방법
US6984559B2 (en) Method of fabricating a flash memory
US7541243B2 (en) Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers
KR100456702B1 (ko) 플로팅 게이트를 갖는 비휘발성 기억 셀들 및 그 형성방법
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
KR100615581B1 (ko) 핀펫구조를 갖는 플래시 메모리 소자 및 그 제조방법
KR101104515B1 (ko) 불휘발성 메모리 소자의 패턴 및 그 형성방법
US20080203458A1 (en) Semiconductor Memory Device and Method of Fabricating the Same
KR20070013892A (ko) 비휘발성 기억 장치 및 그 제조 방법
KR101093147B1 (ko) 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법
JP3645156B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20060080457A (ko) 부유 게이트를 갖는 비휘발성 메모리 셀들 및 그 형성 방법
CN114975579A (zh) 存储器元件及其制作方法
KR20070080765A (ko) 불휘발성 플래시 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid