TWI222115B - Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same - Google Patents

Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same Download PDF

Info

Publication number
TWI222115B
TWI222115B TW090103264A TW90103264A TWI222115B TW I222115 B TWI222115 B TW I222115B TW 090103264 A TW090103264 A TW 090103264A TW 90103264 A TW90103264 A TW 90103264A TW I222115 B TWI222115 B TW I222115B
Authority
TW
Taiwan
Prior art keywords
oxide layer
layer
layer pattern
silicon layer
trench
Prior art date
Application number
TW090103264A
Other languages
English (en)
Inventor
Man-Sug Kang
Byoung-Moon Yoon
Hee-Seok Kim
U-In Chung
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TWI222115B publication Critical patent/TWI222115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Description

經濟部智慧財產局員工消費合作社印製 Ι222ΓΓ3-- A7 _____B7______ 五、發明說明（1 ) 發明之背景 發明之領域 本發明係關於一種隔離方法以及包括該法製造半導艟裝 置之方法。特別是，本發明係關於自行對準淺溝槽隔離 (SA-STI)技術，其同時形成閘及有效區，以及使用該技術 製造非揮發性記憶裝置。 有關技藝之説明 - 在記憶裝置之製造中，單元上包裝密度主要由陣列内細 胞之佈置及細胞本身之物理因灰決定。除了半微米設計規 則以外，佈置之可量測性係由在製造時可達成之光刻解析 度及在生產時所用之遮罩之對準公差所限制。對準公差則 由用以形成遮罩之機械技術及用以對齊此等遮罩在層間之 技術所限制。由於在多階段製造時對準誤差累積，較佳爲 儘量少用遮罩。較少遮罩使未對準之可能性降至最低。因 此，”自行對準’’加工步驟已發展以製造半導體裝置。 在記憶胞陣列内各細胞間之隔離結構消耗可用於有效電 路之晶片區。因此，爲了增加基板内記憶胞陣列之包裝密 度’希望使隔離結構之尺寸降至最小。然而，其形成之過 程及/或此結構之對準通常支配隔離結構之尺寸。 通常’隔離結構係藉熱場氧化法，如碎之L 〇 c a 1氧化（以 下稱爲’’LOCOS")在晶片之各區车長。根據乙〇(：〇8法，在逐 次形成墊氧化物層與氮化物層後，氮化層實施佈型。然後 ，佈型氮化物層被用作遮罩以選擇性氧化矽基板來形成場 氧化物區。然而，在考慮LOCOS隔離中，氧化物之生長會 -4 · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)" --- L··.------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) I222TT5 A7 五、發明說明（1 2 侵蚀在矽基板之選擇性氧化時用作遮罩之氮化物層下方之 塾氧化物層之側平面上，因而在場氧化物層之端部產生所 謂鳥缘。由於鳥喙，場氧化物層伸入記憶胞之有效區内， 因而減少有效區之寬度。此現象不受歡迎，因爲其會劣化 記憶裝置之電特性。 因此，淺溝槽隔離（以下稱爲” STI”）結構在製造超高規模 半導體裝置方面甚爲吸引人。在STI法中，矽基板首先被蝕 刻以形成溝槽，然後沉積氧化身層以填充溝槽。之後，氧 化物層藉由回蚀或化學機械拋i(CMP)法蝕刻，俾可形成 場氧化物層於溝槽内側。 刖述LOCOS及STI法共同包括一遮罩步驟，其在基板上界 定隔離結構之區及在該等區内形成場氧化物層之步驟。在 形成隔離結構後，實施形成記憶胞之步驟。因此，與形成 隔離結構及記憶胞相關之對準誤差累積而引起未對準，其 會導致裝置之故障。 έ 當製造非揮發性記憶裝置之浮置閘時，例如，一種減少 未對準之方法包括使用自行對準浮置閘如藉美國專利 6,0U’55l(JongChen等人）所示之方法形成sti結構。根據並 内所示之方法，浮置閘及其有效區係使用單遮罩同時被ς 定及製造，使對準誤差不會累律。 非揮發性記憶裝置具有長期放能力，例如， 制。近年來，㈣電可歸可程式唯讀記憶裝以EEPR0M =酿OMS之需求已增加。此等裝置之記憶胞通常且) 有垂直堆#閘結構’包含浮置閘形成在珍基板上，其間插 1 - 5 · 2 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公髮）
I222TT5-- 五、發明說明（3 ) 入随穿氧化層，及控制閘形成在浮置閘上方及/或四周，其 間插入介電（或絕緣）夾層。在具有此結構之快閃記憶胞中 ，數據係藉傳送電子來回浮置閘存放，其係藉施加控制之 電壓至控制閘及基板達成。介電夾層可保持浮置閘上之電 勢。 圖1A至1E爲透視圖，例示使用自行對準ST][技術製造快 閃記憶裝置之傳統方法。 參照圖1A，在矽基板1〇上現^氧化物層丨丨後，第一多晶 矽層13與氮化物層15逐次形成么氧化物層丨丨上。氧化物層 11用作快閃記憶胞之隧穿氧化物層（即，閘氧化物層）。第 一多晶矽層13用作浮置閘。在後續化學機械拋光（CMp)過 程中氮化物層15用作停止拋光層。 參照圖1B，實施使用一遮罩之光刻法以佈型氮化物層15 ，第一多晶矽層13及氧化物層11來形成氮化物層圖案16， 第一多晶矽層圖案14及氧化物層圖案12。之後，藉使用上 述遮罩，基板10之暴露部份被蝕刻至預定深度以形成溝槽 1 8。即，在使用單遮罩之溝槽形成過程中，有效區及浮置 閘被同時界定。 參照圖1C，溝槽18之暴露部份在氧氛圍内進行熱處理以 固化在溝槽蝕刻過程中由高能一章離子轟擊造成之石夕損害。 然後，溝槽熱氧化物層2〇係释奏露之矽與氧化劑之氧化反 應沿包括溝槽18之底平面及側壁之内表面形成。 在上述氧化過程中，氧化劑侵蝕在第一多晶石夕層圖案14 之下部之氧化物層圖案12之側上，以形成圖2所示之鳥v象。 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 【 驊 ? " I ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Ι222ΤΓ5 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 此外，因爲氧化作用僅在，夕基板1〇與第一多晶石夕層圖㈣ 之表面上進展，所以由於氧化作用之體積膨脹限制在第一 多晶矽層圖案14與氧化物層圖案12間之界面及氧化物層圖 案12與矽基板10間之界面之邊緣上。因此，氧之擴散緩慢 進展以抑制氧化作用，因爲由於體積膨脹之:應力集中在此 等界面上（參照圖2中”b·，）。結果，因爲第一多晶石夕層圖案Μ 之底邊部向外彎曲，所以第一多晶矽層圖案14之側壁具有 正斜度（參照圖2中，’c”）。此處，i斜度顯示斜度容許側壁對 蝕刻劑之侵蝕。換言之，如附.所示，氧化劑之侵入氮化 物層圖案16下方之部份因氮化物層圖案16之存在受阻，以 在第一多晶矽層圖案14側壁之上部提供負斜度。同時，第 一多晶矽層圖案14下部之底邊部向外彎曲以具有正斜度， 其係以如台面結構之側壁相同方式自上述基板導入之蝕刻 劑侵触或當施加蝕刻劑時作爲下層之停止層，其爲不宜。 參照圖1D，在藉由填充溝槽18之化學蒸氣沉積（以下稱爲 CVD )法开成氧化物層後，CVD-氧化物層藉由CMP法除去 ，直到氮化物層圖案16表面暴露爲止。結果，場氧化物層 22形成於溝槽18之内側。 在藉由磷酸汽提法除去氮化物層圖案丨6後，浮置閘之第 二多晶矽層沉積在第一多晶石夕一層圖案14與場氧化物22上。 第一多晶石夕層接觸第一多晶歹夕廣圖案14，並增加介電夬層 之區，其在後續過程中形成。 其後，場氧化物層22上之第二多晶矽層藉由光刻法局部 触刻以形成第二多晶矽層圖案24，然後ΟΝΟ介電夾層26與 ^--------^---- (請先閱讀背面之注意事項再填寫本頁)
ϋ n n n I i. 經濟部智慧財產局員工消費合作社印製 1222115 A7
--------JE 五、發明說明（5 ) 控制閘28逐次形成在所得結構之整個表面上。控制閘“通
常由堆疊矽化鎢層在摻雜多晶矽層上所得之多晶矽化金 所形成。 W 在圖1E中，控制閘28藉由光刻法佈型。接著，暴露之介 電夾層26與第二及第一多晶矽層圖案24，14藉由乾蝕刻法 各向異性地蝕刻。結果，包含浮置閘25由第一與第二多晶 矽層圖案14，24與控·制閘28所組成之堆疊閘結構形成在記 憶胞區上。 -- 此時，如圖1D中”A”所示，第一多晶矽層圖案14側壁之 下部具有正斜度。因此，藉乾蝕刻法之各向異性蝕刻（即， ，刻主要以垂直方向進行）之特性，由場氧化物層22遮蔽之 第一多晶矽層圖案14之底邊部未被蝕刻而仍完整。結果， 線狀多晶矽殘餘物14a係沿有效區及場氧化物層22之表面 邊界形成。此多晶矽殘餘物丨4a在毗鄰浮動閘之間形成電橋 件’其造成裝置之電故障。 發明之概述 因此，本發明之第一目的爲提供一種防止裝置之電故障 之自行對準淺溝槽隔離方法。 本發明之第二目的爲提供一種製造非揮發性記憶裝置之 方法，其可防止浮置閘側壁之正斜度。 爲了達成本發明之第一目的：自行對準淺溝槽隔離方法 包括下列步驟。 氧化物層形成在半導體基板上。第一矽層形成在氧化物 層上。氮化物層形成在第一矽層上。氮化物層、第一矽層 本紙張尺度i用中規格⑽χ挪)---- 卜*-----I----^--------訂·----111 (請先閱讀背面之注意事項再填寫本頁) Ι227Γτ^ 五、發明說明（6 )
I 員 工 消 費 及氧化物層係使用單遮罩蚀刻，藉以形成氧化物層圖案、 第-石夕層圖案及氮化物層圖I。藉使用此遮[田比鄰第一 矽層圖案之基板上部被蝕刻掉以形成溝槽。第一矽層圖 與基板被選擇性蚀刻以突出氧化物層圖案，如與第 圖案及基板比較。溝槽之内表面部份被氧化.以在溝槽之二 t面上形成溝槽熱氧化物層。最後，場氧化物被形成以供填充溝槽。 I 另外，爲了達成本發明之—第^目的，製造非揮發性記 裝置之方法包括下列步驟。/ y閘氧化物層之氧化層形成在半導體基板上。浮置問層 第-矽層形成氧化物層上。氮化物層形成在第一矽層： 氮化物層、第—矽層及氧化物層係使用單遮罩蝕刻二形 氧化物層圖案、第-梦層圖案及氮化物層圖案 ί罩’_第4層圖案之基板上部被㈣掉以形成對準 弟-石夕層圖案之溝槽，藉以界定基板之有效區。之後 -梦層圖案與基板被選擇性蚀刻以突出氧化物層圖案， =第二夕層圖案及基板。溝槽之内表面部份被氧化以 表：上形成溝槽熱氧化物層。形成場氧 槽。取後’逐次在第，圖案上形成介電夾層 置明之第二目的·可待實施製造非揮發性記憶裝 置（万法達成，該方法包括下列步驟。 ，♦閘氧化物層之氧化物層形成在半導體基板上。浮置閘 "層形成在氧化物層上。氮化物層形成在第_梦層 憶 之 上 印 / _ - 9 - 本紙張尺度適用中國國家標^i)A4規格⑽χ 之 成 此 第 如
(請先閲讀背面之注意事項再填寫本頁) 訂--------- I222TT5 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（7 ) 。然後’使用單遮罩蝕刻氮化物層、第一矽層及氧化物層 ’藉以形成氧化物層圖案、第一矽層圖案及氮化物層圖案 。使用遮罩姓刻眺鄰第一矽層圖案之基板上部，以形成對 準第一石夕層圖案之溝槽供界定基板之有效區。氧化物層圖 案被選擇性触刻以突出第一矽層圖案及基板，如比較於氧 化物層圖案。第一矽層圖案及基板被選擇性蝕刻以修圓第 一石夕層圖案之底邊部與基板之上邊部。溝槽之内表面部被 氧化以在溝槽之内表面上形成|槽熱氧化物層。形成填充 溝槽之場氧化物層，介電夾層义控制閘逐次形成在第一矽 層圖案上。 另外，本發明之第二目的可藉實施製造非揮發性記憶裝 置之方法達成，該方法包括下列步驟。 閘氧化物層之氧化物層形成在半導體基板上。浮置閘之 摻Ge矽層形成在氧化物層上。浮置閘之第一矽層形成在摻 &矽層上。氮化物層形成在第一矽層上。使用單遮罩蝕刻 氮化物層、第一矽層、摻以矽層及氧化物層，藉以形成氧 化物層圖案、掺Ge碎層目案、第一碎層圖案及氮化物層圖 案，同時在摻Ge矽層圖案内形成底割。使用遮罩蝕刻毗鄰 第一矽層圖案之基板上部，藉以形成對準第一矽層圖案之 溝槽供界定基板之有效區。溝一槽之内表面部份被氧化以在 溝槽足内表面上形成溝槽熱氧电物層。形成填充溝槽之場 氧化物層，介電夾層及控制閘逐次形成在第一矽層圖案上。 根據本發明之第一具體例，毗鄰溝槽之第一矽層圖案及 基板被選擇性蚀刻以突出氧化物層圖案，然後氧化溝槽之 IH--------1 ^--------^0-------- <請先閱讀背面之注意事項再填寫本頁) -10-
經濟部智慧財產局員工消費合作社印製 表面部份。在第一矽層圖案與氧化物層間之界面邊部， 由於氧化之體積膨脹沿突出氧化物層之表面側向地進展。 因此，可改良第一矽層側壁之正斜度。 根據本發明之第二具體例，氧化物層圖案被選擇性蝕刻 以突出第一石夕層圖案及基板，然後選擇性蚀:刻第一矽層圖 案及基板。因此，較氧化物層圖案突出之第一矽層圖案之 底邊郅與基板之上邊部被修圓。若在此階段實施溝槽内表 面4伤之氧化作用時，第一梦j圖案之側壁具有負斜度。 因此，在後續閘蝕刻時，由於第一矽層圖案之暴露部份被 完全除去，矽殘餘物不會沿場氧化物層之表面邊界及有效 區留下。 根據本發明之第三具體例，具有較典型矽層更高乾蝕刻 速率及濕蝕刻速率之摻Ge矽層被插在氧化物層與第一矽層 之間。因此，由第一矽層圖案與摻Ge矽層圖案組成之矽疊 側壁具有負斜度。此外，因爲氧化物層圖案突出而不用附 加蝕刻過程，所以在氧化溝槽之内表面部份後，矽疊之側 壁具有負斜度。 附圖之簡單説明 參照例示性具體例連同附圖，當可更加明白本發明之上 述特性及其他優點，其中··— 圖1A至1E例示根據習知抹（使用自行對準淺溝槽隔離 方法製造快閃記憶裝置之方法； 圖2爲擴大截面圖，顯示圖1C之部份A; 圖3A至31例示根據本發明之第一具體例，使用自行對準 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） '"""""' ------- ― i*-----— III ·I---- — 1 訂----— II — (請先閱讀背面之注意事項再填寫本頁) I222TT5
經濟部智慧財產局員工消費合作社印製 速率及濕蚀刻速率之摻G e矽層3 3 1被插在氧化物層3 ο丨與第 一矽層303之間。因此，由第一矽層圖案3〇4與摻Ge矽層圖 案332所組成之矽疊335之側壁具有負斜度。此外，因爲氧 化物層圖案突出而無附加蝕刻過程，在氧化溝槽之内表面 部份後，矽疊335之側壁具有完整負斜度。， 如上所述，根據本發明之第一具體例，對準溝槽及基板 之第石夕層圖案被選擇性I虫刻以突出氧化物層圖案，然後 氧化溝槽之内表面。在第一石夕^圖案與氧化物層圖案間之 界面邊邵，由於氧化作用之體積膨脹沿突出氧化物層圖案 足表面側向進展。因此，可改良第一矽層側壁之正斜度。 根據本發明之第二具體例，氧化物層圖案被選擇性蝕刻 、大出第矽層圖案及基板，然後選擇性蚀刻第一矽層圖 案及基板。因此，較氧化物層圖案突出之第一矽層圖案之 底4邊碍與基板之上邊部被修圓。若在此狀態實施溝槽内 表面4伤之氧化作用時，第一石夕層之側壁具有負斜度。 、根據本發明之第二具體例，具有較典型矽層更高乾蝕刻 速率及濕蝕刻速率之摻Ge矽層被插在氧化物層與第一矽層 〈間。因此’由第一碎層圖案與捧Ge硬層圖案所組成之石夕 疊《側壁具有負斜度。此外，因爲氧化物層圖案突出而無 附加蝕刻過程’在氧化溝槽（内表面部份後，矽疊之側壁 具有完整負斜度。 - 因根據本發明之上述具體W，在形成問之後續乾蝕 刻過=中’ ♦層圖案切疊之暴露部份會完全除去。因此 佘物不會需在場氧化物層與有效區之表面邊界。此 本紙張尺度適用中國國
AW· ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) - 24 - 、發明說明（22) 餘物之不存在有助於防止在鄰接間中因短路造成之裝置 之電故障。 二雖然本發明已參照其例示性具體例特別顯示及説明，惟 熱悉此技藝者當可明白在不脱離所附申請專利範圍所界定 之本發明精神及範園以外，可實施各種形成·及細節方面之 改變。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1222115 A8 B8 Hf103%4號申請專利案 B8 里·是+凊專利範圍修正本(91年6月）益 、申請專利範圍 1 · 種自行對準淺溝槽隔離之方法，包括步驟為·· 在半導體基板上形成氧化物層； 在氧化物層上形成第一矽層； 在第一矽考上形成氮化物層； 使用單遮罩蝕刻氮化物層、第一矽層及氧化物層，藉 以形成氧化物層圖案、第一矽層圖案及氮化物層圖案； 使用遮罩蝕刻毗鄰第一矽層之基板上部，以形成溝槽； 選擇性蝕刻第一矽層圖案及基板，以突出氧化物層圖 案，如比較於第一矽層圖案及基板； 氧化溝槽之内表面部份，以在溝槽之内表面上形成溝 槽熱氧化物層；及 形成填充溝槽之場氧化物層。 2·根據申請專利範圍第丨項之方法，其中第一矽層圖案與基 板之選擇性蝕刻量為超過溝槽.内表面氧化量之5〇%。 3.根據申請專利範圍第2項之方法，其中第一矽層圖案與基 板之選擇性姓刻量超過3 〇 A。 4’根據令請專利範圍第丨項之方法，其中選擇性蝕刻第一矽 層圖案與基板之步驟係用各向同性蝕刻法進行。 5·根據_請專利範圍第丨項之方法，其中氧化溝槽内表面之 步驟係在溫度為700。(：以上藉由濕氧化法進行。 < 6·根據申請專利範圍第丨項之方法，其中場氧化物層係藉形 成覆蓋氮化物層圖案且填充溝槽之CVD氧化物層及藉由 化學機械拋光法或回蝕法蝕刻CVD氧化物層，以具有平 滑表面，直到暴露氮化物層圖案之表面為止而形成。 本紙張尺度適財S ®家標準(CNS) A4規格(210 X 297公釐） •一種自行對準淺溝槽隔離之方法，包括步驟為·· 在半導體基板上形成氧化物層； ' 在氧化物層上形成第一矽層； 在第一矽層上形成氮化物層； 使用單遮罩触刻氮化物層、第一碎層及氧化 以形成氧化物層圖案、第一矽層圖案及氮化物層‘轎 使用遮罩蝕刻毗鄰第一矽層之基板上部，以形成 ， 選擇性蝕刻氧化物層圖案，以突出第一矽層/圖案槽； 比較於氧化物層圖案； ’如 選擇性I虫刻第-碎層圖案及基板，以修圓第一碎 案之底部邊部及基板之上邊部； 胃國 氧化溝槽之内表面部份，以在溝槽之内表面上形 槽熱氧化物層；及 y 焉 形成填充溝槽之場氧化物層.。 8·根據申請專利範圍第7項之方法，其中氧化物層圖案之選 擇性蝕刻量超過1〇〇A。 9·根據申請專利範圍第7項之方法，其中第一矽層圖案與基 板之選擇性蚀刻量低於氧化物層圖案者。 10·根據申請專利範圍第7項之方法，其中第一矽層圖案與基 板之選擇性蝕刻量為超過溝槽内表面氧化量之40〇/。。 11·根據申請專利範圍第7項之方法，其中選擇性蝕刻氧化物 層圖案之步驟係使用各向同性蝕刻法進行。 12·根據申請專利範圍第7項之方法，其中選擇性蝕刻第一碎 層圖案與基板之步驟係使用各向同性蝕刻法進行。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1222115 申請專利範園 包括步驟為·· 13· 一種自行對準淺溝槽隔離之方法 在半導體基板上形成氧化物層 在氧化物層上形成摻Ge矽層； 在摻Ge矽層上形成第一矽層； 在第一硬層上形成氮化物層； 使用單遮罩姓刻氮化物層、第一梦層慘㈣層及氧化 物層，藉以形成氧化物層圖案、摻Ge♦層圖案、第一碎 層圖案及氮化物層圖案，同時在摻Ge碎層圖案形成底割； 使用遮罩蝕刻毗鄰第一矽層之基板上部，以形成溝槽； 氧化溝槽之内表面部份，以在溝槽之内表面上形成溝槽 熱氧化物層；及 形成填充溝槽之場氧化物層。 K根據申請專利範圍第13項之方法，其中摻(^矽層之厚度 為碎層厚度之一半以下。 15·根據申請專利範圍第13項之方法，其中摻^矽層中^之 摻雜濃度為0.1至0.3 at%。 16·根據申請專利範圍第13項之方法，其中沉積摻^矽層， 以便當沉積進展時，使Ge之摻雜濃度逐漸減少。 17·根據申請專利範圍第16項之方法，其中形成摻Ge矽層， 使Ge之摻雜濃度在最初階段為〇.1至〇 3 at%，其表面内 Ge之摻雜濃度在沉積後為約〇 at〇/0。 18. —種製造非揮發性記憶裝置之方法，包括步驟為： 在半導體基板上形成閘氧化物層之氧化物層； 在氧化物層上形成浮置閘之第一矽層； -3- 本紙張尺度適用中國國家標準(CNS)八4規格(210 X 297公釐） 在第一矽層上形成氮化物層； 使用單遮罩姓刻氮化物層、第一碎層及氧化物層，藉 以形成氧化物層圖案、第一矽層圖案及氮化物層圖案； 使用遮罩蚀刻®比鄰第一石夕層之基板上部，以形成對準第 一硬層圖案供界定基板之有效區之溝槽； 選擇性蝕刻第一矽層圖案及基板，以突出氧化物層圖案 ’如比較於第一矽層圖案及基板； 氧化溝構之内表面部份，以在溝槽之内表面上形成溝槽 熱氧化物層； 形成填充溝槽之場氧化物層；及 在第一矽層圖案上逐次形成介電夾層及控制閘。 19·根據申請專利範圍第18項之方法，其中第一矽層圖案與 基板之選擇性蝕刻量為超過溝槽内表面氧化量之50%。 2〇·根據申請專利範圍第19項之方法，其中第一矽層圖案與 基板之選擇性蝕刻量超過3〇A。 21.根據申請專利範圍第丨8項之方法，其中選擇性蝕刻第一 碎層圖案與基板之步驟係使用各向同性蝕刻法進行。 22·根據申請專利範圍第丨8項之方法，其中氧化溝槽内表面 之步驟係在溫度為7001以上藉由濕氧化法進行。 23·根據申請專利範圍第18項之方法，其中場氧化物層係藉 形成覆蓋氮化物層圖案且填充溝槽之CVD氧化物層及藉 由化學機械拋光法或回蝕法中至少一種蝕刻CVD氧化物 層，以具有平滑表面，直到暴露氮化物層圖案之表面為 止而形成。 -4 - 1222115
24. 根據申請專利範圍第丨8項之方法，進一步包括步驟為. 在第一咬層圖案及場氧化物層上形成浮置閘之第二梦 層；及 ~ 在形成介電夾層前除去場氧化物層上之第二矽層，以形 成第二矽層圖案。 / 25. —種製造非揮發性記憶裝置之方法，包括步驟為·· 在半導體基板上形成閘氧化物層之氧化物層； 在氧化物層上形成浮置閘之第一矽層； 在第一矽層上形成氮化物層； 使用單遮罩蝕刻氮化物層、第一矽層及氧化物層，藉 以形成氧化物層圖案、第一矽層圖案及氮化物層圖案； 使用遮罩蝕刻毗鄭第一矽層之基板上部，以形成對準第 一梦層圖案供界定基板之有效區之溝槽； 選擇性蝕刻氧化物層圖案，以突出第一矽層圖案及基板 ，如比較於氧化物層圖案； 選擇性蝕刻第一矽層圖案及基板，以修圓第一碎層圖案 之底部邊部及基板之上邊部； 氧化溝構之内表面部份，以在溝槽之内表面上形成溝槽 熱氧化物層； 形成填充溝槽之場氧化物層；及 在第一矽層圖案上逐次形成介電夾層及控制間。 26. 根據申請專利範圍第25項之方法，其中選擇性链刻氧化 物層圖案之步驟係使用各向同性蚀刻法進行。 27·根據申請專利範圍第25項之方法’其中氧化物層圖案之 -5- 選擇性蝕刻量超過looA。 28.根據申請專利範圍第25項之方法，並 ^^ ^ . 丹甲弟一矽層圖案與 基板之選擇性蝕刻量低於氧化物層圖案者。 29·根據中請專利範圍第25項之方法，其中第—⑦層圖案與 基板之選擇性蝕刻量為超過溝槽内表面氧化量之4〇%。' 30. 根據中請專利範圍第25項之方法，丨中選擇性㈣氧化 物層圖案之步驟係使用各向同性姓刻法進行。 31. 根據申請專利範圍第25項之方法，其中選擇性蝕刻第一 矽層圖案與基板之步驟係使用各向同性蝕刻法進行。 32. —種製造非揮發性記憶裝置之方法，包括步驟為： 在半導體基板上形成閘氧化物層之氧化物層； 在氧化物層上形成浮置閘之摻Ge矽層； 在摻Ge矽層上形成浮置閘之第一矽層； 在該第一碎層上形成一氮化.物層； 使用單遮罩蝕刻氮化物層、第一矽層、摻以矽層及氧 化物層，藉以形成氧化物層圖案、掺層圖案、第一 矽層圖案及氮化物層圖案，同時在摻Ge矽層圖案内形成 底割； 使用遮罩蝕刻毗鄰第一矽層圖案之基板上部，藉以形成 對準第一矽層圖案供界定基板之有效區之溝槽； 氧化溝構之内表面部份，以在溝槽之内表面上形成溝槽 熱氧化物層； 胃 形成填充溝槽之場氧化物層；及 * · - - ·, 在第一矽層圖案上逐次形成介電夾層及控制閘。 -6- 1222115
33·根據申請專利範圍第32項之方法，其中摻^矽層之厚度 為矽層厚度之一半以下。 34.根據申請專利範圍第32項之方法，其中摻^矽層中&之 摻雜濃度為0.1至0.3 at%。 35·根據申請專利範圍第32項之方法，其中沉積摻^矽層， 以便當沉積進展時，使Ge之摻雜濃度逐漸減少。 36·根據申請專利範圍第35項之方法，其中形成摻^矽層， 使Ge之摻雜濃度在最初階段為〇1至〇·3 at%，其表面内 Ge之摻雜濃度在沉積後為約〇 at〇/〇。
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090103264A 2000-07-25 2001-02-14 Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same TWI222115B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042695A KR100335999B1 (ko) 2000-07-25 2000-07-25 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법

Publications (1)

Publication Number Publication Date
TWI222115B true TWI222115B (en) 2004-10-11

Family

ID=19679770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103264A TWI222115B (en) 2000-07-25 2001-02-14 Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same

Country Status (4)

Country Link
US (1) US20020072197A1 (zh)
JP (1) JP2002110830A (zh)
KR (1) KR100335999B1 (zh)
TW (1) TWI222115B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845631A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存及其制备方法、电子装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203894A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR20020091982A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법
KR100423907B1 (ko) * 2001-06-14 2004-03-22 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2003060024A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6593187B1 (en) * 2001-08-27 2003-07-15 Taiwan Semiconductor Manufacturing Company Method to fabricate a square poly spacer in flash
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100795683B1 (ko) * 2002-04-19 2008-01-21 매그나칩 반도체 유한회사 반도체 소자의 커패시터 제조 방법
KR100466195B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법
KR100485518B1 (ko) * 2002-09-18 2005-04-27 동부아남반도체 주식회사 셀로우 트렌치 소자분리막의 제조 방법
KR100481862B1 (ko) * 2002-09-19 2005-04-11 삼성전자주식회사 스플리트 게이트형 플래시 메모리 소자의 제조방법
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
US6908817B2 (en) * 2002-10-09 2005-06-21 Sandisk Corporation Flash memory array with increased coupling between floating and control gates
US6828212B2 (en) * 2002-10-22 2004-12-07 Atmel Corporation Method of forming shallow trench isolation structure in a semiconductor device
US6709924B1 (en) * 2002-11-12 2004-03-23 Advanced Micro Devices, Inc. Fabrication of shallow trench isolation structures with rounded corner and self-aligned gate
ITTO20020997A1 (it) * 2002-11-15 2004-05-16 St Microelectronics Srl Procedimento autoalllineato per la fabbricazione di
JP2004235313A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置
KR100497603B1 (ko) * 2003-03-17 2005-07-01 삼성전자주식회사 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
JP3964828B2 (ja) 2003-05-26 2007-08-22 株式会社東芝 半導体装置
KR100487657B1 (ko) * 2003-08-13 2005-05-03 삼성전자주식회사 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법
KR100526575B1 (ko) * 2003-12-11 2005-11-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
JP4671775B2 (ja) 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7091091B2 (en) * 2004-06-28 2006-08-15 Promos Technologies Inc. Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
US7138307B2 (en) * 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
US7482223B2 (en) * 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
JP2006196843A (ja) * 2005-01-17 2006-07-27 Toshiba Corp 半導体装置およびその製造方法
JP2006269814A (ja) 2005-03-24 2006-10-05 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2006303308A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
JP2007036260A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 不揮発性記憶装置及びその製造方法
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
KR100672138B1 (ko) * 2005-11-28 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US8921193B2 (en) * 2006-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-gate dielectric process using hydrogen annealing
KR100803663B1 (ko) 2006-06-29 2008-02-19 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
DE102006048960B4 (de) * 2006-10-17 2016-12-15 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
WO2008048985A2 (en) * 2006-10-17 2008-04-24 Texas Instruments Incorporated Method of manufacturing integrated deep and shallow trench isolation structures
JP4557992B2 (ja) * 2007-02-13 2010-10-06 株式会社東芝 半導体装置
US8809932B2 (en) * 2007-03-26 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device
US20090004812A1 (en) * 2007-06-29 2009-01-01 Lee Yung Chung Method for producing shallow trench isolation
JP2010272675A (ja) * 2009-05-21 2010-12-02 Toshiba Corp 半導体記憶装置
CN102738220B (zh) * 2011-04-12 2014-08-13 中芯国际集成电路制造(上海)有限公司 Ono结构及其制造方法
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9281378B2 (en) * 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
KR101900042B1 (ko) 2012-05-10 2018-09-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103066006B (zh) * 2012-06-21 2015-03-11 北京芯盈速腾电子科技有限责任公司 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
US9349837B2 (en) 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
CN105575968B (zh) * 2014-10-17 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存及其制备方法、电子装置
US11664438B2 (en) * 2019-11-05 2023-05-30 Winbond Electronics Corp. Semiconductor structure and method for forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900015249A (ko) * 1989-03-31 1990-10-26 이만용 이피롬 셀의 제조방법
US6034393A (en) * 1997-06-16 2000-03-07 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device using trench isolation and manufacturing method thereof
JP4309492B2 (ja) * 1998-05-29 2009-08-05 株式会社東芝 半導体装置の製造方法
JPH11103033A (ja) * 1997-09-29 1999-04-13 Sony Corp 不揮発性半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845631A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种嵌入式闪存及其制备方法、电子装置

Also Published As

Publication number Publication date
KR20020008689A (ko) 2002-01-31
JP2002110830A (ja) 2002-04-12
US20020072197A1 (en) 2002-06-13
KR100335999B1 (ko) 2002-05-08

Similar Documents

Publication Publication Date Title
TWI222115B (en) Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device using the same
KR100344491B1 (ko) 반도체기판내의능동영역들간에필드산화물영역을형성하는방법
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
US6743695B2 (en) Shallow trench isolation method and method for manufacturing non-volatile memory device using the same
KR100341480B1 (ko) 자기 정렬된 얕은 트렌치 소자 분리 방법
KR100520846B1 (ko) 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
US7932159B2 (en) Flash memory device and method of fabricating the same
KR100369236B1 (ko) 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법
WO2006046301A1 (ja) 半導体装置および半導体装置の製造方法
JP4377676B2 (ja) 半導体装置およびその製造方法
KR100305026B1 (ko) 반도체소자의 제조방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
KR100532755B1 (ko) 섀로우 트랜치 분리막 형성 방법
KR20010064598A (ko) 플래시 메모리 장치의 필드 절연막 형성 방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
JP3609660B2 (ja) 半導体装置の製造方法及び半導体装置
KR20020056356A (ko) 반도체 소자의 미세 패턴 형성 방법
KR19990057375A (ko) 반도체 소자의 소자분리막 형성방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR100641507B1 (ko) 플래시 메모리의 부유 게이트 형성 방법
KR20080004302A (ko) 플래시 메모리 소자의 제조방법
KR20010011642A (ko) 반도체장치의 소자분리막 형성방법
KR20050056390A (ko) 플래시 소자의 제조 방법