JP2000315768A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000315768A JP2000315768A JP11122475A JP12247599A JP2000315768A JP 2000315768 A JP2000315768 A JP 2000315768A JP 11122475 A JP11122475 A JP 11122475A JP 12247599 A JP12247599 A JP 12247599A JP 2000315768 A JP2000315768 A JP 2000315768A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- oxide film
- silicon oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】シリコン柱上にゲート絶縁膜を形成する際に、
シリコン柱の上端角部におけるゲート絶縁膜の薄膜化を
防止すること。 【解決手段】オゾン／酸素混合ガス（オゾン５％）を導
入しながら、８５０℃、４０分、１３０Ｐａの条件で熱
処理を行い、露出したシリコン柱３の表面にゲート酸化
膜５を形成する。
シリコン柱の上端角部におけるゲート絶縁膜の薄膜化を
防止すること。 【解決手段】オゾン／酸素混合ガス（オゾン５％）を導
入しながら、８５０℃、４０分、１３０Ｐａの条件で熱
処理を行い、露出したシリコン柱３の表面にゲート酸化
膜５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板にト
レンチやシリコン柱が形成されてなる凹凸パターンを酸
化または酸窒化して絶縁膜を形成する工程を有する半導
体装置の製造方法に関する。
レンチやシリコン柱が形成されてなる凹凸パターンを酸
化または酸窒化して絶縁膜を形成する工程を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、ＳＴＩ（Sh
allow Trench Isolation）素子分離法が用いられるよう
になっている。しかし、ゲート絶縁膜の形成を従来の熱
酸化膜法や熱酸窒化法で行った場合は、図１９に示すよ
うに、ゲート絶縁膜８５の薄膜化、さらには角部の尖り
形状が生じる。なお、図中、８１はシリコン基板、８２
は素子分離溝、８３は素子領域、８４は素子分離絶縁
膜、８６はゲート電極を示している。
allow Trench Isolation）素子分離法が用いられるよう
になっている。しかし、ゲート絶縁膜の形成を従来の熱
酸化膜法や熱酸窒化法で行った場合は、図１９に示すよ
うに、ゲート絶縁膜８５の薄膜化、さらには角部の尖り
形状が生じる。なお、図中、８１はシリコン基板、８２
は素子分離溝、８３は素子領域、８４は素子分離絶縁
膜、８６はゲート電極を示している。
【０００３】上述した現象は、シリコン基板の角部のゲ
ート絶縁膜中に生じる圧縮応力の影響で、この部分の成
膜レートが低下するために生じると考えられている。こ
の角部の形状に起因して、ゲート絶縁膜の絶縁不良や経
時的絶縁劣化等の問題が起こっている。
ート絶縁膜中に生じる圧縮応力の影響で、この部分の成
膜レートが低下するために生じると考えられている。こ
の角部の形状に起因して、ゲート絶縁膜の絶縁不良や経
時的絶縁劣化等の問題が起こっている。
【０００４】一方、シリコン基板にトレンチを掘ること
で実効的に表面積の大きなキャパシタ素子を形成すると
いう、いわゆるトレンチキャパシタ技術において、トレ
ンチ内に埋込み形成されたキャパシタ電極と、トレンチ
外に形成された拡散層（またはシリコン基板）を電気的
に絶縁するための絶縁膜（カラー絶縁膜）は、界面準位
の少ない、低リーク電流の膜である必要がある。
で実効的に表面積の大きなキャパシタ素子を形成すると
いう、いわゆるトレンチキャパシタ技術において、トレ
ンチ内に埋込み形成されたキャパシタ電極と、トレンチ
外に形成された拡散層（またはシリコン基板）を電気的
に絶縁するための絶縁膜（カラー絶縁膜）は、界面準位
の少ない、低リーク電流の膜である必要がある。
【０００５】また、シリコン基板に形成されたシリコン
柱にトランジスタ素子を形成するという、いわゆるＳＧ
Ｔ（surrounding gate transistor）技術においても、
シリコン柱の表面に形成する絶縁膜（ゲート絶縁膜）
は、界面準位の少ない、低リーク電流の膜である必要が
ある。
柱にトランジスタ素子を形成するという、いわゆるＳＧ
Ｔ（surrounding gate transistor）技術においても、
シリコン柱の表面に形成する絶縁膜（ゲート絶縁膜）
は、界面準位の少ない、低リーク電流の膜である必要が
ある。
【０００６】従来より、上記カラー絶縁膜はトレンチ内
壁のシリコンを酸素ガス雰囲気で熱酸化して形成し、上
記ゲート絶縁膜はシリコン柱を酸素ガス雰囲気で熱酸化
して形成している。
壁のシリコンを酸素ガス雰囲気で熱酸化して形成し、上
記ゲート絶縁膜はシリコン柱を酸素ガス雰囲気で熱酸化
して形成している。
【０００７】しかしながら、この種の熱酸化にて形成さ
れたシリコン酸化膜は、酸化レートのシリコン結晶面方
位依存性に起因して、角部で部分的な薄膜化（シリコン
酸化膜のくびれ形状）が生じるという問題がある。
れたシリコン酸化膜は、酸化レートのシリコン結晶面方
位依存性に起因して、角部で部分的な薄膜化（シリコン
酸化膜のくびれ形状）が生じるという問題がある。
【０００８】図１８に典型的な例を示す。図１８（ａ）
は、シリコン（１００）面に切り口形状が楕円（短径１
００ｎｍ程度）のトレンチをＲＩＥにて形成した後、そ
の内壁に厚さ３０ｎｍ相当の熱酸化膜（シリコン酸化
膜）を形成した後の断面図を示している。シリコン酸化
膜の形成は、１１００℃の酸素ガス雰囲気で行った。
は、シリコン（１００）面に切り口形状が楕円（短径１
００ｎｍ程度）のトレンチをＲＩＥにて形成した後、そ
の内壁に厚さ３０ｎｍ相当の熱酸化膜（シリコン酸化
膜）を形成した後の断面図を示している。シリコン酸化
膜の形成は、１１００℃の酸素ガス雰囲気で行った。
【０００９】ここで、シリコン基板に半径が数１００ｎ
ｍ程度の細いトレンチを形成する場合、その切り口形状
はトレンチの先端に近づくほど四角形に近くなる。これ
は、ＲＩＥのエッチングレートの結晶面方位依存性に起
因した現象といわれている。このような形状に対して熱
酸化を行うと、図１８（ｂ）に示すように、トレンチ角
部におけるシリコン酸化膜の薄膜化（シリコン酸化膜の
くびれ形状）はより顕著となる。これは、角部のシリコ
ン酸化膜中に生じる圧縮応力の影響で、この部分の酸化
レートが低下するという現象が、上述の酸化レートのシ
リコン結晶面方位依存性による薄膜化現象に重畳するた
めと考えられる。
ｍ程度の細いトレンチを形成する場合、その切り口形状
はトレンチの先端に近づくほど四角形に近くなる。これ
は、ＲＩＥのエッチングレートの結晶面方位依存性に起
因した現象といわれている。このような形状に対して熱
酸化を行うと、図１８（ｂ）に示すように、トレンチ角
部におけるシリコン酸化膜の薄膜化（シリコン酸化膜の
くびれ形状）はより顕著となる。これは、角部のシリコ
ン酸化膜中に生じる圧縮応力の影響で、この部分の酸化
レートが低下するという現象が、上述の酸化レートのシ
リコン結晶面方位依存性による薄膜化現象に重畳するた
めと考えられる。
【００１０】また、図１８（ｃ）は、シリコン柱の表面
に熱酸化膜を形成した場合の断面図を示している。この
場合も、シリコン柱の角部で発生する圧縮応力によって
酸化レートの低下が起こるため、シリコン酸化膜の部分
的な薄膜化が顕著になる。
に熱酸化膜を形成した場合の断面図を示している。この
場合も、シリコン柱の角部で発生する圧縮応力によって
酸化レートの低下が起こるため、シリコン酸化膜の部分
的な薄膜化が顕著になる。
【００１１】このようなシリコン酸化膜の部分的な薄膜
化は、絶縁不良や経時的絶縁性劣化等の問題を引き起こ
す。特に、トレンチキャパシタの形成工程では、シリコ
ン酸化膜の形成後に同シリコン酸化膜をエッチングする
処理が入る場合があり、この場合は、エッチングの程度
によっては、シリコン酸化膜が部分的に消失するという
問題が起こる。
化は、絶縁不良や経時的絶縁性劣化等の問題を引き起こ
す。特に、トレンチキャパシタの形成工程では、シリコ
ン酸化膜の形成後に同シリコン酸化膜をエッチングする
処理が入る場合があり、この場合は、エッチングの程度
によっては、シリコン酸化膜が部分的に消失するという
問題が起こる。
【００１２】
【発明が解決しようとする課題】上述の如く、ＳＴＩ素
子分離法を用いた場合のゲート絶縁膜は、従来の熱酸化
や熱酸窒化法で形成すると、シリコン基板の角部でのゲ
ート絶縁膜の薄膜化、さらには角部の尖り形状が生じ、
その結果としてゲート絶縁膜の絶縁不良や経時的絶縁劣
化等が生じるという問題があった。
子分離法を用いた場合のゲート絶縁膜は、従来の熱酸化
や熱酸窒化法で形成すると、シリコン基板の角部でのゲ
ート絶縁膜の薄膜化、さらには角部の尖り形状が生じ、
その結果としてゲート絶縁膜の絶縁不良や経時的絶縁劣
化等が生じるという問題があった。
【００１３】一方、トレンチキャパシタのカラー絶縁
膜、ＳＧＴのゲート絶縁膜は界面準位の少ない、低リー
ク電流の絶縁膜である必要がある。従来、これらの絶縁
膜は酸素ガス雰囲気での熱酸化によって形成していた。
しかしながら、この種の熱酸化にて形成されたシリコン
酸化膜は角部で部分的に膜厚が薄くなり、その結果とし
て絶縁不良や経時的絶縁性劣化等が生じるという問題が
あった。
膜、ＳＧＴのゲート絶縁膜は界面準位の少ない、低リー
ク電流の絶縁膜である必要がある。従来、これらの絶縁
膜は酸素ガス雰囲気での熱酸化によって形成していた。
しかしながら、この種の熱酸化にて形成されたシリコン
酸化膜は角部で部分的に膜厚が薄くなり、その結果とし
て絶縁不良や経時的絶縁性劣化等が生じるという問題が
あった。
【００１４】本発明は上記事情を考慮してなされたもの
で、シリコンからなり、角部を有する立体パターンの上
記角部を含む領域上にシリコンおよび酸素を含む絶縁膜
を介して導電膜が形成されてなる構造における、上記角
部における上記絶縁膜の薄膜化による絶縁特性の劣化を
効果的に防止できる半導体装置の製造方法を提供するこ
とを目的とする。
で、シリコンからなり、角部を有する立体パターンの上
記角部を含む領域上にシリコンおよび酸素を含む絶縁膜
を介して導電膜が形成されてなる構造における、上記角
部における上記絶縁膜の薄膜化による絶縁特性の劣化を
効果的に防止できる半導体装置の製造方法を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】［構成］本発明の骨子
は、角部での薄膜化を防止するために、オゾン、酸素ラ
ジカル、または酸化剤および窒化剤を含む雰囲気で成膜
を行う。
は、角部での薄膜化を防止するために、オゾン、酸素ラ
ジカル、または酸化剤および窒化剤を含む雰囲気で成膜
を行う。
【００１６】すなわち、上記目的を達成するために、本
発明に係る半導体装置の製造方法は、シリコンからな
り、角部を有する立体パターンを形成する工程と、前記
立体パターンの前記角部を含む領域をオゾンまたは酸素
ラジカルを含む雰囲気で酸化してシリコン酸化膜を形成
する工程と、前記シリコン酸化膜上に導電膜を形成する
工程とを有する。
発明に係る半導体装置の製造方法は、シリコンからな
り、角部を有する立体パターンを形成する工程と、前記
立体パターンの前記角部を含む領域をオゾンまたは酸素
ラジカルを含む雰囲気で酸化してシリコン酸化膜を形成
する工程と、前記シリコン酸化膜上に導電膜を形成する
工程とを有する。
【００１７】また、本発明に係る他の半導体装置の製造
方法は、シリコンからなり、角部を有する立体パターン
を形成する工程と、前記立体パターンの前記角部を含む
領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化し
てシリコン酸化膜を形成する工程と、前記角部を含む領
域上の前記シリコン酸化膜を除去する工程と、前記シリ
コン酸化膜を除去した領域上に絶縁膜を形成する工程
と、前記絶縁膜上に導電膜を形成する工程とを有する。
方法は、シリコンからなり、角部を有する立体パターン
を形成する工程と、前記立体パターンの前記角部を含む
領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化し
てシリコン酸化膜を形成する工程と、前記角部を含む領
域上の前記シリコン酸化膜を除去する工程と、前記シリ
コン酸化膜を除去した領域上に絶縁膜を形成する工程
と、前記絶縁膜上に導電膜を形成する工程とを有する。
【００１８】また、本発明に係る他の半導体装置の製造
方法は、シリコンからなり、角部を有する立体パターン
を形成する工程と、前記立体パターンの前記角部を含む
領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化し
てシリコン酸化膜を形成する工程と、前記立体パターン
の前記角部を含む領域上に絶縁膜を形成する工程と、前
記絶縁膜上に導電膜を形成する工程とを有する。
方法は、シリコンからなり、角部を有する立体パターン
を形成する工程と、前記立体パターンの前記角部を含む
領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化し
てシリコン酸化膜を形成する工程と、前記立体パターン
の前記角部を含む領域上に絶縁膜を形成する工程と、前
記絶縁膜上に導電膜を形成する工程とを有する。
【００１９】また、本発明に係る他の半導体装置の製造
方法は、シリコン基板にトレンチまたはシリコン柱を形
成する工程と、酸化剤および窒化剤を含む雰囲気、オゾ
ンを含む雰囲気、または酸素ラジカルを含む雰囲気での
熱処理により、前記トレンチの内壁または前記シリコン
柱の表面にシリコン酸窒化膜またはシリコン酸化膜を形
成する工程と、前記シリコン酸窒化膜またはシリコン酸
化膜上に導電膜を形成する工程とを有することを特徴と
する。
方法は、シリコン基板にトレンチまたはシリコン柱を形
成する工程と、酸化剤および窒化剤を含む雰囲気、オゾ
ンを含む雰囲気、または酸素ラジカルを含む雰囲気での
熱処理により、前記トレンチの内壁または前記シリコン
柱の表面にシリコン酸窒化膜またはシリコン酸化膜を形
成する工程と、前記シリコン酸窒化膜またはシリコン酸
化膜上に導電膜を形成する工程とを有することを特徴と
する。
【００２０】［作用］図１６および図１７に本発明者が
行った実験の結果の一例を示す。図１６および図１７は
それぞれ第１試料および第２試料の断面ＴＥＭ像を示し
ている。
行った実験の結果の一例を示す。図１６および図１７は
それぞれ第１試料および第２試料の断面ＴＥＭ像を示し
ている。
【００２１】第１試料は、シリコン基板の表面をＲＩＥ
で加工し、シリコンからなる角部（シリコン角部）を形
成し、酸素酸化でシリコン酸化膜をシリコン角部に形成
し、その上に多結晶シリコン膜を堆積したものである。
第２試料は、酸素酸化の代わりにオゾン酸化でシリコン
酸化膜をシリコン角部に形成したものである。
で加工し、シリコンからなる角部（シリコン角部）を形
成し、酸素酸化でシリコン酸化膜をシリコン角部に形成
し、その上に多結晶シリコン膜を堆積したものである。
第２試料は、酸素酸化の代わりにオゾン酸化でシリコン
酸化膜をシリコン角部に形成したものである。
【００２２】これらの第１、第２試料において、酸化温
度シーケンスは８５０℃（２４０ｍｉｎ）の酸化後に、
９００℃（３０ｍｉｎ）の酸化を追加したもので、とも
に同じであり、また酸化剤の圧力を調節して（１００）
面上のシリコン酸化膜の膜厚をともに同じ（１１．５ｎ
ｍ）にし、また酸化剤圧力は、第１試料の酸素酸化では
酸素ガス圧力：１６ｋＰａ、第２試料のオゾン酸化では
オゾンガスと酸素ガスとの混合雰囲気で行い、それぞれ
の分圧はオゾンガス分圧：６．５Ｐａ、酸素ガス分圧：
１２３．５Ｐａである。
度シーケンスは８５０℃（２４０ｍｉｎ）の酸化後に、
９００℃（３０ｍｉｎ）の酸化を追加したもので、とも
に同じであり、また酸化剤の圧力を調節して（１００）
面上のシリコン酸化膜の膜厚をともに同じ（１１．５ｎ
ｍ）にし、また酸化剤圧力は、第１試料の酸素酸化では
酸素ガス圧力：１６ｋＰａ、第２試料のオゾン酸化では
オゾンガスと酸素ガスとの混合雰囲気で行い、それぞれ
の分圧はオゾンガス分圧：６．５Ｐａ、酸素ガス分圧：
１２３．５Ｐａである。
【００２３】図１６、図１７に示した実験結果から、オ
ゾン酸化は、酸素酸化に比べて、シリコン角部でのシリ
コン酸化膜の薄膜化（シリコン角部の尖り）を抑制でき
ることが分かった。なお、図１６、図１７にはシリコン
柱が示されているが、トレンチの場合にも同様にシリコ
ン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖
り）を抑制できることを確認した。
ゾン酸化は、酸素酸化に比べて、シリコン角部でのシリ
コン酸化膜の薄膜化（シリコン角部の尖り）を抑制でき
ることが分かった。なお、図１６、図１７にはシリコン
柱が示されているが、トレンチの場合にも同様にシリコ
ン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖
り）を抑制できることを確認した。
【００２４】その理由は次のように考えられる。シリコ
ン酸化膜はその成膜中にシリコン角部の近傍で大きな圧
縮応力が生じる。シリコン柱の場合にはシリコン柱の表
面からその内側に進む酸化膜成長によって圧縮応力が生
じ、トレンチの場合にはトレンチ内壁からその外側に進
む酸化膜成長によって圧縮応力が生じる。
ン酸化膜はその成膜中にシリコン角部の近傍で大きな圧
縮応力が生じる。シリコン柱の場合にはシリコン柱の表
面からその内側に進む酸化膜成長によって圧縮応力が生
じ、トレンチの場合にはトレンチ内壁からその外側に進
む酸化膜成長によって圧縮応力が生じる。
【００２５】このため、シリコン角部ではシリコン酸化
膜中への酸化剤の拡散が圧縮応力により抑制される。し
たがって、酸化剤の拡散が律速するような成膜条件の場
合、シリコン角部での酸化レートの低下が顕著となる。
膜中への酸化剤の拡散が圧縮応力により抑制される。し
たがって、酸化剤の拡散が律速するような成膜条件の場
合、シリコン角部での酸化レートの低下が顕著となる。
【００２６】通常の酸素ガスや水蒸気ガスによるシリコ
ンの酸化の場合、酸化初期では反応律速、酸化の進行と
ともに拡散律速に変わる。そのため、この種の酸化雰囲
気でのシリコン酸化の場合には、圧縮応力の影響が大き
く、そのためにシリコン角部の近傍のシリコン酸化膜の
薄膜化（シリコン角部の尖り）が顕在化する。
ンの酸化の場合、酸化初期では反応律速、酸化の進行と
ともに拡散律速に変わる。そのため、この種の酸化雰囲
気でのシリコン酸化の場合には、圧縮応力の影響が大き
く、そのためにシリコン角部の近傍のシリコン酸化膜の
薄膜化（シリコン角部の尖り）が顕在化する。
【００２７】これに対して、酸素ラジカルは、酸素ガス
に比べて、シリコン酸化膜中の拡散が容易であり、その
ために上記圧縮応力による酸化剤のシリコン表面への供
給量の低下は起こり難いと考えられる。また、オゾン酸
化の場合、酸化剤は酸素ラジカルなので、同様に供給量
の低下は起こり難い。
に比べて、シリコン酸化膜中の拡散が容易であり、その
ために上記圧縮応力による酸化剤のシリコン表面への供
給量の低下は起こり難いと考えられる。また、オゾン酸
化の場合、酸化剤は酸素ラジカルなので、同様に供給量
の低下は起こり難い。
【００２８】さらに、図１６、図１７の比較から、オゾ
ン酸化は、酸素酸化に比べて、酸化反応レートのシリコ
ン結晶面方位依存性が小さいことが分かる。すなわち、
シリコン基板の上面は（１００）面、ＲＩＥ加工した側
面は（１１０）面で構成されているが、それぞれの面上
の酸化膜厚の比が１に近くなっている。これは、酸化反
応レートがシリコン面密度にほとんど依存しないことを
意味しており、酸化種である酸素ラジカルの供給律速で
反応が進んでいるためと考えられる。一方、シリコン酸
窒化膜を酸化剤と窒化剤を含む雰囲気で形成した場合に
も、同様の成膜レートのシリコン結晶面方位依存性が小
さくなる現象が見られた。
ン酸化は、酸素酸化に比べて、酸化反応レートのシリコ
ン結晶面方位依存性が小さいことが分かる。すなわち、
シリコン基板の上面は（１００）面、ＲＩＥ加工した側
面は（１１０）面で構成されているが、それぞれの面上
の酸化膜厚の比が１に近くなっている。これは、酸化反
応レートがシリコン面密度にほとんど依存しないことを
意味しており、酸化種である酸素ラジカルの供給律速で
反応が進んでいるためと考えられる。一方、シリコン酸
窒化膜を酸化剤と窒化剤を含む雰囲気で形成した場合に
も、同様の成膜レートのシリコン結晶面方位依存性が小
さくなる現象が見られた。
【００２９】これは、後述の第５の実施形態の項で詳述
するように、酸化レートの速い面方位は、窒化レートも
速いため、表面窒化による酸化レートの低下が起こっ
て、速い酸化レートが相殺されるためと考えられる。
するように、酸化レートの速い面方位は、窒化レートも
速いため、表面窒化による酸化レートの低下が起こっ
て、速い酸化レートが相殺されるためと考えられる。
【００３０】したがって、本発明のように、上述したよ
うな作用効果を奏する酸化種を含む雰囲気中で酸化を行
えば、シリコン角部におけるシリコンおよび酸素を含む
絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化
による絶縁特性の劣化を効果的に防止できるようにな
る。
うな作用効果を奏する酸化種を含む雰囲気中で酸化を行
えば、シリコン角部におけるシリコンおよび酸素を含む
絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化
による絶縁特性の劣化を効果的に防止できるようにな
る。
【００３１】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
の実施の形態（以下、実施形態という）を説明する。
【００３２】（第１の実施形態）図１は、本発明の第１
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタのゲ
ート酸化膜に本発明を適用した例である。
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタのゲ
ート酸化膜に本発明を適用した例である。
【００３３】まず、図１（ａ）に示すように、シリコン
基板１をエッチングしてＳＴＩによる素子分離のための
トレンチ２を形成するとともに、シリコン柱３を形成す
る。図２に、この段階の鳥瞰図を示す。図１は、図２の
シリコン柱３を通り、トレンチ２の底面に対して垂直な
面における断面図である。
基板１をエッチングしてＳＴＩによる素子分離のための
トレンチ２を形成するとともに、シリコン柱３を形成す
る。図２に、この段階の鳥瞰図を示す。図１は、図２の
シリコン柱３を通り、トレンチ２の底面に対して垂直な
面における断面図である。
【００３４】次に図１（ｂ）に示すように、シリコン柱
３の上部が露出するように、トレンチ２の内部をシリコ
ン酸化膜４で埋め込む。このようなシリコン酸化膜４を
形成するには、例えば、トレンチ２の内部を完全に埋め
込むように全面にシリコン酸化膜を形成した後、その上
部を希フッ酸を用いたエッチングにより除去すれば良
い。
３の上部が露出するように、トレンチ２の内部をシリコ
ン酸化膜４で埋め込む。このようなシリコン酸化膜４を
形成するには、例えば、トレンチ２の内部を完全に埋め
込むように全面にシリコン酸化膜を形成した後、その上
部を希フッ酸を用いたエッチングにより除去すれば良
い。
【００３５】次に図１（ｃ）に示すように、縦型バッチ
式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を
導入しながら、８５０℃、４０分、１３０Ｐａの条件で
熱処理を行い、露出したシリコン柱３の表面に、厚さ４
ｎｍのゲート酸化膜５を形成する。このとき、シリコン
柱３の上端角部でのゲート酸化膜５の薄膜化（シリコン
角部の尖り）は見られなかった。
式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を
導入しながら、８５０℃、４０分、１３０Ｐａの条件で
熱処理を行い、露出したシリコン柱３の表面に、厚さ４
ｎｍのゲート酸化膜５を形成する。このとき、シリコン
柱３の上端角部でのゲート酸化膜５の薄膜化（シリコン
角部の尖り）は見られなかった。
【００３６】最後に、図１（ｄ）に示すように、周知の
技術で、高濃度のリンがドーピングされたポリシリコン
膜からなるゲート電極６をシリコン柱３上にゲート酸化
膜５を介して形成して、ＭＯＳキャパシタが完成する。
技術で、高濃度のリンがドーピングされたポリシリコン
膜からなるゲート電極６をシリコン柱３上にゲート酸化
膜５を介して形成して、ＭＯＳキャパシタが完成する。
【００３７】以上述べた方法で製造したＭＯＳキャパシ
タを調べたところ、６ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるゲート酸化膜５の薄膜化（シリコン角部
の尖り）を防止でき、同上端角部における電界集中を緩
和できた結果であるといえる。
タを調べたところ、６ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるゲート酸化膜５の薄膜化（シリコン角部
の尖り）を防止でき、同上端角部における電界集中を緩
和できた結果であるといえる。
【００３８】なお、図３に、図１（ｄ）のＭＯＳキャパ
シタの水平断面図を示す。これは図１（ｄ）の点Ａ−点
Ａ’を通り、基板表面に水平な面による断面図である。
図から、この断面で見たシリコン柱３の上端角部におい
ても、ゲート酸化膜５の薄膜化（シリコン角部の尖り）
は見られないことが分かる。
シタの水平断面図を示す。これは図１（ｄ）の点Ａ−点
Ａ’を通り、基板表面に水平な面による断面図である。
図から、この断面で見たシリコン柱３の上端角部におい
ても、ゲート酸化膜５の薄膜化（シリコン角部の尖り）
は見られないことが分かる。
【００３９】（第２の実施形態）図４は、本発明の第２
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタの製
造に用いる、チャネルイオン注入用のマスク酸化膜に本
発明を適用した例である。なお、図１と対応する部分に
は図１と同一符号を付してあり、詳細な説明は省略す
る。
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタの製
造に用いる、チャネルイオン注入用のマスク酸化膜に本
発明を適用した例である。なお、図１と対応する部分に
は図１と同一符号を付してあり、詳細な説明は省略す
る。
【００４０】まず、図４（ａ）に示すように、第１の実
施形態と同様に、素子分離のためのトレンチ２、シリコ
ン柱３を形成する。
施形態と同様に、素子分離のためのトレンチ２、シリコ
ン柱３を形成する。
【００４１】次に図４（ｂ）に示すように、縦型バッチ
式酸化炉にて、オゾンガスを導入しながら、９００℃、
１２０分、１０Ｐａの条件で熱処理を行い、露出したシ
リコン柱３の表面に、厚さ８ｎｍのマスク酸化膜７を形
成する。このとき、シリコン柱３の上端角部でのマスク
酸化膜７の薄膜化（シリコン角部の尖り）は見られなか
った。この後、同図（ｂ）に示すように、リンイオン
（Ｐ+ ）８をマスク酸化膜７を介してシリコン柱３に注
入する。
式酸化炉にて、オゾンガスを導入しながら、９００℃、
１２０分、１０Ｐａの条件で熱処理を行い、露出したシ
リコン柱３の表面に、厚さ８ｎｍのマスク酸化膜７を形
成する。このとき、シリコン柱３の上端角部でのマスク
酸化膜７の薄膜化（シリコン角部の尖り）は見られなか
った。この後、同図（ｂ）に示すように、リンイオン
（Ｐ+ ）８をマスク酸化膜７を介してシリコン柱３に注
入する。
【００４２】次に図４（ｃ）に示すように、マスク酸化
膜７を希フッ酸にて全て除去する。
膜７を希フッ酸にて全て除去する。
【００４３】次に図４（ｄ）に示すように、一酸化窒素
ガス雰囲気で、８００℃、６０分、３０ｋＰａの条件で
熱処理を行い、露出したシリコン柱３の表面に厚さ２ｎ
ｍのゲート酸窒化膜５ONを形成する。最後に、同図
（ｄ）に示すように、高濃度のリンがドーピングされた
ポリシリコン膜からなるゲート電極６を形成して、ＭＯ
Ｓキャパシタが完成する。
ガス雰囲気で、８００℃、６０分、３０ｋＰａの条件で
熱処理を行い、露出したシリコン柱３の表面に厚さ２ｎ
ｍのゲート酸窒化膜５ONを形成する。最後に、同図
（ｄ）に示すように、高濃度のリンがドーピングされた
ポリシリコン膜からなるゲート電極６を形成して、ＭＯ
Ｓキャパシタが完成する。
【００４４】以上述べた方法で製造したＭＯＳキャパシ
タを調べたところ、５ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるマスク酸化膜７の薄膜化（シリコン角部
の尖り）を防止でき、これによりマスク酸化膜７を除去
した後のシリコン柱３の上端角部の薄膜化（シリコン角
部の尖り）を防止でき、同上端角部における電界集中を
緩和できた結果であるといえる。
タを調べたところ、５ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるマスク酸化膜７の薄膜化（シリコン角部
の尖り）を防止でき、これによりマスク酸化膜７を除去
した後のシリコン柱３の上端角部の薄膜化（シリコン角
部の尖り）を防止でき、同上端角部における電界集中を
緩和できた結果であるといえる。
【００４５】（第３の実施形態）図５は、本発明の第３
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタの製
造に用いるパッド酸化膜に本発明を適用した例である。
パッド酸化膜は、ＳＴＩによる素子分離のためのトレン
チの内部に埋め込まれた絶縁膜とシリコン基板との界面
状態を向上させて、素子の接合リークを低減する目的で
用いられる。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
の実施形態に係るＭＯＳキャパシタの製造方法を示す工
程断面図である。本実施形態は、ＭＯＳキャパシタの製
造に用いるパッド酸化膜に本発明を適用した例である。
パッド酸化膜は、ＳＴＩによる素子分離のためのトレン
チの内部に埋め込まれた絶縁膜とシリコン基板との界面
状態を向上させて、素子の接合リークを低減する目的で
用いられる。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
【００４６】まず、図５（ａ）のように、第１の実施形
態と同様に、素子分離のためのトレンチ２、シリコン柱
３を形成する。
態と同様に、素子分離のためのトレンチ２、シリコン柱
３を形成する。
【００４７】次に図５（ｂ）に示すように、縦型バッチ
式酸化炉にて、オゾン／酸素混合ガス（オゾン１０％）
を導入しながら、９５０℃、６０分、５０Ｐａの条件で
熱処理を行い、厚さ１０ｎｍのパッド酸化膜９をトレン
チ２の底面およびシリコン柱３の表面（上面、側面）に
形成する。このとき、シリコン柱３の上端角部でのパッ
ド酸化膜９の薄膜化（シリコン角部の尖り）は見られな
かった。
式酸化炉にて、オゾン／酸素混合ガス（オゾン１０％）
を導入しながら、９５０℃、６０分、５０Ｐａの条件で
熱処理を行い、厚さ１０ｎｍのパッド酸化膜９をトレン
チ２の底面およびシリコン柱３の表面（上面、側面）に
形成する。このとき、シリコン柱３の上端角部でのパッ
ド酸化膜９の薄膜化（シリコン角部の尖り）は見られな
かった。
【００４８】次に図５（ｃ）に示すように、トレンチ２
の内部を完全に埋め込むように全面にシリコン酸化膜４
をＣＶＤ法により形成する。
の内部を完全に埋め込むように全面にシリコン酸化膜４
をＣＶＤ法により形成する。
【００４９】次に図５（ｄ）に示すように、トレンチ２
内に素子分離に必要なシリコン酸化膜４を残して残りの
不要なシリコン酸化膜４を希フッ酸を用いたエッチング
により除除する。このとき、同図（ｄ）に示すように、
パッド酸化膜９の一部もエッチングされて、シリコン柱
３の上端角部が露出する。
内に素子分離に必要なシリコン酸化膜４を残して残りの
不要なシリコン酸化膜４を希フッ酸を用いたエッチング
により除除する。このとき、同図（ｄ）に示すように、
パッド酸化膜９の一部もエッチングされて、シリコン柱
３の上端角部が露出する。
【００５０】次に図５（ｅ）に示すように、一酸化窒素
ガス雰囲気で、９００℃、３０分、３０ｋＰａの条件で
熱処理を行い、露出したシリコン柱３の表面に、厚さ２
ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図
（ｅ）に示すように、高濃度のリンがドーピングされた
ポリシリコン膜からなるゲート電極６を形成して、ＭＯ
Ｓキャパシタが完成する。
ガス雰囲気で、９００℃、３０分、３０ｋＰａの条件で
熱処理を行い、露出したシリコン柱３の表面に、厚さ２
ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図
（ｅ）に示すように、高濃度のリンがドーピングされた
ポリシリコン膜からなるゲート電極６を形成して、ＭＯ
Ｓキャパシタが完成する。
【００５１】以上述べた方法で製造したＭＯＳキャパシ
タを調べたところ、５ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるパッド酸化膜９の薄膜化（シリコン角部
の尖り）を防止でき、これによりパッド酸化膜９の一部
除去後の同上端角部における電界集中の緩和を抑制でき
た結果であるといえる。
タを調べたところ、５ＭＶ／ｃｍの動作電界を保証でき
ることを確認した。このような良好な値が得られた理由
は、本実施形態の製造方法によれば、シリコン柱３の上
端角部におけるパッド酸化膜９の薄膜化（シリコン角部
の尖り）を防止でき、これによりパッド酸化膜９の一部
除去後の同上端角部における電界集中の緩和を抑制でき
た結果であるといえる。
【００５２】（第４の実施形態）図６は、本発明の第４
の実施形態に係るフラッシュメモリセルの製造方法を示
す工程断面図である。これはチャネル幅方向と平行な面
による断面図を示している。本実施形態は、フラッシュ
メモリセルの浮遊ゲート電極と制御ゲート電極との間の
電極間絶縁膜に本発明を適用した例である。
の実施形態に係るフラッシュメモリセルの製造方法を示
す工程断面図である。これはチャネル幅方向と平行な面
による断面図を示している。本実施形態は、フラッシュ
メモリセルの浮遊ゲート電極と制御ゲート電極との間の
電極間絶縁膜に本発明を適用した例である。
【００５３】まず、図６（ａ）に示すように、シリコン
基板１１の表面に素子分離絶縁膜１２を形成し、この素
子分離絶縁膜１２に囲まれたシリコン素子領域１３の表
面に、厚さ８ｎｍのトンネル酸化膜１４を形成する。
基板１１の表面に素子分離絶縁膜１２を形成し、この素
子分離絶縁膜１２に囲まれたシリコン素子領域１３の表
面に、厚さ８ｎｍのトンネル酸化膜１４を形成する。
【００５４】次に図６（ｂ）に示すように、高濃度のリ
ンがドーピングされたポリシリコン膜をＣＶＤ法により
全面に形成し、このポリシリコン膜をＲＩＥで加工し
て、素子分離絶縁膜１２上に乗り上げるように浮遊ゲー
ト電極１５を形成する。このとき、浮遊ゲート電極１５
にはほぼ直角の上端角部が形成される。
ンがドーピングされたポリシリコン膜をＣＶＤ法により
全面に形成し、このポリシリコン膜をＲＩＥで加工し
て、素子分離絶縁膜１２上に乗り上げるように浮遊ゲー
ト電極１５を形成する。このとき、浮遊ゲート電極１５
にはほぼ直角の上端角部が形成される。
【００５５】次に図８（ｃ）に示すように、縦型バッチ
式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を
導入しながら、８５０℃、３０分、１３０Ｐａの条件で
熱処理を行い、厚さ３ｎｍのシリコン酸化膜１６を浮遊
ゲート電極１５の表面に形成する。このとき、浮遊ゲー
ト電極１５の角部でのシリコン酸化膜１６の薄膜化（シ
リコン角部の尖り）は見られなかった。
式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を
導入しながら、８５０℃、３０分、１３０Ｐａの条件で
熱処理を行い、厚さ３ｎｍのシリコン酸化膜１６を浮遊
ゲート電極１５の表面に形成する。このとき、浮遊ゲー
ト電極１５の角部でのシリコン酸化膜１６の薄膜化（シ
リコン角部の尖り）は見られなかった。
【００５６】次に同図（ｃ）に示すように、同一酸化炉
内で連続して、一酸化窒素／テトラクロルシラン混合ガ
ス（流量比５００／５ｓｃｃｍ）を導入しながら、８５
０℃、６０分、２００Ｐａの条件で酸化を行い、厚さ５
ｎｍのシリコン酸窒化膜１７をシリコン酸化膜１６上に
形成する。シリコン酸化膜１６の場合と同様に、シリコ
ン酸窒化膜１７にも薄膜化（シリコン角部の尖り）は見
られなかった。この結果、シリコン酸化膜１６、シリコ
ン酸窒化膜１７からなる厚さ８ｎｍの積層構造の電極間
絶縁膜が形成される。
内で連続して、一酸化窒素／テトラクロルシラン混合ガ
ス（流量比５００／５ｓｃｃｍ）を導入しながら、８５
０℃、６０分、２００Ｐａの条件で酸化を行い、厚さ５
ｎｍのシリコン酸窒化膜１７をシリコン酸化膜１６上に
形成する。シリコン酸化膜１６の場合と同様に、シリコ
ン酸窒化膜１７にも薄膜化（シリコン角部の尖り）は見
られなかった。この結果、シリコン酸化膜１６、シリコ
ン酸窒化膜１７からなる厚さ８ｎｍの積層構造の電極間
絶縁膜が形成される。
【００５７】最後に、周知の技術で、高濃度のリンがド
ーピングされたポリシリコン膜からなる制御ゲート電極
１８、ソース拡散層、ドレイン拡散層を形成して、フラ
ッシュメモリセルが完成する。
ーピングされたポリシリコン膜からなる制御ゲート電極
１８、ソース拡散層、ドレイン拡散層を形成して、フラ
ッシュメモリセルが完成する。
【００５８】以上述べた方法で製造したＭＯＳキャパシ
タを調べたところ、電極間絶縁膜１６，１７の膜厚が８
ｎｍと薄くても、十分な電荷保持特性が得られることを
確認した。このような良好な電荷保持特性が得られた理
由は、本実施形態の製造方法によれば、浮遊ゲート電極
１５の上端角部における電極間絶縁膜１６，１７の薄膜
化（シリコン角部の尖り）を防止でき、同上端角部にお
ける電界集中を緩和できた結果であるといえる。
タを調べたところ、電極間絶縁膜１６，１７の膜厚が８
ｎｍと薄くても、十分な電荷保持特性が得られることを
確認した。このような良好な電荷保持特性が得られた理
由は、本実施形態の製造方法によれば、浮遊ゲート電極
１５の上端角部における電極間絶縁膜１６，１７の薄膜
化（シリコン角部の尖り）を防止でき、同上端角部にお
ける電界集中を緩和できた結果であるといえる。
【００５９】なお、第１〜第４の実施形態では、オゾン
酸化プロセスを用いて、シリコン角部における薄膜化を
防止しているが、酸素ラジカル酸化プロセスを用いて
も、原理的には同様の効果がある。
酸化プロセスを用いて、シリコン角部における薄膜化を
防止しているが、酸素ラジカル酸化プロセスを用いて
も、原理的には同様の効果がある。
【００６０】ただし、酸素ラジカル酸化の場合は、酸素
ラジカルの発生位置からシリコン基板（ウェハ）位置ま
での酸素ラジカルの輸送時間が長いと、酸素ラジカルの
濃度が著しく減少してしまうため、多数枚のウェハを同
時に酸化するバッチ処理には向いていない。バッチ処理
の場合は、オゾン酸化プロセスが望ましい。
ラジカルの発生位置からシリコン基板（ウェハ）位置ま
での酸素ラジカルの輸送時間が長いと、酸素ラジカルの
濃度が著しく減少してしまうため、多数枚のウェハを同
時に酸化するバッチ処理には向いていない。バッチ処理
の場合は、オゾン酸化プロセスが望ましい。
【００６１】（第５の実施形態）図７および図８は、本
発明の第５の実施形態に係るＤＲＡＭトレンチキャパシ
タセルの製造方法を示す工程断面図である。
発明の第５の実施形態に係るＤＲＡＭトレンチキャパシ
タセルの製造方法を示す工程断面図である。
【００６２】まず、図７（ａ）に示すように、ｐ型シリ
コン基板２１（例えば、比抵抗１０Ω・ｃｍ、結晶面
（１００））の全面に厚さ１０ｎｍのシリコン酸化膜２
２を熱酸化法で形成する。この後、同図（ａ）に示すよ
うに、シリコン酸化膜２２上に厚さ２００ｎｍのシリコ
ン窒化膜２３、厚さ５００ｎｍのシリコン酸化膜２４を
順次ＣＶＤ法で形成する。
コン基板２１（例えば、比抵抗１０Ω・ｃｍ、結晶面
（１００））の全面に厚さ１０ｎｍのシリコン酸化膜２
２を熱酸化法で形成する。この後、同図（ａ）に示すよ
うに、シリコン酸化膜２２上に厚さ２００ｎｍのシリコ
ン窒化膜２３、厚さ５００ｎｍのシリコン酸化膜２４を
順次ＣＶＤ法で形成する。
【００６３】次に図７（ｂ）に示すように、フォトリソ
グラフィとエッチングを用いて、トレンチ２５を形成す
る。次に同図（ｂ）に示すように、トレンチ２５の内壁
に厚さ５ｎｍのシリコン酸化膜２６を熱酸化法で形成し
た後、厚さ１０ｎｍのシリコン窒化膜２７をＣＶＤ法で
全面に形成する。
グラフィとエッチングを用いて、トレンチ２５を形成す
る。次に同図（ｂ）に示すように、トレンチ２５の内壁
に厚さ５ｎｍのシリコン酸化膜２６を熱酸化法で形成し
た後、厚さ１０ｎｍのシリコン窒化膜２７をＣＶＤ法で
全面に形成する。
【００６４】次に図７（ｃ）に示すように、トレンチ２
５の途中の深さまでを充填するようにレジスト２８を形
成し、このレジスト２８をマスクにしてシリコン窒化膜
２７をＣＤＥ（Chemical Dry Etching）法にてエッチン
グし、シリコン窒化膜２７の露出部分を除去する。この
結果、トレンチ２５の上端部のシリコン酸化膜２６が露
出する。この後、レジスト２８を除去する。
５の途中の深さまでを充填するようにレジスト２８を形
成し、このレジスト２８をマスクにしてシリコン窒化膜
２７をＣＤＥ（Chemical Dry Etching）法にてエッチン
グし、シリコン窒化膜２７の露出部分を除去する。この
結果、トレンチ２５の上端部のシリコン酸化膜２６が露
出する。この後、レジスト２８を除去する。
【００６５】次に図７（ｄ）に示すように、亜酸化窒素
（Ｎ2 Ｏ）／酸素混合ガス雰囲気（亜酸化窒素５０％）
で１０００℃の酸窒化を行い、カラー絶縁膜と呼ばれる
厚さ２０ｎｍのシリコン酸窒化膜２９をトレンチ２５の
上端部（シリコン酸化膜２６の露出部）に形成する。
（Ｎ2 Ｏ）／酸素混合ガス雰囲気（亜酸化窒素５０％）
で１０００℃の酸窒化を行い、カラー絶縁膜と呼ばれる
厚さ２０ｎｍのシリコン酸窒化膜２９をトレンチ２５の
上端部（シリコン酸化膜２６の露出部）に形成する。
【００６６】次に図８（ｅ）に示すように、シリコン窒
化膜２７を熱リン酸液を用いて除去し、続いてシリコン
酸化膜２６を希フッ酸液を用いて除去する。このとき、
カラー絶縁膜であるシリコン酸窒化膜９の表面がエッチ
ングされて、その厚さは１０ｎｍになる。その後、同図
（ｅ）に示すように、トレンチ２５内壁のシリコン露出
表面に、周知の気相拡散法でｎ型不純物拡散層（プレー
ト電極）３０を形成する。
化膜２７を熱リン酸液を用いて除去し、続いてシリコン
酸化膜２６を希フッ酸液を用いて除去する。このとき、
カラー絶縁膜であるシリコン酸窒化膜９の表面がエッチ
ングされて、その厚さは１０ｎｍになる。その後、同図
（ｅ）に示すように、トレンチ２５内壁のシリコン露出
表面に、周知の気相拡散法でｎ型不純物拡散層（プレー
ト電極）３０を形成する。
【００６７】次に同図（ｆ）に示すように、キャパシタ
絶縁膜としての厚さ５ｎｍのシリコン窒化膜３１をＣＶ
Ｄ法で形成し、続いてストレージノード電極３２となる
第１の砒素ドープポリシリコン膜をトレンチ２５内を充
填するように全面に形成した後、ＣＭＰ（Chemical Mec
hanical Polishing）とＲＩＥ（Reactive Ion Etchin
g）を用いて砒素ドープポリシリコン膜をエッチバック
し、ストレージノード電極３２を形成する。
絶縁膜としての厚さ５ｎｍのシリコン窒化膜３１をＣＶ
Ｄ法で形成し、続いてストレージノード電極３２となる
第１の砒素ドープポリシリコン膜をトレンチ２５内を充
填するように全面に形成した後、ＣＭＰ（Chemical Mec
hanical Polishing）とＲＩＥ（Reactive Ion Etchin
g）を用いて砒素ドープポリシリコン膜をエッチバック
し、ストレージノード電極３２を形成する。
【００６８】次に図８（ｇ）に示すように、熱リン酸液
と希フッ酸液を用いたウエットエッチングによって、ト
レンチ２５の上部のシリコン窒化膜３１およびシリコン
酸窒化膜２９を除去した後、これらの絶縁膜３１，２９
を除去して現れた基板部分にリンを斜めイオン注入し
て、ｎ型不純物拡散層３３を形成する。
と希フッ酸液を用いたウエットエッチングによって、ト
レンチ２５の上部のシリコン窒化膜３１およびシリコン
酸窒化膜２９を除去した後、これらの絶縁膜３１，２９
を除去して現れた基板部分にリンを斜めイオン注入し
て、ｎ型不純物拡散層３３を形成する。
【００６９】次に同図（ｇ）に示すように、埋め込みス
トラップ３４となる第２の砒素ドープポリシリコン膜を
トレンチ２５内を充填するように全面に形成した後、Ｃ
ＭＰとＲＩＥを用いて第２の砒素ドープポリシリコン膜
をエッチバックし、埋め込みストラップ３４を形成す
る。なお、埋め込みストラップ３４中の燐を基板中に拡
散することによって、ｎ型不純物拡散層３３を形成して
も良い。
トラップ３４となる第２の砒素ドープポリシリコン膜を
トレンチ２５内を充填するように全面に形成した後、Ｃ
ＭＰとＲＩＥを用いて第２の砒素ドープポリシリコン膜
をエッチバックし、埋め込みストラップ３４を形成す
る。なお、埋め込みストラップ３４中の燐を基板中に拡
散することによって、ｎ型不純物拡散層３３を形成して
も良い。
【００７０】最後に、図８（ｈ）に示すように、周知の
方法でＳＴＩ（Shallow Trench Isolation）のための素
子分離絶縁膜３５、ゲート絶縁膜３６、ゲート電極３
７、ｎ型ソース・ドレイン拡散層３８からなるＭＯＳト
ランジスタを形成して、ＤＲＡＭトレンチキャパシタセ
ルが完成する。
方法でＳＴＩ（Shallow Trench Isolation）のための素
子分離絶縁膜３５、ゲート絶縁膜３６、ゲート電極３
７、ｎ型ソース・ドレイン拡散層３８からなるＭＯＳト
ランジスタを形成して、ＤＲＡＭトレンチキャパシタセ
ルが完成する。
【００７１】本実施形態によるシリコン酸窒化膜（カラ
ー絶縁膜）２９は、シリコン基板２１との界面準位密度
が１×１０11ｃｍ-2ｅＶ-1以下であり、ｎ型ソース・ド
レイン拡散層３８とシリコン基板２１との間のリーク電
流に起因するデータ保持特性の劣化の問題は起こらない
ことを確認した。上記界面準位密度の値はシンター工程
前の値であり、シンター工程後には１×１０10ｃｍ-2ｅ
Ｖ-1以下となることを確認した。
ー絶縁膜）２９は、シリコン基板２１との界面準位密度
が１×１０11ｃｍ-2ｅＶ-1以下であり、ｎ型ソース・ド
レイン拡散層３８とシリコン基板２１との間のリーク電
流に起因するデータ保持特性の劣化の問題は起こらない
ことを確認した。上記界面準位密度の値はシンター工程
前の値であり、シンター工程後には１×１０10ｃｍ-2ｅ
Ｖ-1以下となることを確認した。
【００７２】なお、従来の熱酸化法でも、本実施形態と
同レベルの界面準位密度を実現できるが、シリコン角部
で薄膜化するなど断面形状に関して問題がある。断面形
状を改善するために、ＣＶＤ酸化膜を使う従来技術もあ
るが、この場合には界面準位密度が高くなり（１×１０
11ｃｍ-2ｅＶ-1以上）、界面準位密度に関して問題があ
る。
同レベルの界面準位密度を実現できるが、シリコン角部
で薄膜化するなど断面形状に関して問題がある。断面形
状を改善するために、ＣＶＤ酸化膜を使う従来技術もあ
るが、この場合には界面準位密度が高くなり（１×１０
11ｃｍ-2ｅＶ-1以上）、界面準位密度に関して問題があ
る。
【００７３】さらに本実施形態によれば、図９に示すよ
うに、膜厚が均一で、かつ尖った部分が無い断面形状を
有するシリコン酸窒化膜（カラー絶縁膜）を実現できる
ようになる。
うに、膜厚が均一で、かつ尖った部分が無い断面形状を
有するシリコン酸窒化膜（カラー絶縁膜）を実現できる
ようになる。
【００７４】このような断面形状を得ることができる理
由は、以下のように考えられる。酸素ガスや水蒸気ガス
によるシリコン基板の酸化反応レートには、シリコン結
晶面方位依存性があり、酸化膜厚が１０ｎｍ程度までの
初期酸化領域では、例えば（１１０）面は（１００）面
よりも１．５倍程度速いことが分かっている。
由は、以下のように考えられる。酸素ガスや水蒸気ガス
によるシリコン基板の酸化反応レートには、シリコン結
晶面方位依存性があり、酸化膜厚が１０ｎｍ程度までの
初期酸化領域では、例えば（１１０）面は（１００）面
よりも１．５倍程度速いことが分かっている。
【００７５】この酸化反応レートの結晶面方位依存性
は、シリコン面密度の違いに起因すると説明されてお
り、上記１．５倍の違いは、（１００）面のシリコン面
密度が（１００）面より１．４１倍大きいことを反映し
ていると考えられる（Philosophical Magazine B, 198
7, Vol. 55, No.2, p.131-145）。
は、シリコン面密度の違いに起因すると説明されてお
り、上記１．５倍の違いは、（１００）面のシリコン面
密度が（１００）面より１．４１倍大きいことを反映し
ていると考えられる（Philosophical Magazine B, 198
7, Vol. 55, No.2, p.131-145）。
【００７６】一方、表面に熱酸化膜が形成されたシリコ
ン基板を用いて、一酸化窒素ガス（ＮＯガス）によるシ
リコン基板表面の窒化反応レートを調べたところ、図１
０、図１１に示す結果が得られた。これらの図から、窒
化反応の場合にも、上記酸化反応の場合と同様に、シリ
コン面密度に起因した結晶面方位依存性があることが分
かる。具体的には、（１１０）面は（１００）面よりも
１．４倍程度速いことが分かる。
ン基板を用いて、一酸化窒素ガス（ＮＯガス）によるシ
リコン基板表面の窒化反応レートを調べたところ、図１
０、図１１に示す結果が得られた。これらの図から、窒
化反応の場合にも、上記酸化反応の場合と同様に、シリ
コン面密度に起因した結晶面方位依存性があることが分
かる。具体的には、（１１０）面は（１００）面よりも
１．４倍程度速いことが分かる。
【００７７】さらに、亜酸化窒素ガス（Ｎ2 Ｏガス）に
よるシリコン基板の酸窒化反応レートを調べたところ、
（１１０）面と（１００）面との差は１．１倍程度しか
ないことが分かった。
よるシリコン基板の酸窒化反応レートを調べたところ、
（１１０）面と（１００）面との差は１．１倍程度しか
ないことが分かった。
【００７８】この酸窒化反応レートの結晶面方位依存性
が小さい理由は、以下のように考えられる。亜酸化窒素
ガスによる酸窒化膜形成は、ガス分解生成物である酸素
ガスによる酸化反応と一酸化窒素ガスによる窒化反応が
同時進行して起こるといわれている。したがって、酸化
反応が起こりやすい結晶面は、窒化反応も起こりやすい
ので、一旦窒化反応が進行すると、それ以降の酸化反応
レートが低下して、結果的に、成膜レートの面方位依存
性は小さくなると考えられる。
が小さい理由は、以下のように考えられる。亜酸化窒素
ガスによる酸窒化膜形成は、ガス分解生成物である酸素
ガスによる酸化反応と一酸化窒素ガスによる窒化反応が
同時進行して起こるといわれている。したがって、酸化
反応が起こりやすい結晶面は、窒化反応も起こりやすい
ので、一旦窒化反応が進行すると、それ以降の酸化反応
レートが低下して、結果的に、成膜レートの面方位依存
性は小さくなると考えられる。
【００７９】このように酸化反応と窒化反応を同時に進
行させることで、成膜レートの結晶面方位依存性を抑制
することが可能となる。
行させることで、成膜レートの結晶面方位依存性を抑制
することが可能となる。
【００８０】なお、図８（ｅ）に示した希フッ酸液によ
るシリコン酸化膜２６の除去工程のように、後工程でシ
リコン酸窒化膜（カラー絶縁膜）２９がエッチングされ
る場合には、成膜時のシリコン酸窒化膜（カラー絶縁
膜）２９の膜厚を厚くしておくことが望ましい。
るシリコン酸化膜２６の除去工程のように、後工程でシ
リコン酸窒化膜（カラー絶縁膜）２９がエッチングされ
る場合には、成膜時のシリコン酸窒化膜（カラー絶縁
膜）２９の膜厚を厚くしておくことが望ましい。
【００８１】そのためには、酸窒化によるシリコン酸窒
化膜（カラー絶縁膜）２９の成膜後に追加酸化を行っ
て、シリコン酸窒化膜（カラー絶縁膜）２９の仕上がり
膜厚を制御すると良い。
化膜（カラー絶縁膜）２９の成膜後に追加酸化を行っ
て、シリコン酸窒化膜（カラー絶縁膜）２９の仕上がり
膜厚を制御すると良い。
【００８２】このよう追加酸化によって、界面準位密度
はさらに低くなるので、データ保持特性はさらに向上す
る。ここで、上記追加酸化は９５０℃以上の高温で行う
ことが望ましい。その理由は、成膜時の応力起因の成膜
レートの差を低減でき、シリコン酸窒化膜（カラー絶縁
膜）２９の膜厚をより均一にできるからである。
はさらに低くなるので、データ保持特性はさらに向上す
る。ここで、上記追加酸化は９５０℃以上の高温で行う
ことが望ましい。その理由は、成膜時の応力起因の成膜
レートの差を低減でき、シリコン酸窒化膜（カラー絶縁
膜）２９の膜厚をより均一にできるからである。
【００８３】さらにまた、上記追記酸化は９５０℃以上
の高温の水蒸気（Ｈ2 Ｏ）雰囲気で行うことが望まし
い。その理由は、シリコン酸窒化膜（カラー絶縁膜）２
９中の窒素が常に界面に移動するため、追加酸化時の膜
厚差が生じにくいためである。
の高温の水蒸気（Ｈ2 Ｏ）雰囲気で行うことが望まし
い。その理由は、シリコン酸窒化膜（カラー絶縁膜）２
９中の窒素が常に界面に移動するため、追加酸化時の膜
厚差が生じにくいためである。
【００８４】なお、本実施形態では、シリコン酸窒化膜
（カラー絶縁膜）２９の角部での薄膜化（くびれ形状の
ない内壁絶縁膜）を防止し、シリコン酸窒化膜（カラー
絶縁膜）２９の膜厚均一化を実現しているが、図１２に
示すように、シリコン酸窒化膜（カラー絶縁膜）２９の
角部での膜厚化を実現することもできる。
（カラー絶縁膜）２９の角部での薄膜化（くびれ形状の
ない内壁絶縁膜）を防止し、シリコン酸窒化膜（カラー
絶縁膜）２９の膜厚均一化を実現しているが、図１２に
示すように、シリコン酸窒化膜（カラー絶縁膜）２９の
角部での膜厚化を実現することもできる。
【００８５】それを実現するための具体的な方法として
は、例えば先に窒化をしてその後に酸化を行う方法があ
る。シリコン窒化膜の膜厚は、（１１０）面よりも（１
００）面の方が薄くなるため、窒化後の追加酸化により
（１００）面の方が膜厚が厚くなり、その結果として図
１２に示した形状のシリコン酸窒化膜を実現できる。
は、例えば先に窒化をしてその後に酸化を行う方法があ
る。シリコン窒化膜の膜厚は、（１１０）面よりも（１
００）面の方が薄くなるため、窒化後の追加酸化により
（１００）面の方が膜厚が厚くなり、その結果として図
１２に示した形状のシリコン酸窒化膜を実現できる。
【００８６】窒化後に窒化膜の一部を剥離して（１１
０）面にのみ窒化膜が残るようにしたり、あるいは窒化
後の酸化をオゾンや酸素ラジカルで行えば、角部でのシ
リコン酸窒化膜（カラー絶縁膜）２９のさらなる膜厚化
が実現可能となる。
０）面にのみ窒化膜が残るようにしたり、あるいは窒化
後の酸化をオゾンや酸素ラジカルで行えば、角部でのシ
リコン酸窒化膜（カラー絶縁膜）２９のさらなる膜厚化
が実現可能となる。
【００８７】図１２に示した形状にすることで、角部で
の電界集中を緩和でき、シリコン酸窒化膜（カラー絶縁
膜）２９の絶縁破壊耐圧の向上やリーク電流の低減を実
現できる。
の電界集中を緩和でき、シリコン酸窒化膜（カラー絶縁
膜）２９の絶縁破壊耐圧の向上やリーク電流の低減を実
現できる。
【００８８】また、本実施形態では、亜酸化窒素／酸素
混合ガス雰囲気で成膜を行っているが、酸化剤と窒化剤
を含む雰囲気ならば良く、例えば亜酸化窒素雰囲気、一
酸化窒素（ＮＯ）／酸素混合ガス雰囲気等でも同様の効
果がある。また、酸化剤と窒化剤を含む雰囲気でなくと
も、成膜レートの基板面方位依存性の小さい雰囲気なら
ば良く、例えばオゾンまたは酸素ラジカルを含む雰囲気
での酸化でも同様の効果がある。
混合ガス雰囲気で成膜を行っているが、酸化剤と窒化剤
を含む雰囲気ならば良く、例えば亜酸化窒素雰囲気、一
酸化窒素（ＮＯ）／酸素混合ガス雰囲気等でも同様の効
果がある。また、酸化剤と窒化剤を含む雰囲気でなくと
も、成膜レートの基板面方位依存性の小さい雰囲気なら
ば良く、例えばオゾンまたは酸素ラジカルを含む雰囲気
での酸化でも同様の効果がある。
【００８９】また、本発明の酸化種を用いた各酸化プロ
セスの特徴は以下の通りである。
セスの特徴は以下の通りである。
【００９０】亜酸化窒素／酸素混合ガスプロセスは、１
０ｎｍ以上の厚い絶縁膜を形成するのに最も適してい
る。また、界面の電気的特性も良好である。
０ｎｍ以上の厚い絶縁膜を形成するのに最も適してい
る。また、界面の電気的特性も良好である。
【００９１】亜酸化窒素単独プロセスは、界面の電気的
特性が良好である。
特性が良好である。
【００９２】一酸化窒素／酸素混合プロセスは、ガス混
合条件をうまく選ぶと膜厚均一化を実現できる。また、
成膜温度が変わっても炉内のガス組成はあまり変わら
ず、プロセスの制御性が最も良い。
合条件をうまく選ぶと膜厚均一化を実現できる。また、
成膜温度が変わっても炉内のガス組成はあまり変わら
ず、プロセスの制御性が最も良い。
【００９３】アンモニア窒化または一酸化窒素窒化後プ
ロセス後の追加酸化プロセスは、膜厚均一化を実現で
き、また条件を選べばシリコン角部での厚膜化も可能で
ある。
ロセス後の追加酸化プロセスは、膜厚均一化を実現で
き、また条件を選べばシリコン角部での厚膜化も可能で
ある。
【００９４】（第６の実施形態）図１３は、本発明の第
６の実施形態に係るＳＧＴ（Surrounding Gate Transis
tor）の製造方法を示す工程断面図である。
６の実施形態に係るＳＧＴ（Surrounding Gate Transis
tor）の製造方法を示す工程断面図である。
【００９５】まず、図１３（ａ）に示すように、ｐ型シ
リコン基板３１（例えば、比抵抗１０Ω・ｃｍ、結晶面
（１００））の全面に厚さ１０ｎｍのシリコン酸化膜３
２を熱酸化法で形成する。この後、同図（ａ）に示すよ
うに、シリコン酸化膜３２上に厚さ２００ｎｍのシリコ
ン窒化膜３３をＣＶＤ法で形成する。
リコン基板３１（例えば、比抵抗１０Ω・ｃｍ、結晶面
（１００））の全面に厚さ１０ｎｍのシリコン酸化膜３
２を熱酸化法で形成する。この後、同図（ａ）に示すよ
うに、シリコン酸化膜３２上に厚さ２００ｎｍのシリコ
ン窒化膜３３をＣＶＤ法で形成する。
【００９６】次に図１３（ｂ）に示すように、シリコン
窒化膜３３、シリコン酸化膜３２、ｐ型シリコン基板３
１をフォトリソグラフィとエッチングを用いてパターニ
ングし、トレンチを形成する。これにより、シリコン柱
が形成される。
窒化膜３３、シリコン酸化膜３２、ｐ型シリコン基板３
１をフォトリソグラフィとエッチングを用いてパターニ
ングし、トレンチを形成する。これにより、シリコン柱
が形成される。
【００９７】次に図１３（ｃ）に示すように、縦型バッ
チ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）
を導入しながら、９００℃、１０分、１３０Ｐａの条件
で熱処理を行い、シリコン柱の側面およびトレンチの底
面にゲート酸化膜３４を形成する。その後、同図（ｂ）
に示すように、ゲート電極となるリンがドーピングされ
た厚さ１００ｎｍの多結晶シリコン膜３５を全面に形成
する。
チ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）
を導入しながら、９００℃、１０分、１３０Ｐａの条件
で熱処理を行い、シリコン柱の側面およびトレンチの底
面にゲート酸化膜３４を形成する。その後、同図（ｂ）
に示すように、ゲート電極となるリンがドーピングされ
た厚さ１００ｎｍの多結晶シリコン膜３５を全面に形成
する。
【００９８】次に図１３（ｄ）に示すように、多結晶シ
リコン膜３５をフォトリソグラフィとＲＩＥを用いてパ
ターニングし、シリコン柱を取り囲むゲート電極３５を
形成する。ここで、ゲート電極２５は紙面に対して垂直
方向に延びており、その延びた部分で後工程でゲート配
線のコンタクトが取られる。
リコン膜３５をフォトリソグラフィとＲＩＥを用いてパ
ターニングし、シリコン柱を取り囲むゲート電極３５を
形成する。ここで、ゲート電極２５は紙面に対して垂直
方向に延びており、その延びた部分で後工程でゲート配
線のコンタクトが取られる。
【００９９】次に同図（ｄ）に示すように、ゲート電極
３５をマスクにして基板表面に砒素イオンを注入し、ト
レンチの底部にｎ型ソース拡散層３６を形成した後、同
図（ｄ）に示すように、全面に層間絶縁膜としてのシリ
コン酸化膜３７をＣＶＤ法により形成する。なお、この
段階では砒素イオンの活性化（アニール）を行っていな
いので、ｎ型ソース拡散層３６は未完成である。すなわ
ち、ｎ型ソース拡散層３６はシリコン柱の下端部までは
延びていない。
３５をマスクにして基板表面に砒素イオンを注入し、ト
レンチの底部にｎ型ソース拡散層３６を形成した後、同
図（ｄ）に示すように、全面に層間絶縁膜としてのシリ
コン酸化膜３７をＣＶＤ法により形成する。なお、この
段階では砒素イオンの活性化（アニール）を行っていな
いので、ｎ型ソース拡散層３６は未完成である。すなわ
ち、ｎ型ソース拡散層３６はシリコン柱の下端部までは
延びていない。
【０１００】次に図１３（ｅ）に示すように、フォトリ
ソグラフィと異方性エッチングを用いてシリコン酸化膜
３７、シリコン窒化膜３３、シリコン酸化膜３２をパタ
ーニングし、シリコン柱の上面を露出させる。
ソグラフィと異方性エッチングを用いてシリコン酸化膜
３７、シリコン窒化膜３３、シリコン酸化膜３２をパタ
ーニングし、シリコン柱の上面を露出させる。
【０１０１】次に同図（ｅ）に示すように、シリコン柱
の上面の露出面に砒素イオンを注入した後、１０００
℃、１０秒の活性化アニールを行って、砒素イオンを活
性化することによって、ｎ型ソース層３６を完成させる
とともに、シリコン柱の端まで延びたｎ型ドレイン拡散
層３８を形成する。
の上面の露出面に砒素イオンを注入した後、１０００
℃、１０秒の活性化アニールを行って、砒素イオンを活
性化することによって、ｎ型ソース層３６を完成させる
とともに、シリコン柱の端まで延びたｎ型ドレイン拡散
層３８を形成する。
【０１０２】この後は、周知の方法（例えばＩＥＤＭ
Ｔｅｃｈ．Ｄｉｇ．， ｐ．２２２（１９８８）のＦＩ
Ｇ．３、特願平５−２０１５９９）に従って、図示しな
いゲート配線、ソース配線およびドレイン配線を形成し
てＳＧＴが完成する。
Ｔｅｃｈ．Ｄｉｇ．， ｐ．２２２（１９８８）のＦＩ
Ｇ．３、特願平５−２０１５９９）に従って、図示しな
いゲート配線、ソース配線およびドレイン配線を形成し
てＳＧＴが完成する。
【０１０３】本実施形態によるゲート酸化膜３４は、シ
リコン基板３１（シリコン柱）との界面準位密度が５×
１０10ｃｍ-2ｅＶ-1以下であり、トランジスタ特性の低
下の問題は起こらないことを確認した。
リコン基板３１（シリコン柱）との界面準位密度が５×
１０10ｃｍ-2ｅＶ-1以下であり、トランジスタ特性の低
下の問題は起こらないことを確認した。
【０１０４】さらに本実施形態によれば、図１４に示す
ように、膜厚が均一で、かつ尖った部分が無い断面形状
を有するゲート酸化膜３４を実現できるようになる。
ように、膜厚が均一で、かつ尖った部分が無い断面形状
を有するゲート酸化膜３４を実現できるようになる。
【０１０５】なお、本実施形態は、成膜レートの基板面
方位依存性の小さい成膜方法ならば良く、酸化剤と窒化
剤を含む雰囲気での酸窒化でも同様の効果がある。
方位依存性の小さい成膜方法ならば良く、酸化剤と窒化
剤を含む雰囲気での酸窒化でも同様の効果がある。
【０１０６】なお、本実施形態では、ゲート酸化膜３４
の膜厚均一化（くびれ形状のない表面絶縁膜）を実現し
ているが、例えば先に窒化をしてその後に酸化を行うと
いう法により、図１５に示すように、ゲート絶縁膜３４
としてのシリコン酸窒化膜の膜厚をシリコン柱の角部で
厚くすることもできる。図１５に示した形状にすること
で、角部での電界集中を緩和でき、ゲート酸化膜３４の
絶縁破壊耐圧の向上やリーク電流の低減化を実現でき
る。
の膜厚均一化（くびれ形状のない表面絶縁膜）を実現し
ているが、例えば先に窒化をしてその後に酸化を行うと
いう法により、図１５に示すように、ゲート絶縁膜３４
としてのシリコン酸窒化膜の膜厚をシリコン柱の角部で
厚くすることもできる。図１５に示した形状にすること
で、角部での電界集中を緩和でき、ゲート酸化膜３４の
絶縁破壊耐圧の向上やリーク電流の低減化を実現でき
る。
【０１０７】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、シリコン
角部を有する立体パターンとしてシリコン柱やトレンチ
の場合について説明したが、角部を有するシリコン球な
ど他の立体パターンにも本発明は適用できる。
るものではない。例えば、上記実施形態では、シリコン
角部を有する立体パターンとしてシリコン柱やトレンチ
の場合について説明したが、角部を有するシリコン球な
ど他の立体パターンにも本発明は適用できる。
【０１０８】また、上記実施形態では、本発明をキャパ
シタ絶縁膜やゲート絶縁膜に適用した場合について説明
したが、本発明はチャネル領域下に短チャネル効果を抑
制するための空洞を有するＭＯＳトランジスタの上記空
洞の内壁に形成する絶縁膜にも適用できる。
シタ絶縁膜やゲート絶縁膜に適用した場合について説明
したが、本発明はチャネル領域下に短チャネル効果を抑
制するための空洞を有するＭＯＳトランジスタの上記空
洞の内壁に形成する絶縁膜にも適用できる。
【０１０９】ここで、空洞の内壁は多面体で構成され、
面と面の境では角部が存在する。多面体は、シリコン基
板の主面が（１００）の場合には、｛１００｝面群、
｛１１０｝面群、｛１１１｝面群、｛３１１｝面群、
｛５３１｝面群、｛５４１｝面群で構成されている。そ
のため、多面体の全ての面で酸化速度が同じなることは
なく、通常の酸素雰囲気による酸化では面によって膜厚
が薄くなる可能性がある。さらに、面と面の境である角
部でも膜厚が薄くなる可能性がある。しかし、本発明の
酸化種を用いれば一様な膜厚の絶縁膜を形成でき、部分
的な薄膜化を効果的に防止できるようになる。
面と面の境では角部が存在する。多面体は、シリコン基
板の主面が（１００）の場合には、｛１００｝面群、
｛１１０｝面群、｛１１１｝面群、｛３１１｝面群、
｛５３１｝面群、｛５４１｝面群で構成されている。そ
のため、多面体の全ての面で酸化速度が同じなることは
なく、通常の酸素雰囲気による酸化では面によって膜厚
が薄くなる可能性がある。さらに、面と面の境である角
部でも膜厚が薄くなる可能性がある。しかし、本発明の
酸化種を用いれば一様な膜厚の絶縁膜を形成でき、部分
的な薄膜化を効果的に防止できるようになる。
【０１１０】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
で、種々変形して実施できる。
【０１１１】
【発明の効果】以上詳説したように本発明によれば、所
定の酸化種を含む雰囲気中で酸化を行うことによって、
シリコンからなる角部におけるシリコンおよび酸素を含
む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜
化による絶縁特性の劣化を効果的に防止できるようにな
る。
定の酸化種を含む雰囲気中で酸化を行うことによって、
シリコンからなる角部におけるシリコンおよび酸素を含
む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜
化による絶縁特性の劣化を効果的に防止できるようにな
る。
【図１】本発明の第１の実施形態に係るＭＯＳキャパシ
タの製造方法を示す工程断面図
タの製造方法を示す工程断面図
【図２】図１（ａ）の工程の同ＭＯＳトランジスタの鳥
瞰図
瞰図
【図３】図１（ｄ）の工程の同ＭＯＳキャパシタの断面
図
図
【図４】本発明の第２の実施形態に係るＭＯＳキャパシ
タの製造方法を示す工程断面図
タの製造方法を示す工程断面図
【図５】本発明の第３の実施形態に係るＭＯＳキャパシ
タの製造方法を示す工程断面図
タの製造方法を示す工程断面図
【図６】本発明の第４の実施形態に係るフラッシュメモ
リセルの製造方法を示す工程断面図
リセルの製造方法を示す工程断面図
【図７】本発明の第５の実施形態に係るＤＲＡＭトレン
チキャパシタセルの製造方法の前半を示す工程断面図
チキャパシタセルの製造方法の前半を示す工程断面図
【図８】本発明の第５の実施形態に係るＤＲＡＭトレン
チキャパシタセルの製造方法の後半を示す工程断面図
チキャパシタセルの製造方法の後半を示す工程断面図
【図９】図８のトレンチキャパシタの断面形状を示す図
【図１０】面方位の違いによる基板表面の窒素面密度の
ＮＯアニール時間との関係を示す図
ＮＯアニール時間との関係を示す図
【図１１】面方位の違いによる基板表面のシリコン面密
度と窒素面密度との関係を示す図
度と窒素面密度との関係を示す図
【図１２】第５の実施形態の変形例を説明するための断
面図
面図
【図１３】本発明の第６の実施形態に係るＳＧＴの製造
方法を示す工程断面図
方法を示す工程断面図
【図１４】図１３のトレンチキャパシタの断面形状を示
す図
す図
【図１５】第６の実施形態の変形例を説明するための断
面図
面図
【図１６】本発明による酸化処理が施された第１試料を
示す顕微鏡写真
示す顕微鏡写真
【図１７】従来の酸化処理が施された第２試料を示す顕
微鏡写真
微鏡写真
【図１８】従来の問題点を説明するための断面図
【図１９】従来の問題点を説明するための断面図
１…シリコン基板 ２…トレンチ ３…シリコン柱 ４…シリコン酸化膜 ５…ゲート酸化膜 ５ON…ゲート酸窒化膜 ６…ゲート電極 ７…マスク酸化膜 ８…リンイオン（Ｐ+ ） ９…パッド酸化膜 １１…シリコン基板 １２…素子分離絶縁膜 １３…シリコン素子領域 １４…トンネル酸化膜 １５…浮遊ゲート電極 １６…シリコン酸化膜 １７…シリコン酸窒化膜 ２１…ｐ型シリコン基板 ２２…シリコン酸化膜 ２３…シリコン窒化膜 ２４…シリコン酸化膜 ２５…トレンチ ２６…シリコン酸化膜 ２７…シリコン窒化膜 ２８…レジスト ２９…シリコン酸窒化膜（カラー絶縁膜） ３０…ｎ型不純物拡散層（プレート電極） ３１…シリコン窒化膜（キャパシタ絶縁膜） ３２…第１の砒素ドープポリシリコン膜（ストレージノ
ード電極） ３３…ｎ型不純物拡散層（プレート電極） ３４…埋め込みストラップ ３５…素子分離絶縁膜 ３６…ゲート絶縁膜 ３７…ゲート電極 ３８…ｎ型ソース・ドレイン拡散層
ード電極） ３３…ｎ型不純物拡散層（プレート電極） ３４…埋め込みストラップ ３５…素子分離絶縁膜 ３６…ゲート絶縁膜 ３７…ゲート電極 ３８…ｎ型ソース・ドレイン拡散層
フロントページの続き (72)発明者 犬宮 誠治 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F038 AC03 AC05 AC10 AC15 AC18 DF05 EZ14 EZ15 EZ16 EZ17 EZ20
Claims (8)
- 【請求項１】シリコンからなり、角部を有する立体パタ
ーンを形成する工程と、 前記立体パターンの前記角部を含む領域をオゾンまたは
酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜を
形成する工程と、 前記シリコン酸化膜上に導電膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】シリコンからなり、角部を有する立体パタ
ーンを形成する工程と、 前記立体パターンの前記角部を含む領域をオゾンまたは
酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜を
形成する工程と、 前記角部を含む領域上の前記シリコン酸化膜を除去する
工程と、 前記シリコン酸化膜を除去した領域上に第１絶縁膜を形
成する工程と、 前記第１絶縁膜上に導電膜を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】前記シリコン酸化膜を介して前記立体パタ
ーンにイオンを注入し、次に前記シリコン酸化膜の全て
を除去し、次に前記第１絶縁膜を形成することを特徴と
する請求項２に記載の半導体装置の製造方法。 - 【請求項４】前記立体パターン上に前記シリコン酸化膜
を介して第２絶縁膜を堆積することで前記立体パターン
の表面を平坦化し、次に前記角部が露出するまで前記第
２絶縁膜および前記シリコン酸化膜の表面を後退させ、
次に前記シリコン酸化膜を除去した領域上に前記第１絶
縁膜を形成することを特徴とする請求項２に記載の半導
体装置の製造方法。 - 【請求項５】前記立体パターンは、シリコン基板に形成
された凹凸パターンであり、この凹凸パターンの凹部が
トレンチであることを特徴とする請求項１ないし請求項
４のいずれか１項に記載の半導体装置の製造方法。 - 【請求項６】シリコンからなり、角部を有する立体パタ
ーンを形成する工程と、 前記立体パターンの前記角部を含む領域をオゾンまたは
酸素ラジカルを含む雰囲気で酸化してシリコン酸化膜を
形成する工程と、 前記立体パターンの前記角部を含む領域上に絶縁膜を形
成する工程と、 前記絶縁膜上に導電膜を形成する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項７】前記立体パターンは、シリコン基板上にパ
ターニングされたシリコン膜が設けられてなる凹凸パタ
ーンであることを特徴とする請求項６に記載の半導体装
置の製造方法。 - 【請求項８】シリコン基板にトレンチまたはシリコン柱
を形成する工程と、 酸化剤および窒化剤を含む雰囲気、オゾンを含む雰囲
気、または酸素ラジカルを含む雰囲気での熱処理によ
り、前記トレンチの内壁または前記シリコン柱の表面に
シリコン酸窒化膜またはシリコン酸化膜を形成する工程
と、 前記シリコン酸窒化膜またはシリコン酸化膜上に導電膜
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247599A JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247599A JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315768A true JP2000315768A (ja) | 2000-11-14 |
| JP3983923B2 JP3983923B2 (ja) | 2007-09-26 |
Family
ID=14836777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12247599A Expired - Fee Related JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983923B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436765B1 (en) * | 2001-02-09 | 2002-08-20 | United Microelectronics Corp. | Method of fabricating a trenched flash memory cell |
| JP2005129632A (ja) * | 2003-10-22 | 2005-05-19 | National Institute Of Advanced Industrial & Technology | Ｍｏｓｆｅｔ型半導体装置の製造方法 |
| JP2006100382A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006253623A (ja) * | 2005-03-10 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2008053412A (ja) * | 2006-08-24 | 2008-03-06 | Sharp Corp | 半導体装置および半導体装置の製造方法および携帯電子機器 |
| JP2008193107A (ja) * | 2008-02-18 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009164624A (ja) * | 2009-03-09 | 2009-07-23 | Toshiba Corp | 半導体装置の製造方法 |
-
1999
- 1999-04-28 JP JP12247599A patent/JP3983923B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436765B1 (en) * | 2001-02-09 | 2002-08-20 | United Microelectronics Corp. | Method of fabricating a trenched flash memory cell |
| JP2005129632A (ja) * | 2003-10-22 | 2005-05-19 | National Institute Of Advanced Industrial & Technology | Ｍｏｓｆｅｔ型半導体装置の製造方法 |
| JP2006100382A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006253623A (ja) * | 2005-03-10 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2008053412A (ja) * | 2006-08-24 | 2008-03-06 | Sharp Corp | 半導体装置および半導体装置の製造方法および携帯電子機器 |
| JP2008193107A (ja) * | 2008-02-18 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP2009164624A (ja) * | 2009-03-09 | 2009-07-23 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3983923B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432155B2 (en) | Methods of forming a recessed gate | |
| KR100818873B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8043916B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
| US7199423B2 (en) | Non-volatile memory technology compatible with 1T-RAM process | |
| JP3530026B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004179624A (ja) | 半導体素子の製造方法 | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| TW200411815A (en) | Method of forming an isolation layer in a semiconductor devices | |
| US8497184B2 (en) | Method for manufacturing semiconductor device | |
| KR100691011B1 (ko) | 반도체 소자의 제조방법 | |
| US6984858B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3983923B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP3827734B2 (ja) | Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法 | |
| JPH1050965A (ja) | 半導体装置の製造方法 | |
| JP2006310484A (ja) | 半導体装置の製造方法 | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JP4170612B2 (ja) | 半導体装置およびその製造方法 | |
| JP4041676B2 (ja) | 半導体装置の製造方法 | |
| KR100466188B1 (ko) | 플래시 메모리 셀의 플로팅 게이트 제조방법 | |
| TWI278920B (en) | Method of manufacturing a semiconductor device | |
| JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2009004480A (ja) | 半導体装置の製造方法 | |
| JP2000012801A (ja) | 深いトレンチ・ベ―スのｄｒａｍ構造及びその製造方法 | |
| KR20030043498A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |