JP2008053412A - 半導体装置および半導体装置の製造方法および携帯電子機器 - Google Patents
半導体装置および半導体装置の製造方法および携帯電子機器 Download PDFInfo
- Publication number
- JP2008053412A JP2008053412A JP2006227594A JP2006227594A JP2008053412A JP 2008053412 A JP2008053412 A JP 2008053412A JP 2006227594 A JP2006227594 A JP 2006227594A JP 2006227594 A JP2006227594 A JP 2006227594A JP 2008053412 A JP2008053412 A JP 2008053412A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- manufacturing
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】シリコン基板101に形成された素子分離領域102とその素子分離領域102以外の領域との境界を跨ぐように、シリコン基板101上にゲート絶縁膜103を介してゲート電極104が形成されたMOSトランジスタを備える。上記素子分離領域102とその素子分離領域102以外の領域との境界の段差領域120におけるゲート絶縁膜103の膜厚を、その段差領域120以外の領域におけるゲート絶縁膜103の膜厚に対して65%〜100%とする。
【選択図】図1B
Description
半導体基板上に形成された素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、上記半導体基板上にゲート絶縁膜を介してゲート電極が形成されたMOSトランジスタを備えた半導体装置であって、
上記素子分離領域とその素子分離領域以外の領域との境界の段差領域における上記ゲート絶縁膜の膜厚が、その段差領域以外の領域における上記ゲート絶縁膜の膜厚に対して65%〜100%であることを特徴とする。
上記MOSトランジスタは、
上記ゲート電極下に配置されたチャネル領域と、
上記チャネル領域の両側に形成され、上記チャネル領域の導電型とは逆の導電型を有するソース拡散領域およびドレイン拡散領域と、
上記ゲート電極の少なくとも両側に形成され、電荷を保持する機能を有するメモリ機能体と
を有する。
半導体基板上に形成された素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、ゲート電極がゲート絶縁膜を介して上記半導体基板上に形成されたMOSトランジスタを備え、上記素子分離領域とその素子分離領域以外の領域との境界の段差領域における上記ゲート絶縁膜の膜厚が、その段差領域以外の領域における上記ゲート絶縁膜の膜厚に対して65%〜100%である半導体装置の製造方法であって、
上記半導体基板上に上記素子分離領域を形成する工程と、
上記半導体基板上に上記ゲート絶縁膜を形成する工程と、
上記素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、上記ゲート絶縁膜を介して上記ゲート電極を形成する工程と
を有し、
上記ゲート絶縁膜を形成する工程は、
上記半導体基板上に化学的気相成長法により高温酸化膜を形成する工程と、
上記高温酸化膜を熱酸化する工程と
を有することを特徴とする。
上記ゲート絶縁膜を形成する工程は、
上記熱酸化膜上に化学的気相成長法によりHTO膜を形成する工程の前に、上記半導体基板上に熱酸化膜を形成する工程を有する。
図1A〜図1Cはこの発明の第1実施形態の半導体装置のMOSトランジスタの構成を説明するものである。図1Aは、MOSトランジスタの平面レイアウトを示し、図1Bは図1AにおけるIb―Ib線から見た断面を示し、図1Cは図1AにおけるIc―Ic線から見た断面を示している。
B:HTO膜+N2O酸化
C:熱酸化+HTO膜+N2O酸化
D:HTO膜+スチーム(ISSG)酸化+N2O酸化
図4は、3σまでのウエハ面内の膜厚バラつきを評価した結果である。図5および図6は、MOSキャパシタ素子により評価した電気特性結果である。図5は、ゲート絶縁膜の絶縁耐圧の評価結果であり、ウエハ面内における5点のデータからキュムプロットしてメディアン値(確率が50%になるときの値)を示している。図6は、絶縁破壊電荷量(Qbd値)の評価結果であり、ウエハ面内における20点のデータからキュムプロットしてメディアン値を示している。
この第2実施形態は、半導体装置の一例としての半導体記憶装置およびその形成手順に関するものである。
この第3実施形態では、第1,第2実施形態にて形成したHTO膜を用いたゲート絶縁膜中に存在するダングリングボンドを終端させて、トラップ密度を減少させ、信頼性の高い半導体装置を提供する形成手順に関するものである。
図4はこの発明の携帯電子機器の一例である携帯電話の概略ブロック図を示している。
b) CPU(Central Processing Unit:中央処理装置)、メモリ、データ記憶装置等のデータ処理システムを構成する電子部品
c) 携帯電話、PHS(Personal Handi-phone System:パーソナル・ハンディホン・システム)、モデム、ルータ等の通信機器
d) ディスプレイパネル、プロジェクタ等の画像表示機器
e) プリンタ、スキャナ、複写機等の事務機器
f) ビデオカメラ、デジタルカメラ等の撮像機器
g) ゲーム機、音楽プレーヤ等の娯楽機器
h) 携帯情報端末、時計、電子辞書等の情報機器
i) カーナビゲーションシステム、カーオーディオ等の車載機器
j) 動画、静止画、音楽等の情報を記録、再生するためのAV(Audio Visual:オーディオ・ビジュアル)機器
k) 洗濯機、電子レンジ、冷蔵庫、炊飯器、食器洗い機、掃除機、エアコン等の電化製品
l) マッサージ器、体重計、血圧計等の健康管理機器
m) IC(Integrated Circuit:集積回路)カード、メモリカード等の携帯型装置
102,202…素子分離領域
103,203…ゲート絶縁膜
104,204…ゲート電極
105…ゲート電極側壁絶縁膜
106,206…ソース電極
107,207…ドレイン電極
120,220…段差領域
240…チャネル領域
241…オフセット領域
250…トンネル酸化膜
251…電荷保持膜
252…絶縁膜
260…メモリ機能体
301…制御回路
302…電池
303…無線周波数回路
304…表示部
305…アンテナ
306…信号線
307…電源線
Claims (13)
- 半導体基板上に形成された素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、上記半導体基板上にゲート絶縁膜を介してゲート電極が形成されたMOSトランジスタを備えた半導体装置であって、
上記素子分離領域とその素子分離領域以外の領域との境界の段差領域における上記ゲート絶縁膜の膜厚が、その段差領域以外の領域における上記ゲート絶縁膜の膜厚に対して65%〜100%であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記MOSトランジスタは、
上記ゲート電極下に配置されたチャネル領域と、
上記チャネル領域の両側に形成され、上記チャネル領域の導電型とは逆の導電型を有するソース拡散領域およびドレイン拡散領域と、
上記ゲート電極の少なくとも両側に形成され、電荷を保持する機能を有するメモリ機能体と
を有することを特徴とする半導体装置。 - 半導体基板上に形成された素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、ゲート電極がゲート絶縁膜を介して上記半導体基板上に形成されたMOSトランジスタを備え、上記素子分離領域とその素子分離領域以外の領域との境界の段差領域における上記ゲート絶縁膜の膜厚が、その段差領域以外の領域における上記ゲート絶縁膜の膜厚に対して65%〜100%である半導体装置の製造方法であって、
上記半導体基板上に上記素子分離領域を形成する工程と、
上記半導体基板上に上記ゲート絶縁膜を形成する工程と、
上記素子分離領域とその素子分離領域以外の領域との境界を跨ぐように、上記ゲート絶縁膜を介して上記ゲート電極を形成する工程と
を有し、
上記ゲート絶縁膜を形成する工程は、
上記半導体基板上に化学的気相成長法により高温酸化膜を形成する工程と、
上記高温酸化膜を熱酸化する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
上記ゲート絶縁膜を形成する工程は、
上記熱酸化膜上に化学的気相成長法により高温酸化膜を形成する工程の前に、上記半導体基板上に熱酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項3または4に記載の半導体装置の製造方法において、
上記高温酸化膜は、モノクロロシラン(SiH3Cl)、ジクロロシラン(SiH2Cl2)、トリクロロシラン(SiHCl3)、または、テトラクロロシラン(SiHCl4)のうちの少なくとも1つのガスと酸素を含むガスを原料に化学的気相成長法により形成されることを特徴とする半導体装置の製造方法。 - 請求項3乃至5のいずれか1つに記載の半導体装置の製造方法において、
上記高温酸化膜の形成後に行われる熱酸化は、N2OまたはNOを用いて処理されることを特徴とする半導体装置の製造方法。 - 請求項3乃至5のいずれか1つに記載の半導体装置の製造方法において、
上記高温酸化膜の形成後に行われる熱酸化は、スチーム酸化法により処理されることを特徴とする半導体装置の製造方法。 - 請求項3乃至5のいずれか1つに記載の半導体装置の製造方法において、
上記高温酸化膜を形成した後にアニール処理を施すことを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
上記アニール処理は、上記高温酸化膜を形成する温度よりも高い温度で行われることを特徴とする半導体装置の製造方法。 - 請求項3乃至9のいずれか1つに記載の半導体装置の製造方法において、
上記ゲート絶縁膜を形成した後に、フッ素注入を施すことを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
上記フッ素の注入量は、1012〜1014個/cm2であることを特徴とする半導体装置の製造方法。 - 請求項3乃至9のいずれか1つに記載の半導体装置の製造方法において、
上記ゲート電極を形成後、水素アニール処理されることを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置を備えたことを特徴とする携帯電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227594A JP2008053412A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置および半導体装置の製造方法および携帯電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227594A JP2008053412A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置および半導体装置の製造方法および携帯電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053412A true JP2008053412A (ja) | 2008-03-06 |
JP2008053412A5 JP2008053412A5 (ja) | 2008-11-20 |
Family
ID=39237183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227594A Pending JP2008053412A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置および半導体装置の製造方法および携帯電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053412A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9006115B2 (en) | 2012-06-28 | 2015-04-14 | Tokyo Electron Limited | Silicon oxide film forming method and apparatus |
JP2015130460A (ja) * | 2014-01-09 | 2015-07-16 | セイコーインスツル株式会社 | 不揮発性半導体記憶素子 |
JP2017150929A (ja) * | 2016-02-24 | 2017-08-31 | 日立オートモティブシステムズ株式会社 | 物理量検出装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140627A (ja) * | 1992-09-11 | 1994-05-20 | Sumitomo Metal Ind Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2000174263A (ja) * | 1998-12-07 | 2000-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000315768A (ja) * | 1999-04-28 | 2000-11-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2003332474A (ja) * | 2002-03-04 | 2003-11-21 | Sharp Corp | 半導体記憶装置 |
JP2004022575A (ja) * | 2002-06-12 | 2004-01-22 | Sanyo Electric Co Ltd | 半導体装置 |
WO2005101518A1 (ja) * | 2004-04-09 | 2005-10-27 | Fuji Electric Holdings Co., Ltd. | 半導体装置の製造方法 |
-
2006
- 2006-08-24 JP JP2006227594A patent/JP2008053412A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140627A (ja) * | 1992-09-11 | 1994-05-20 | Sumitomo Metal Ind Ltd | 電界効果型トランジスタ及びその製造方法 |
JP2000174263A (ja) * | 1998-12-07 | 2000-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2000315768A (ja) * | 1999-04-28 | 2000-11-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2003332474A (ja) * | 2002-03-04 | 2003-11-21 | Sharp Corp | 半導体記憶装置 |
JP2004022575A (ja) * | 2002-06-12 | 2004-01-22 | Sanyo Electric Co Ltd | 半導体装置 |
WO2005101518A1 (ja) * | 2004-04-09 | 2005-10-27 | Fuji Electric Holdings Co., Ltd. | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9006115B2 (en) | 2012-06-28 | 2015-04-14 | Tokyo Electron Limited | Silicon oxide film forming method and apparatus |
JP2015130460A (ja) * | 2014-01-09 | 2015-07-16 | セイコーインスツル株式会社 | 不揮発性半導体記憶素子 |
JP2017150929A (ja) * | 2016-02-24 | 2017-08-31 | 日立オートモティブシステムズ株式会社 | 物理量検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100440263B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR101398497B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7432155B2 (en) | Methods of forming a recessed gate | |
KR100537277B1 (ko) | 반도체 소자의 제조 방법 | |
JP2007251079A (ja) | 半導体装置およびその製造方法 | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
KR101420600B1 (ko) | 반도체 장치 | |
JP2008053412A (ja) | 半導体装置および半導体装置の製造方法および携帯電子機器 | |
JP5365054B2 (ja) | 半導体装置の製造方法 | |
JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007019191A (ja) | 半導体装置とその製造方法 | |
JP2011176348A (ja) | 半導体装置 | |
JP2006278641A (ja) | 半導体装置の製造方法 | |
JP2004281690A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5045686B2 (ja) | 半導体装置の製造方法 | |
JP5132943B2 (ja) | 半導体装置 | |
US20230068043A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
CN101740391B (zh) | Nmos晶体管的制作方法 | |
JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
US6716701B1 (en) | Method of manufacturing a semiconductor memory device | |
KR100490303B1 (ko) | 반도체 소자의 제조 방법 | |
JPH11345947A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100691937B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |