JP2003197784A - フラッシュメモリセルの製造方法 - Google Patents
フラッシュメモリセルの製造方法Info
- Publication number
- JP2003197784A JP2003197784A JP2002337583A JP2002337583A JP2003197784A JP 2003197784 A JP2003197784 A JP 2003197784A JP 2002337583 A JP2002337583 A JP 2002337583A JP 2002337583 A JP2002337583 A JP 2002337583A JP 2003197784 A JP2003197784 A JP 2003197784A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- flash memory
- less
- manufacturing
- cell according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Abstract
大限確保し且つより小さいサイズの素子を実現すること
が可能なフラッシュメモリセルの製造方法を提供するこ
と。 【解決手段】 半導体基板上にパッド酸化膜及びパッド
窒化膜を形成する段階と、前記半導体基板にトレンチを
形成する段階と、全体構造上にトレンチ絶縁膜を形成し
た後、第1平坦化工程を行って前記トレンチ絶縁膜を孤
立させる段階と、前記パッド窒化膜を除去して前記トレ
ンチ絶縁膜の所定の部位を突出させる段階と、前記トレ
ンチ絶縁膜の突出部を所定の幅にエッチングするための
エッチング工程を行う段階と、全体構造上に第1ポリシ
リコン層を形成した後、第2平坦化工程を行ってフロー
ティングゲートを形成する段階と、全体構造上に誘電体
膜及び第2ポリシリコン層を形成した後、エッチング工
程を行ってコントロールゲートを形成する段階とを含ん
でなる。
Description
セルの製造方法に関し、特に、フラッシュメモリセルの
カップリング比を増加させることが可能な自己整列フロ
ーティングゲート(Self-aligned floating gate)形成方
法に関する。
emory cell)は素子分離工程としてSTI(shallow tren
ch isolation)工程を用いて実現しているが、マスクパ
ターニング(mask patterning)を用いたフローティング
ゲートのアイソレーション(isolation)工程時にマスク
臨界寸法(critical dimension;CD)の変化(variation)
によってウェーハ均一性(wafer uniformity)が非常に不
良であって均一なフローティングゲートの実現が容易で
なく、カップリング比(coupling ratio)の変化によって
メモリセルのプログラム及び消去フェール(fail)などの
問題が発生している。
13μm以下の小さいスペース具現時にマスク工程が一
層難しくなって均一なフローティングゲートの実現が重
要な要素として作用するフラッシュメモリセル製造工程
が一層さらに難しくなっている。また、フローティング
ゲートが均一に形成されない場合、カップリング比の差
異が激しくなってメモリセルのプログラム及び消去時に
過消去(over erase)などの問題が発生することにより、
素子特性に悪い影響を及ぼしており、マスク工程の増加
によって製品の歩留まり低下及びコスト上昇の原因にな
っている。
かる問題を解決するために創案されたもので、その目的
は、トレンチを埋め込むためのトレンチ絶縁膜の形成前
後に実施されるウォール犠牲酸化工程、ウォール酸化工
程及びトレンチ絶縁膜洗浄工程を調節して所望のスペー
スだけトレンチ絶縁膜をエッチングすることにより、フ
ローティングゲートのカップリング比を最大限確保し且
つより小さいサイズの素子を実現することが可能なフラ
ッシュメモリセルの製造方法を提供することにある。
に、本発明のフラッシュメモリセルの製造方法は、半導
体基板上にパッド酸化膜及びパッド窒化膜を形成する段
階と、前記半導体基板にトレンチを形成する段階と、全
体構造上にトレンチ絶縁膜を形成した後、第1平坦化工
程を行って前記トレンチ絶縁膜を孤立させる段階と、前
記パッド窒化膜を除去して前記トレンチ絶縁膜の所定の
部位を突出させる段階と、前記トレンチ絶縁膜の突出部
を所定の幅にエッチングするためのエッチング工程を行
う段階と、全体構造上に第1ポリシリコン層を形成した
後、第2平坦化工程を行ってフローティングゲートを形
成する段階と、全体構造上に誘電体膜及び第2ポリシリ
コン層を形成した後、エッチング工程を行ってコントロ
ールゲートを形成する段階とを含んでなることを特徴と
する。
好適な実施例を詳細に説明する。
ッシュメモリセルの製造方法を説明するために示すフラ
ッシュメモリセルの断面図である。
上にパッド酸化膜12及びパッド窒化膜14が順次形成
される。この際、パッド酸化膜12は、前記半導体基板
10の上部表面の結晶欠陥を抑制し、或いは表面処理も
しくは後続工程によって形成されるパッド窒化膜14の
ストレスを緩和するために、700℃以上、且つ950
℃以下の温度で乾式または湿式酸化方式を行うことによ
り、70Å以上、且つ200Å以下の厚さに形成され
る。パッド窒化膜14はLP−CVD(Low Pressure-Ch
emical Vaper Deposition)法で2000Å以上、且つ3
500Å以下の厚さに比較的厚く形成される。
ン(ISO)マスクを用いたSTI工程を行って、前記
パッド窒化膜14及びパッド酸化膜12を含んだ半導体
基板10の所定の部位をエッチングすることにより、半
導体基板10の所定の部位が凹むようにトレンチ16が
形成される。これにより、半導体基板10はトレンチ1
6によって活性領域と非活性領域(即ち、トレンチが形
成された領域)に分離される。活性領域は図示の如く
「W1」サイズのマスク臨界寸法CD(criticaldimensi
on)を有する。
°以上、且つ85°以下程度の傾斜角αを有し、パッド
窒化膜14は後続工程によって形成されるフローティン
グゲート用第1ポリシリコン層の傾斜と後続エッチング
工程時のエッチングマージンを考慮し、ほぼ垂直なプロ
ファイルを有するように形成される。
犠牲(sacrificial;SAC)酸化工程を乾式または湿式酸
化方式で行ってトレンチ16内部面のシリコンを酸化さ
せることにより、犠牲酸化膜18が形成される。
チ16内部面のエッチング損傷を補償し、最上端部位
(即ち、パッド酸化膜12と接触する部位)をラウンデ
ィング状に形成し、後続工程で形成されるトレンチ絶縁
膜(即ち、フィールド酸化膜)とフローティングゲート
間のオーバーラップを最大に確保するために、700℃
以上、且つ1000℃以下で乾式または湿式酸化方式に
よって行われるが、酸化時間(oxidation time)を調節
し、最適化された犠牲酸化膜18の厚さが確保されるよ
うに実施される。
ートとのオーバーラップを最大に確保するには、少なく
とも犠牲酸化膜18が150Å以上、且つ300Å以下
の厚さに形成されなければならないが、このために、蒸
着ターゲットを150Å以上、且つ300Å以下の厚さ
に設定してウォール犠牲酸化工程を行う。これにより、
犠牲酸化膜18は150Å以上、且つ300Å以下の厚
さに形成され、活性領域は「W2」(W2<W1)のマ
スク臨界寸法CDを有する。
ートとのオーバーラップを考慮しない場合には、ウォー
ル犠牲酸化工程の蒸着ターゲットを調節して、犠牲酸化
膜18が70Å以上、且つ150Å以下の厚さに形成さ
れるようにする。
の厚さをターゲットにした洗浄工程を行って犠牲酸化膜
18を除去した後、ウォール酸化工程を行うことによ
り、ウォール酸化膜20が形成される。
6内部面の損傷を補償し、トレンチ絶縁膜とフローティ
ングゲートとのオーバーラップを40%〜70%(即
ち、300Å〜700Å)に確保するため、蒸着ターゲ
ットを300Å以上、且つ600Å以下にして800℃
以上、且つ1000℃以下の温度で湿式酸化方式によっ
て行われる。これにより、ウォール酸化膜20は300
Å以上、且つ600Å以下(好ましくは、100Å以
上、且つ200Å以下)の厚さに形成され、活性領域は
「W3」(W3<W2)のマスク臨界寸法(CD)を有
する。
浄工程は、トレンチ絶縁膜とフローティングゲートとの
オーバーラップを考慮して実施するが、一般に、DHF
(Diluted HF;50:1の比率で H2Oで希釈したHF
溶液)またはBOE(Buffer Oxide Etchant;HFとNH
4Fを100:1または300:1で混合した溶液)と
SC−1(HN4OH/H2O2/H2O溶液を所定の
比率で混合した溶液)を用いて行われる。また、トレン
チ絶縁膜とフローティングゲートとのオーバーラップを
考慮しない場合には、ウォール酸化工程の蒸着ターゲッ
トを調節して、ウォール酸化膜20が100Å以上、且
つ200Å以下の厚さに形成されるようにする。
CS(SiH2Cl2-)を基本とするHTO(High Tem
perature Oxide)を薄く蒸着した後、高温で緻密化工程
を行うことにより、50Å以上、且つ500Å以下の厚
さにライナー酸化膜22が形成される。
℃以上、且つ1100℃以下の高温で20分以上、且つ
30分間以下で実施される。これにより、ライナー酸化
膜22の組織が緻密になってエッチング抵抗性が増加す
るにつれて、STI(shallowtrench isolation)工程時
に発生するモウトの形成を抑制すると共に、漏洩電流(l
eakage current)を防止することができる。ここで、ラ
イナー酸化膜22を緻密化するための緻密化工程は後続
のトレンチ絶縁膜形成後に行なうこともできる。
レンチ16を埋め込むように、HDP(High Density Pl
asma)酸化膜を用いた蒸着工程を行うことにより、40
00Å以上、且つ10000Å以下の厚さにトレンチ絶
縁膜24が形成される。この際、トレンチ絶縁膜24を
蒸着するための蒸着工程としては、トレンチ16内にボ
イド(void)が発生しないようにギャップフィリング(gap
filling)工程が行われる。
ッド窒化膜14をエッチングストップ層として平坦化工
程(CMP:chemical mechanical polishing)を行ってト
レンチ絶縁膜24を研磨することにより、パッド窒化膜
14を境界としてトレンチ絶縁膜24が孤立する。この
際、平坦化工程CMPはパッド窒化膜14がオーバーエ
ッチングされないように行われる。
するHDP酸化膜を除去するために洗浄工程を行うが、
この洗浄工程時にトレンチ絶縁膜24がオーバーエッチ
ングされないように調節してトレンチ絶縁膜24の高さ
(height)減少を最小化する。
ッド酸化膜12をエッチングストップ層としてH3PO
4(燐酸)ディップアウト(Dip out)を用いたストリッ
プ工程(エッチング工程)を行ってパッド窒化膜14を
除去することにより、上部構造が突出形状を有するトレ
ンチ絶縁膜24が形成される。この際、トレンチ絶縁膜
24の高さHは活性領域から1500Å以上、且つ30
00Å以下となるようにストリップ工程を行う。
導体基板10をエッチングストップ層としてHFディッ
プアウトを用いた洗浄工程を行うことにより、パッド酸
化膜12が除去されると同時にトレンチ絶縁膜24の突
出部が所定の幅のニップル形状にエッチングされる。こ
の際、洗浄工程は、DHFまたはBOE入り容器に入れ
てDIウォータを用いて洗浄した後、パーティクルを除
去するために、さらに半導体基板10をSC−1入り容
器に入れてDIウォータによって洗浄した後、半導体基
板10を乾燥させる工程で行われる。
e)、即ちウェットタイム(Wet time)を調節して実施する
が、ここではパッド酸化膜12の蒸着厚さをエッチング
ターゲットとして設定して実施する。これにより、洗浄
工程時にトレンチ絶縁膜24を所望の厚さだけエッチン
グすることができるため、トレンチ絶縁膜24に発生す
るモウトを抑制すると同時に、後続工程によって形成さ
れるフローティングゲートのスペーシング(spacing)を
最小化することができる。即ち、ウォール酸化工程によ
って形成されたウォール酸化膜20と高温緻密化工程に
よって緻密化されたライナー酸化膜22は、洗浄溶液の
HFに対するエッチング率(etch rate)がトレンチ絶縁
膜24より低いため、トレンチ絶縁膜24に発生するモ
ウトを抑制すると共に、トレンチ絶縁膜24を所望の厚
さだけエッチングすることができる。
20を形成するための全工程に亘って、フローティング
ゲートとトレンチ絶縁膜24とのオーバーラップ領域を
考慮して工程を実施した場合には、フローティングゲー
トとトレンチ絶縁膜24とのオーバーラップ領域の大き
さを100Å以上、且つ300Å以下(または20%以
上、且つ30%以下)に設定して洗浄工程を実施し、犠
牲酸化膜18及びウォール酸化膜20でフローティング
ゲートとトレンチ絶縁膜24とのオーバーラップ領域を
考慮しないで工程を実施した場合には、フローティング
ゲートとトレンチ絶縁膜24とのオーバーラップ領域の
大きさを400Å以上、且つ600Å以下に設定して洗
浄工程を実施する。
ング比はウォール犠牲酸化工程、ウォール酸化工程及び
トレンチ絶縁膜24を所定の幅にエッチングするための
洗浄工程の調節によって調節することができる。本発明
では、ウォール犠牲酸化工程及びウォール酸化工程で1
次にフローティングゲートのカップリング比を調節した
後、トレンチ絶縁膜24の洗浄工程で2次に調節する方
法、或いはウォール犠牲酸化工程及びウォール酸化工程
は一般的な工程で実施した後、トレンチ絶縁膜24をエ
ッチングするための洗浄工程でフローティングゲートの
カップリング比を調節する方法を採用している。即ち、
ウォール犠牲酸化工程及びウォール酸化工程では酸化時
間を調節して活性領域のマスク臨界寸法CDを所定の幅
に減少させ、トレンチ絶縁膜24の洗浄工程時にはディ
ップタイムを調節してトレンチ絶縁膜24のニップルの
大きさを調節する。
及びしきい値電圧(VT)調節のためのイオン注入工程
のために活性領域上にスクリーン酸化工程(screen oxid
ation)を行ってスクリーン酸化膜26を形成した後、ウ
ェル形成のためのイオン注入工程及びしきい値電圧調節
のためのイオン注入工程を実施することにより、半導体
基板10の活性領域にウェル領域及び不純物領域(図示
せず)が形成される。この際、スクリーン酸化工程を7
50℃〜900℃の温度で湿式または乾式酸化方式によ
って行うことにより、スクリーン酸化膜26は30Å以
上、且つ100Å以下の厚さに形成される。
チング工程)を行ってスクリーン酸化膜26を除去した
後、スクリーン酸化膜26の除去された部位にトンネル
酸化膜28を形成する。この際、トンネル酸化膜28
は、750℃以上、且つ800℃以下の温度で湿式酸化
方式によって蒸着した後、半導体基板10との界面欠陥
密度を最小化するために、900℃以上、且つ910℃
以下の温度でN2を用いて20分以上、且つ30分間以
下で熱処理することにより形成される。
めの洗浄工程(エッチング工程)は、DHFまたはBO
E溶液とSC−1を用いて実施するが、トレンチ絶縁膜
24のニップル(突出部)の大きさが0.05μm以
上、且つ0.15μm以下となるようにディップタイム
を調節して、フローティングゲートとトレンチ絶縁膜2
4とのオーバーラップ領域が600Å以上、且つ800
Å以下、或いは前工程(トレンチ絶縁膜の洗浄工程)に
よるオーバーラップ領域より100Å以上、且つ300
Å以下程度増加するように実施される。
めの洗浄工程とは別途に、洗浄工程を行ってフローティ
ングゲートとトレンチ絶縁膜24とのオーバーラップ領
域を600Å以上、且つ1000Å以下に調節すること
もできる。
集中を防止するように、全体構造上にSiH4またはS
i2H6とPH3ガス雰囲気で580℃〜620℃の温
度と0.1Torr〜3Torrの低い圧力条件のLP−CVD
方式で蒸着工程を行うことにより、フローティングゲー
ト用第1ポリシリコン層30が800Å以上、且つ20
00Å以下の厚さに形成される。
レンチ絶縁膜24のニップル(突出部)をエッチングス
トップ層として平坦化工程CMPを行って第1ポリシリ
コン層30を研磨することにより、トレンチ絶縁膜24
の突出部が露出し、それを境界として第1ポリシリコン
層30が孤立してフローティングゲート32が形成され
る。この際、フローティングゲート32は700Å以
上、且つ1200Å以下程度に均一に形成される。
ゲート32の間に突出するトレンチ絶縁膜24のニップ
ルを所望のターゲットだけエッチングする。これによ
り、フローティングゲート32の表面積を確保してカッ
プリング比を十分大きくする。
xide/Nitride/Oxide)構造またはONON(Oxide/Nitrid
e/Oxide/Nitride)構造の誘電体膜34が形成される。こ
の際、ONO構造の場合、誘電体膜34の下部と上部を
構成する酸化膜は部分的に優れた耐圧と優れたTDDB
(Time Dependent Dielectric Breakdown)特性を有する
DCS(SiH2Cl2)とN2Oガスをソース(基
本)とするHTOを用いて35Å以上、且つ80Å以下
の厚さに形成するが、600℃〜700℃の温度でロー
ディングした後、0.1Torr〜3Torrの低い圧力下で約
810℃〜850℃の温度に上昇させるLP−CVD方
式によって形成する。また、誘電体膜34の下部と上部
との間に構成される窒化膜は、反応ガスとしてNH3と
DCSガスを用いて35Å以上、且つ80Å以下の厚さ
に形成されるが、650℃以上、且つ800℃以下の温
度と1Torr以上、且つ3Torr以下の低い圧力下でLP−
CVD方式によって形成する。
H2Cl2)とN2Oガスをソース(基本)とするHT
Oで35Å以上、且つ60Å以下の厚さに形成される第
1酸化膜と、該第1酸化膜の上部に反応ガスとしてNH
3とDCSガスを用いて1Torr以上、且つ3Torr以下の
低い圧力下で、650℃以上、且つ800℃以下の温度
でLP−CVD方式によって50Å以上、且つ65Å以
下の厚さに形成される窒化膜と、該窒化膜の上部にDC
S(SiH2Cl2)とN2Oガスをソース(基本)と
するHTOで35Å以上、且つ60Å以下の厚さに形成
される第2酸化膜とからなる積層構造が好ましい。
導体基板10の上部層のインタフェース(interface)を
強化させるために、熱処理工程が実施される。この際、
熱処理工程はベアシリコンウェーハ(Bare Si wafer)、
即ちモニタリングウェーハ(monitoringwafer)を基準と
して150Å以上、且つ300Å以下の厚さに誘電体膜
34が酸化されるように湿式酸化方式で行われる。ここ
で、誘電体膜34の形成工程と熱処理工程は、素子特性
に符合する厚さとなるように行われるが、各層間への自
然酸化膜形成または不純物汚染を予防するために、工程
間の時間がほぼ遅延することなく実施される。
6、金属層38及びハードマスク40を順次形成する。
この際、第2ポリシリコン層36はLP−CVD方式で
蒸着されたシリコン層を用いて700Å以上、且つ20
00Å以下の厚さにドープト層を形成する。一方、第2
ポリシリコン層36を形成した後、エッチング工程を行
ってコントロールゲートを形成するが、そのコントロー
ルゲートは第2ポリシリコン層36を形成した後、タン
グステンを用いて全体構造上に500Å以上、且つ10
00Å以下の厚さにタングステン層を形成した金属層3
8からなる。
埋め込むためにギャップフィリングされるトレンチ絶縁
膜の形成前後に実施されるウォール犠牲酸化工程、ウォ
ール酸化工程及びトレンチ絶縁膜洗浄工程を調節して所
望のスペーサだけトレンチ絶縁膜をエッチングすること
により、フローティングゲートのカップリング比を確保
し且つより小さいサイズの素子を実現することができ
る。
ッチング工程を使用することなく均一なフローティング
ゲートを形成することにより、マスク臨界寸法の変化に
よる素子の不均一性を改善することができる。
成工程までマスク工程としてISOマスク工程のみを実
施することにより、ISOマスク、キー(key)マスク及
びフローティングゲート用マスクを含んで3回のマスク
工程が行われる従来の技術の工程に比べて著しく工程の
単純化に寄与することができるため、製品の歩留まり向
上とコスト節減効果がある。
ートを形成してカップリング比の変化を最小化すること
により、素子の特性を改善することができる。
ュメモリセルの実現を容易にするとともに、トレンチ絶
縁膜の高さ調節と洗浄工程のディップタイムの調節によ
って様々な工程マージンの確保が可能である。
備の追加所要なしで従来の装備と工程を用いて応用/適
用することにより、低費用(low cost)と高信頼性(high
reliability)を有する素子の形成が可能である。
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
製造方法を説明するために示す断面図である。
Claims (31)
- 【請求項1】 半導体基板上にパッド酸化膜及びパッド
窒化膜を形成する段階と、 前記半導体基板にトレンチを形成する段階と、 全体構造上にトレンチ絶縁膜を形成した後、第1平坦化
工程を行って前記トレンチ絶縁膜を孤立させる段階と、 前記パッド窒化膜を除去して前記トレンチ絶縁膜の所定
の部位を突出させる段階と、 前記トレンチ絶縁膜の突出部を所定の幅にエッチングす
るためのエッチング工程を行う段階と、 全体構造上に第1ポリシリコン層を形成した後、第2平
坦化工程を行ってフローティングゲートを形成する段階
と、 全体構造上に誘電体膜及び第2ポリシリコン層を形成し
た後、エッチング工程を行ってコントロールゲートを形
成する段階とを含んでなることを特徴とするフラッシュ
メモリセルの製造方法。 - 【請求項2】 前記パッド酸化膜は、前記半導体基板の
上部表面の結晶欠陥または表面処理のために700℃以
上、且つ950℃以下の温度で乾式または湿式酸化方式
を用いて70Å以上、且つ200Å以下の厚さに形成す
ることを特徴とする請求項1記載のフラッシュメモリセ
ルの製造方法。 - 【請求項3】 前記パッド窒化膜は、LP−CVD方法
によって2000Å以上、且つ3500Å以下の厚さに
形成することを特徴とする請求項1記載のフラッシュメ
モリセルの製造方法。 - 【請求項4】 前記トレンチは、内部傾斜面が60°以
上、且つ85°以下程度の傾斜角を有することを特徴と
する請求項1記載のフラッシュメモリセルの製造方法。 - 【請求項5】 前記トレンチを形成した後、ウォール犠
牲酸化工程を実施して前記トレンチ内部面に犠牲酸化膜
を形成する段階と、 前記犠牲酸化膜を除去した後、ウォール酸化膜を形成す
る段階と、 前記トレンチの内部面にライナー酸化膜を形成する段階
とをさらに含むことを特徴とする請求項1記載のフラッ
シュメモリセルの製造方法。 - 【請求項6】 前記犠牲酸化膜は、前記トレンチの内部
面に700℃以上、且つ1000℃以下の温度で、70
Å以上、且つ150Å以下の厚さに形成することを特徴
とする請求項5記載のフラッシュメモリセルの製造方
法。 - 【請求項7】 前記犠牲酸化膜は、前記トレンチの内部
面に700℃以上、且つ1000℃以下の温度で、15
0Å以上、且つ300Å以下の厚さに形成することを特
徴とする請求項5記載のフラッシュメモリセルの製造方
法。 - 【請求項8】 前記ウォール酸化膜は、800℃以上、
且つ1000℃以下の温度で湿式酸化方式を用いて10
0Å以上、且つ200Å以下の厚さに形成されることを
特徴とする請求項5記載のフラッシュメモリセルの製造
方法。 - 【請求項9】 前記ウォール酸化膜は、800℃以上、
且つ1000℃以下の温度で湿式酸化方式で、300Å
以上、且つ600Å以下の厚さに形成されることを特徴
とする請求項5記載のフラッシュメモリセルの製造方
法。 - 【請求項10】 前記ライナー酸化膜は、DCS(Si
H2Cl2)を基本とするHTOを50Å以上、且つ5
00Å以下の厚さに蒸着した後、高温で緻密化工程を行
って形成することを特徴とする請求項5記載のフラッシ
ュメモリセルの製造方法。 - 【請求項11】 前記緻密化工程は、900℃以上、且
つ1100℃以下の高温でN2雰囲気中にて20分以
上、且つ30分間以下で実施することを特徴とする請求
項10記載のフラッシュメモリセルの製造方法。 - 【請求項12】 前記トレンチ絶縁膜は、前記トレンチ
を埋め込むようにギャップフィリング工程を行ってHD
P酸化膜を4000Å以上、且つ10000Å以下の厚
さに形成することを特徴とする請求項1記載のフラッシ
ュメモリセルの製造方法。 - 【請求項13】 前記トレンチ絶縁膜の形成後、900
℃以上、且つ1100℃以下の高温でN2雰囲気中にて
20分以上、且つ30分間以下で緻密化工程を実施する
段階をさらに含むことを特徴とする請求項1記載のフラ
ッシュメモリセルの製造方法。 - 【請求項14】 前記第1平坦化工程は、前記パッド窒
化膜をエッチングストップ層として用いて実施すること
を特徴とする請求項1記載のフラッシュメモリセルの製
造方法。 - 【請求項15】 前記トレンチ絶縁膜の突出部は、前記
パッド酸化膜から1500Å以上、且つ3000Å以下
程度の高さを有することを特徴とする請求項1記載のフ
ラッシュメモリセルの製造方法。 - 【請求項16】 前記パッド窒化膜は、H3PO4を用
いたエッチング工程によって除去することを特徴とする
請求項1記載のフラッシュメモリセルの製造方法。 - 【請求項17】 前記トレンチ絶縁膜の突出部をエッチ
ングするための前記エッチング工程は、前記トレンチ絶
縁膜と前記フローティングゲートとのオーバーラップ領
域が100Å以上、且つ300Å以下となるようにディ
ップタイムを調節して、DHFまたはBOEとSC−1
を用いた洗浄工程で実施されることを特徴とする請求項
1記載のフラッシュメモリセルの製造方法。 - 【請求項18】 前記トレンチ絶縁膜の突出部をエッチ
ングするための前記エッチング工程は、前記トレンチ絶
縁膜と前記フローティングゲートとのオーバーラップ領
域が400Å以上、且つ600Å以下となるようにディ
ップタイムを調節して、DHFまたはBOEとSC−1
を用いた洗浄工程で実施されることを特徴とする請求項
1記載のフラッシュメモリセルの製造方法。 - 【請求項19】 前記第1ポリシリコン層を形成する前
に、前記半導体基板の活性領域上に30Å以上、且つ1
00Å以下の厚さにスクリーン酸化膜を形成する段階
と、 前記半導体基板上にウェル形成のためのイオン注入工程
としきい値電圧調節のためのイオン注入工程を行ってウ
ェル領域及び不純物領域を形成する段階と、 前記スクリーン酸化膜を除去するためにエッチング工程
を行う段階と、 前記活性領域上に750℃以上、且つ800℃以下の温
度で湿式酸化方式を行った後、熱処理工程を行ってトン
ネル酸化膜を形成する段階とをさらに含むことを特徴と
する請求項1記載のフラッシュメモリセルの製造方法。 - 【請求項20】 前記スクリーン酸化膜を除去するため
の前記エッチング工程は、前記トレンチ絶縁膜の突出部
の大きさが0.05μm以上、且つ0.15μm以下とな
るようにディップタイムを調節して、DHFまたはBO
EとSC−1を用いた洗浄工程で実施されることを特徴
とする請求項19記載のフラッシュメモリセルの製造方
法。 - 【請求項21】 前記スクリーン酸化膜を除去するため
の前記エッチング工程は、前記フローティングゲートと
前記トレンチ絶縁膜とのオーバーラップ領域が600Å
以上、且つ800Å以下となるようにディップタイムを
調節して、DHFまたはBOEとSC−1を用いた洗浄
工程で実施されることを特徴とする請求項19記載のフ
ラッシュメモリセルの製造方法。 - 【請求項22】 前記熱処理工程は、前記半導体基板と
の界面欠陥密度を最小化するために、900℃以上、且
つ910℃以下の温度でN2を用いて20分以上、且つ
30分間以下で実施されることを特徴とする請求項19
記載のフラッシュメモリセルの製造方法。 - 【請求項23】 前記トンネル酸化膜の形成後、前記フ
ローティングゲートと前記トレンチ絶縁膜とのオーバー
ラップ領域を600Å以上、且つ1000Å以下に調節
するために、洗浄工程を実施する段階をさらに含むこと
を特徴とする請求項19記載のフラッシュメモリセルの
製造方法。 - 【請求項24】 前記第1ポリシリコン層は、LP−C
VD方式によって800Å以上、且つ2000Å以下の
厚さに形成することを特徴とする請求項1記載のフラッ
シュメモリセルの製造方法。 - 【請求項25】 前記第2平坦化工程は、前記トレンチ
絶縁膜の突出部をエッチングストップ層として用いて前
記第1ポリシリコン層の所定の部位を研磨することによ
り、前記トレンチ絶縁膜の突出部が露出されるように実
施することを特徴とする請求項1記載のフラッシュメモ
リセルの製造方法。 - 【請求項26】 前記フローティングゲートは、700
Å以上、且つ1200Å以下に均一に形成することを特
徴とする請求項1記載のフラッシュメモリセルの製造方
法。 - 【請求項27】 前記誘電体膜は、ONO構造またはO
NON構造で形成することを特徴とする請求項1記載の
フラッシュメモリセルの製造方法。 - 【請求項28】 前記ONO構造は、 DCS(SiH2Cl2)とN2Oガスをソース(基
本)とするHTOで35Å以上、且つ60Å以下の厚さ
に形成される第1酸化膜と、 前記第1酸化膜の上部に反応ガスとしてNH3とDCS
ガスを用いて1Torr以上、且つ3Torr以下の低い圧力下
で、650℃以上、且つ800℃以下の温度でLP−C
VD方式によって50Å以上、且つ65Å以下の厚さに
形成される窒化膜と、 前記窒化膜の上部にDCS(SiH2Cl2)とN2O
ガスをソース(基本)とするHTOで35Å以上、且つ
60Å以下の厚さに形成される第2酸化膜とからなるこ
とを特徴とする請求項27記載のフラッシュメモリセル
の製造方法。 - 【請求項29】 前記誘電体膜は、ベアシリコンを基準
として150Å以上、且つ300Å以下の厚さに酸化さ
れることを特徴とする請求項1記載のフラッシュメモリ
セルの製造方法。 - 【請求項30】 前記第2ポリシリコン層は、700Å
以上、且つ2000Å以下の厚さにドープト層が形成さ
れることを特徴とする請求項1記載のフラッシュメモリ
セルの製造方法。 - 【請求項31】 前記第2ポリシリコン層を形成した
後、全体構造上に500Å以上、且つ1000Å以下の
厚さにタングステン層を形成する段階をさらに含んでな
ることを特徴とする請求項1記載のフラッシュメモリセ
ルの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-83493 | 2001-12-22 | ||
KR10-2001-0083493A KR100426483B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197784A true JP2003197784A (ja) | 2003-07-11 |
JP4174302B2 JP4174302B2 (ja) | 2008-10-29 |
Family
ID=36821418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002337583A Expired - Fee Related JP4174302B2 (ja) | 2001-12-22 | 2002-11-21 | フラッシュメモリセルの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6844231B2 (ja) |
JP (1) | JP4174302B2 (ja) |
KR (1) | KR100426483B1 (ja) |
CN (1) | CN1217404C (ja) |
TW (1) | TWI237350B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
JP2006073983A (ja) * | 2004-09-03 | 2006-03-16 | Hynix Semiconductor Inc | 半導体メモリ素子の素子分離膜形成方法 |
JP2006253623A (ja) * | 2005-03-10 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
KR100871982B1 (ko) * | 2005-10-13 | 2008-12-03 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426483B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
AU2003270380B2 (en) * | 2002-09-06 | 2010-07-01 | Genentech, Inc. | Process for protein extraction |
CN1316558C (zh) * | 2003-08-19 | 2007-05-16 | 旺宏电子股份有限公司 | 缩小半导体组件的单元间距的方法 |
KR100537278B1 (ko) * | 2003-09-05 | 2005-12-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
KR100621621B1 (ko) | 2003-12-19 | 2006-09-13 | 삼성전자주식회사 | 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 |
FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
KR100609942B1 (ko) * | 2004-01-09 | 2006-08-08 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀의 제조 방법 |
US6991984B2 (en) * | 2004-01-27 | 2006-01-31 | Freescale Semiconductor, Inc. | Method for forming a memory structure using a modified surface topography and structure thereof |
TWI226683B (en) * | 2004-02-10 | 2005-01-11 | Powerchip Semiconductor Corp | Method of fabricating a flash memory |
CN1309055C (zh) * | 2004-03-25 | 2007-04-04 | 力晶半导体股份有限公司 | 闪速存储器的制造方法 |
US7067388B1 (en) * | 2004-04-07 | 2006-06-27 | Spansion Llc | Flash memory device and method of forming the same with improved gate breakdown and endurance |
KR100539158B1 (ko) * | 2004-04-20 | 2005-12-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 게이트간 유전막 형성 방법 |
KR100539449B1 (ko) * | 2004-07-12 | 2005-12-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
KR100562153B1 (ko) * | 2004-07-23 | 2006-03-17 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
US7396720B2 (en) * | 2004-07-27 | 2008-07-08 | Micron Technology, Inc. | High coupling memory cell |
DE102004043764B3 (de) | 2004-09-10 | 2006-02-02 | Adc Gmbh | Anschlussmodul für die Telekommunikations- und Datentechnik |
KR100603930B1 (ko) * | 2004-11-16 | 2006-07-24 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
TW200625437A (en) * | 2004-12-30 | 2006-07-16 | Macronix Int Co Ltd | Shallow trench isolation process of forming smooth edge angle by cleaning procedure |
US7151042B2 (en) * | 2005-02-02 | 2006-12-19 | Macronix International Co., Ltd. | Method of improving flash memory performance |
KR100607351B1 (ko) * | 2005-03-10 | 2006-07-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
KR100609524B1 (ko) * | 2005-03-23 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
KR100676598B1 (ko) | 2005-04-01 | 2007-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100685730B1 (ko) * | 2005-05-02 | 2007-02-26 | 삼성전자주식회사 | 절연막 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |
JP4250616B2 (ja) * | 2005-05-13 | 2009-04-08 | 株式会社東芝 | 半導体集積回路装置及びその製造方法 |
KR100784083B1 (ko) * | 2005-06-13 | 2007-12-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
KR100719366B1 (ko) | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
KR100648194B1 (ko) * | 2005-07-27 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
US7576386B2 (en) | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
KR100642384B1 (ko) * | 2005-09-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 트랜지스터 및 그 제조방법 |
KR100684886B1 (ko) * | 2005-11-03 | 2007-02-20 | 삼성전자주식회사 | 플래시 기억 장치 및 그 제조 방법 |
US7183162B1 (en) * | 2005-11-21 | 2007-02-27 | Intel Corporation | Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method |
KR100799056B1 (ko) * | 2005-12-21 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100833444B1 (ko) | 2006-03-28 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
KR100741467B1 (ko) * | 2006-07-12 | 2007-07-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US7355239B1 (en) * | 2006-08-31 | 2008-04-08 | Promos Technologies Pte. Ltd. | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches |
JP4446202B2 (ja) * | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
US8022466B2 (en) * | 2006-10-27 | 2011-09-20 | Macronix International Co., Ltd. | Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same |
US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
US7450423B2 (en) * | 2007-01-03 | 2008-11-11 | Macronix International Co., Ltd. | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure |
KR100885891B1 (ko) * | 2007-04-30 | 2009-02-26 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
KR100895943B1 (ko) * | 2007-07-04 | 2009-05-07 | 주식회사 동부하이텍 | 반도체 고전압 소자 제조 방법 |
KR100884984B1 (ko) * | 2007-07-12 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
KR100864935B1 (ko) * | 2007-08-28 | 2008-10-23 | 주식회사 동부하이텍 | 반도체 소자의 소자 격리막 형성 방법 |
CN101439492B (zh) * | 2007-11-21 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高抛光性能的多晶硅抛光方法 |
US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
CN102569078B (zh) * | 2010-12-16 | 2015-04-29 | 中芯国际集成电路制造(北京)有限公司 | 一种闪存单元形成方法 |
CN104752356B (zh) * | 2013-12-25 | 2018-07-06 | 北京兆易创新科技股份有限公司 | 一种或非型闪存的浮栅的制作方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583583B2 (ja) * | 1997-07-08 | 2004-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5981356A (en) * | 1997-07-28 | 1999-11-09 | Integrated Device Technology, Inc. | Isolation trenches with protected corners |
JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4131896B2 (ja) * | 2000-03-31 | 2008-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP3785003B2 (ja) * | 1999-09-20 | 2006-06-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
US6448606B1 (en) * | 2000-02-24 | 2002-09-10 | Advanced Micro Devices, Inc. | Semiconductor with increased gate coupling coefficient |
US6376877B1 (en) * | 2000-02-24 | 2002-04-23 | Advanced Micro Devices, Inc. | Double self-aligning shallow trench isolation semiconductor and manufacturing method therefor |
FR2806834B1 (fr) * | 2000-03-24 | 2003-09-12 | St Microelectronics Sa | Procede de formation de zone isolante |
US6620681B1 (en) * | 2000-09-08 | 2003-09-16 | Samsung Electronics Co., Ltd. | Semiconductor device having desired gate profile and method of making the same |
KR20020044261A (ko) * | 2000-12-05 | 2002-06-15 | 박종섭 | 플래쉬 메모리 셀의 제조 방법 |
JP4911826B2 (ja) * | 2001-02-27 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6672870B2 (en) * | 2001-03-20 | 2004-01-06 | John G. Knapp | Method and instrumentation for attaching dentures |
US6391722B1 (en) * | 2001-07-13 | 2002-05-21 | Vanguard International Semiconductor Corporation | Method of making nonvolatile memory having high capacitive coupling ratio |
KR100406179B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 |
KR100406180B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
KR100426484B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
KR100426483B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
US6781189B2 (en) * | 2002-01-22 | 2004-08-24 | Micron Technology, Inc. | Floating gate transistor with STI |
-
2001
- 2001-12-22 KR KR10-2001-0083493A patent/KR100426483B1/ko not_active IP Right Cessation
-
2002
- 2002-11-11 TW TW091133036A patent/TWI237350B/zh not_active IP Right Cessation
- 2002-11-21 JP JP2002337583A patent/JP4174302B2/ja not_active Expired - Fee Related
- 2002-12-05 US US10/310,746 patent/US6844231B2/en not_active Expired - Fee Related
- 2002-12-13 CN CN021559007A patent/CN1217404C/zh not_active Expired - Fee Related
-
2004
- 2004-12-03 US US11/004,301 patent/US7015099B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
JP2006073983A (ja) * | 2004-09-03 | 2006-03-16 | Hynix Semiconductor Inc | 半導体メモリ素子の素子分離膜形成方法 |
JP2006253623A (ja) * | 2005-03-10 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
KR100871982B1 (ko) * | 2005-10-13 | 2008-12-03 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
US7560386B2 (en) | 2006-03-20 | 2009-07-14 | Samsung Electronics Co., Ltd. | Method of manufacturing nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
CN1428846A (zh) | 2003-07-09 |
TW200408073A (en) | 2004-05-16 |
TWI237350B (en) | 2005-08-01 |
US7015099B2 (en) | 2006-03-21 |
US20050101089A1 (en) | 2005-05-12 |
KR20030053314A (ko) | 2003-06-28 |
US20030119260A1 (en) | 2003-06-26 |
US6844231B2 (en) | 2005-01-18 |
CN1217404C (zh) | 2005-08-31 |
JP4174302B2 (ja) | 2008-10-29 |
KR100426483B1 (ko) | 2004-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4174302B2 (ja) | フラッシュメモリセルの製造方法 | |
KR100426485B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
KR100426484B1 (ko) | 플래쉬 메모리 셀 및 그의 제조방법 | |
JP4209181B2 (ja) | フラッシュメモリセルの自己整列フローティングゲート形成方法 | |
JP2005197643A (ja) | フラッシュセメモリ素子の製造方法 | |
JP2003197782A (ja) | フラッシュメモリセルの製造方法 | |
US6991985B2 (en) | Method of manufacturing a semiconductor device | |
JP2004214621A (ja) | フラッシュメモリ素子の製造方法 | |
JP4363564B2 (ja) | 半導体素子の素子分離膜形成方法 | |
JP5121102B2 (ja) | 半導体装置の製造方法 | |
US7259063B2 (en) | Method for forming a gate electrode in a non volatile memory device | |
JP2004056073A (ja) | フラッシュメモリの製造方法 | |
US20080227268A1 (en) | Method of forming an isolation layer in a semiconductor memory device | |
US7049236B2 (en) | Method of manufacturing a semiconductor device | |
JP4886163B2 (ja) | 半導体素子の製造方法 | |
JP2004200660A (ja) | フラッシュメモリ素子の製造方法 | |
KR20040045110A (ko) | 플래시 메모리 소자 및 그 제조방법 | |
US20080206957A1 (en) | Method of Forming Isolation Layer of Semiconductor Memory Device | |
KR20030044146A (ko) | 플래쉬 메모리 셀의 제조방법 | |
KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
KR20030043499A (ko) | 플래쉬 메모리 셀의 제조방법 | |
KR20080015589A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR20050002248A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
KR20060116265A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |