JP2005197642A - 半導体素子の酸化膜形成方法 - Google Patents

半導体素子の酸化膜形成方法 Download PDF

Info

Publication number
JP2005197642A
JP2005197642A JP2004191491A JP2004191491A JP2005197642A JP 2005197642 A JP2005197642 A JP 2005197642A JP 2004191491 A JP2004191491 A JP 2004191491A JP 2004191491 A JP2004191491 A JP 2004191491A JP 2005197642 A JP2005197642 A JP 2005197642A
Authority
JP
Japan
Prior art keywords
oxide film
solution
forming
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004191491A
Other languages
English (en)
Inventor
Ho Min Son
鎬 ▲ミン▼ 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005197642A publication Critical patent/JP2005197642A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】半導体基板にエッチング損傷が発生することと酸化膜の膜質が低下することを防止すると共に、相異した領域に異なる厚さの酸化膜をそれぞれ形成することが可能な半導体素子の酸化膜形成方法を提供する。
【解決手段】低電圧素子領域と高電圧素子領域に区分された半導体基板上に第１酸化膜を形成する段階と、低電圧素子領域の第１酸化膜を目標の厚さだけ残留するように、エッチング工程で第１酸化膜を所定の厚さだけエッチングする段階と、前洗浄工程で第１酸化膜を完全に除去する段階と、低電圧素子領域に第２酸化膜を形成する段階とを含む。
【選択図】図２

Description

本発明は、半導体素子の酸化膜形成方法に係り、特に、互いに異なる厚さの酸化膜を同一の層に形成する半導体素子の酸化膜形成方法に関する。
一般に、フラッシュメモリ素子では、互いに異なる厚さのゲート酸化膜が要求される。すなわち、フラッシュメモリ素子には、動作電圧に応じて高電圧動作素子と低電圧動作素子が含まれるが、高電圧素子には厚いゲート酸化膜が必要であり、低電圧素子には相対的に薄いゲート酸化膜が必要である。従って、半導体基板上には互いに異なる厚さのゲート酸化膜が形成されなければならない。これをデュアルゲート酸化膜の形成工程という。以下、この工程の進行過程を簡略に説明する。
図１ａ〜図１ｃは従来の技術に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。
図１ａを参照すると、セル又は低電圧素子が形成される領域（以下、「第１領域」という）と、高電圧素子が形成される領域（以下、「第２領域」という）が定義された半導体基板１０１の全体構造上に第１酸化膜１０２を形成する。第１酸化膜１０２は高電圧素子のゲート酸化膜を形成するための酸化膜である。
図１ｂを参照すると、第２領域上にエッチング防止膜１０３を形成した後、第１領域の第１酸化膜を除去する。この際、エッチング防止膜１０３はフォトレジストパターンで形成されることが一般的である。
一方、第１領域の第１酸化膜はＢＯＥ(Buffered Oxide Etchant)溶液を用いたエッチング工程で除去することができる。
図１ｃを参照すると、エッチング防止膜（図１ｂの１０３）を除去する。その後、第１領域に第２酸化膜１０４を形成する。この際、第２領域の第１酸化膜１０２上に第２酸化膜１０４が一部形成されることもある。第２酸化膜１０４はセルのトンネル酸化膜又は低電圧素子のゲート酸化膜を形成するための酸化膜である。
これにより、第１領域と第２領域には互いに異なる厚さの酸化膜がそれぞれ形成される。
前記の方法で互いに異なる厚さの酸化膜を形成する場合、図１ｂにおいて第１酸化膜が除去されることにより半導体基板１０１の表面が露出されるが、この過程でＢＯＥ溶液によって半導体基板１０１の表面に損傷が発生する。また、ＢＯＥ溶液を用いたエッチング工程の時間が長くなるほど半導体基板１０１の表面がより荒くなり、マイクロトレンチ（図示せず）が形成される虞があるので、第２酸化膜１０４の膜質が低下し、低電圧素子の電気的特性が低下するという問題点が生ずる。
これに対し、本発明に係る半導体素子の酸化膜形成方法は、第１領域と第２領域に区分された半導体基板の全体上部に第１酸化膜を第１厚さに形成する。そして、第１領域の第１酸化膜を除去するが、第１領域の半導体基板に損傷が発生することを防止するために、第１酸化膜を所定の厚さだけ残留させた後、酸化膜形成前の洗浄工程で第１領域の第１酸化膜を完全に除去した後、第１領域に第２酸化膜を第２厚さに形成する。
他の方法として、第１領域の第１酸化膜を除去し、半導体基板の損傷された第１領域の表面を酸化させて犠牲酸化膜を形成した後、酸化膜形成前の洗浄工程で犠牲酸化膜を完全に除去した後、第１領域に第２酸化膜を第２厚さに形成する。
前記のような実施例によって、本発明は、半導体基板にエッチング損傷が発生することと酸化膜の膜質が低下することを防止すると共に、相異した領域に異なる厚さの酸化膜をそれぞれ形成することが可能な半導体素子の酸化膜形成方法を提供することを目的とする。
上記目的を達成するために、本発明の一実施例に係る半導体素子の酸化膜形成方法は、低電圧素子領域と高電圧素子領域に区分された半導体基板上に第１酸化膜を形成する段階と、低電圧素子領域の第１酸化膜を目標の厚さだけ残留するように、エッチング工程で第１酸化膜を所定の厚さだけエッチングする段階と、前洗浄工程で第１酸化膜を完全に除去する段階と、低電圧素子領域に第２酸化膜を形成する段階とを含む。
前記において、第１酸化膜の残留厚さを２０Å〜１００Åにすることが好ましい。エッチング工程の際にＢＯＥ溶液が使用できる。
前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液、及びＳＣ−１溶液が使用できる。
また、本発明の他の実施例に係る半導体素子の酸化膜形成方法は、低電圧素子領域と高電圧素子領域に区分された半導体基板上に第１酸化膜を形成する段階と、低電圧素子領域の第１酸化膜をエッチング工程で除去する段階と、低電圧素子領域の半導体基板の表面に発生した損傷を除去するために酸化工程で低電圧素子領域の半導体基板の表面を酸化させて犠牲酸化膜を形成する段階と、前洗浄工程で犠牲酸化膜を除去する段階と、低電圧素子領域に第２酸化膜を形成する段階とを含む。
前記において、第１酸化膜を形成する前に、半導体基板の表面に残留する異物又は自然酸化膜を除去するために洗浄工程を行う段階をさらに含むことができる。このような洗浄工程の際、１０：１〜１００：１の割合で希釈されたＨＦ溶液と、ＳＣ−１溶液が使用できる。
第１酸化膜は７５０℃〜８５０℃の温度でウェット酸化工程によって形成することができ、２００Å〜４００Åの厚さにすることができる。
犠牲酸化膜は２０Å〜１００Åの厚さに形成されることが好ましく、７５０℃〜８５０℃の温度で行うウェット酸化工程、或いは８００℃〜１０５０℃の温度で行うドライ酸化工程で形成できる。
前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液及びＳＣ−１溶液の少なくとも１種以上が使用でき、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液及びＳＣ−１溶液が順次使用されるか、或いは希釈されたＨＦ溶液が使用された後ＳＣ−１溶液が使用されるか、或いはＳＣ−１溶液が使用された後希釈されたＨＦ溶液が使用できる。
第２酸化膜は７５０℃〜８５０℃で行うウェット酸化工程、或いは９００℃〜１１００℃で行うドライ酸化工程で形成される。
第２酸化膜の形成後、窒素雰囲気のアニーリング工程を行って第２酸化膜を窒化酸化膜にする段階をさらに含むことができる。
窒素雰囲気のアニーリング工程の際にＮＯ又はＮ２Ｏガスが供給され、５分〜３０分間窒素雰囲気のアニーリング工程が実施できる。このような窒素雰囲気のアニーリング工程は３００Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力と８００℃〜１１００℃で実施できる。
また、窒素雰囲気のアニーリング工程はインシチュー(In-situ)方式で行われることが好ましい。
本発明は、第１領域と第２領域に区分された半導体基板の全体上部に第１酸化膜を第１厚さに形成し、半導体基板の表面に損傷が発生することを防止しながら第１領域の第１酸化膜を除去した後、第１領域に第２酸化膜を第２厚さに形成することにより、半導体基板にエッチング損傷が発生することを防止して第１酸化膜の膜質を向上させるうえ、相異した領域に異なる厚さの酸化膜をそれぞれ形成することができる。
以下、添付図面を参照して本発明の好適な実施例を説明する。ところが、本発明はこれらの実施例に限定されるものではなく、様々な変形実施が可能である。但し、これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって理解されるべきである。
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。また、図面において、各層の厚さ又は大きさは説明の便宜及び明確性のために誇張されることもあり、同一の符号は同一の要素を指す。
図２ａ〜図２ｄは本発明の実施例に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。
図２ａを参照すると、イオン注入工程によってウェル（図示せず）と素子のしきい値電圧調節用イオン注入層（図示せず）が形成され、セル又は低電圧素子が形成される領域（以下、「第１領域」という）と高電圧素子が形成される領域（以下、「第２領域」という）が定義された半導体基板２０１の全体構造上に第１酸化膜２０２を形成する。第１酸化膜２０２は高電圧素子のゲート酸化膜を形成するための酸化膜である。
第１酸化膜２０２は７５０℃〜８５０℃の温度でウェット酸化工程によって形成することができ、２００Å〜４００Åの厚さにすることができる。
一方、第１酸化膜２０２を形成する前に、半導体基板の表面に残留する異物又は自然酸化膜を除去するために洗浄工程を行うこともできる。この際、洗浄工程の際、１０：１〜１００：１の割合で希釈されたＨＦ溶液と、ＳＣ−１溶液が使用できる。ここで、ＳＣ−１溶液はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏからなる混合溶液である。
図２ｂを参照すると、第２領域上にエッチング防止膜２０３を形成する。この際、エッチング防止膜２０３はフォトレジストパターンで形成されることが一般的である。
その後、第１領域の第１酸化膜（図２ａの２０２）を所定の厚さだけ除去して第１酸化膜２０２ａを目標の厚さだけ残留させる。この際、ＮＨ４ＦとＨＦが含まれたＢＯＥ溶液を用いて第１領域の第１酸化膜をエッチングすることができる。
この際、第１酸化膜２０２ａの残留厚さは２０Å〜１００Åにする。これは、第１酸化膜２０２ａの残留厚さが２０Å以下であれば、半導体基板２０１の表面に損傷が発生するおそれがあり、第１酸化膜２０２ａの残留厚さが１００Å超過であれば、後続工程で第１酸化膜２０２ａを除去することが難しいためである。
図２ｃを参照すると、エッチング防止膜（図２ｂの２０３）を除去する。その後、トランジスタのゲート酸化膜又はフラッシュメモリセルのトンネル酸化膜を形成する前に前洗浄(Pre-cleaning)工程を行い、第１領域に残留している第１酸化膜（図２ｂの２０２ａ）を除去する。
ここで、前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液、及びＳＣ−１溶液が使用でき、前洗浄工程によって、第１酸化膜２０２ａだけでなくエッチング防止膜（図２ｂの２０３）及び半導体基板２０１の表面に吸着されたＣ(Carbon)を完全に除去する。この際、ＨＦ溶液の希釈割合は１０：１〜１００：１にすることが好ましい。一方、ＳＣ−１溶液はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏからなる混合溶液である。
前洗浄工程の主な目的はもともと、酸化膜をエッチングすることではなく、半導体基板２０１の表面に残留する異物又は極めて薄く形成された自然酸化膜を除去することである。従って、前洗浄工程を行っても、半導体基板２０１の表面には損傷が発生しない。
これを用いて、前洗浄工程で第１酸化膜を除去し得るように、図２ｂにおいてエッチング工程で第１酸化膜２０２ａを最小限の厚さだけ残留させた後、前洗浄工程で第１酸化膜（図２ｂの２０２ａ）を完全に除去することにより、半導体基板２０１の表面に損傷が発生することを防止し且つ第１領域上部の酸化膜を全て除去することができる。
図２ｄを参照すると、第１領域に第２酸化膜２０４を形成する。この際、第２領域の第１酸化膜２０２上に第２酸化膜２０４が一部形成されることもある。第２酸化膜２０４は、セルのトンネル酸化膜或いは低電圧素子のゲート酸化膜を形成するための酸化膜の場合、第２領域に形成された第１酸化膜２０２より薄い厚さにする。
このような第２酸化膜２０４は１０Å〜６０Åの厚さを有し、酸化工程で形成することができる。一方、酸化工程後、窒素含有雰囲気でアニーリング工程を行って第２酸化膜２０４を窒化酸化膜(Oxynitride)にすることができる。ここで、酸化工程は７５０℃〜８５０℃の温度でウェット酸化工程によって行うか、或いは９００℃〜１１００℃の温度でドライ酸化工程によって行うことができる。その後、窒素含有雰囲気のアニーリング工程は、ＮＯ又はＮ２Ｏガスを供給しながら５分〜３０分間行うことが好ましく、より具体的には３００Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力と８００℃〜１１００℃で行うことができる。このような窒素含有雰囲気のアニーリング工程は、酸化工程を行った後、真空の破壊なしで同一のチャンバ内でインシチュー方式によって行われることが好ましい。
これにより、半導体基板２０１にエッチング損傷が発生することを防止するとともに、相異した領域に異なる厚さの酸化膜２０２及び２０４をそれぞれ形成することができる。
図３ａ〜図４ｂは本発明の他の実施例に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。
図３ａを参照すると、イオン注入工程によってウェル（図示せず）と素子のしきい値電圧調節用イオン注入層（図示せず）が形成され、セル又は低電圧素子が形成される領域（以下、「第１領域」という）と高電圧素子が形成される領域（以下、「第２領域」という）が定義された半導体基板３０１の全体構造上に第１酸化膜３０２を形成する。第１酸化膜３０２は高電圧素子のゲート酸化膜を形成するための酸化膜である。
第１酸化膜３０２は７５０℃〜８５０℃の温度でウェット酸化工程によって形成することができ、２００Å〜４００Åの厚さにすることができる。
一方、第１酸化膜３０２を形成する前に、半導体基板の表面に残留する異物又は自然酸化膜を除去するために洗浄工程を行うこともできる。この際、洗浄工程の際、１０：１〜１００：１の割合で希釈されたＨＦ溶液と、ＳＣ−１溶液が使用できる。ここで、ＳＣ−１溶液はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏからなる混合溶液である。
図３ｂを参照すると、第２領域上にエッチング防止膜３０３を形成する。この際、エッチング防止膜３０３はフォトレジストパターンで形成されることが一般的である。
その後、第１領域の第１酸化膜（図３ａの３０２）を所定の工程で除去する。この際、ＮＨ４ＦとＨＦが含まれたＢＯＥ溶液を用いて第１領域の第１酸化膜（図３ａの３０２）をエッチングすることができる。別の方法として、ＣＦ４／Ｏ２／Ａｒガスを用いたプラズマエッチング方式で第１領域の第１酸化膜（図３ａの３０２）をエッチングすることもできる。
図３ｃを参照すると、エッチング防止膜（図３ｂの３０３）を除去する。その後、第１酸化膜（図３ａの３０２）のエッチング時に発生した損傷を除去するために、第１領域の半導体基板３０１の表面を損傷の発生した厚さだけ酸化させて犠牲酸化膜３０４を形成する。この際、犠牲酸化膜３０４は、７５０℃〜８５０℃の温度で行うウェット酸化工程、或いは８００℃〜１０５０℃の温度で行うドライ酸化工程によって形成することができ、２０Å〜１００Åの厚さにすることが好ましい。これは、犠牲酸化膜３０４の厚さが２０Å以下であれば、半導体基板３０１表面の損傷を完全に除去することができず、犠牲酸化膜３０４の厚さが１００Å超過であれば、後続工程で犠牲酸化膜３０４を除去することが難しいためである。
図３ｄを参照すると、トランジスタのゲート酸化膜又はフラッシュメモリセルのトンネル酸化膜を形成する前に前洗浄工程を行い、第１領域に形成された犠牲酸化膜（図３の３０４）を除去する。
ここで、前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液及びＳＣ−１溶液の少なくとも１種以上が使用できる。これらの溶液の使用順序は、工程の条件に応じて最適に定めることができる。例えば、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液及びＳＣ−１溶液を順次使用するか、或いは希釈されたＨＦ溶液を使用した後ＳＣ−１溶液を使用するか、或いはＳＣ−１溶液を使用した後希釈されたＨＦ溶液を使用する方式で前洗浄工程を行うことができる。この際、ＨＦ溶液の希釈割合は１０：１〜１００：１にすることが好ましい。一方、ＳＣ−１溶液はＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏからなる混合溶液である。
前洗浄工程によって犠牲酸化膜３０４だけでなくエッチング防止膜（図３ｃの３０３）及び半導体基板３０１の表面に吸着されたＣを完全に除去する。
参考として、前洗浄工程の主な目的は、酸化膜をエッチングすることではなく、半導体基板３０１の表面に残留する異物又は極めて薄く形成された自然酸化膜を除去することである。従って、前洗浄工程を行っても、半導体基板３０１の表面には損傷が発生しない。
これを用いて、前洗浄工程で犠牲酸化膜（図３ｃの３０４）を除去し得るように、図４ａにおいて酸化工程で犠牲酸化膜（図３ｃの３０４）を適正の厚さに形成した後、前洗浄工程で犠牲酸化膜（図３ｃの３０４）を完全に除去することにより、半導体基板３０１の表面に発生した損傷を除去することができる。
図４ｂを参照すると、第１領域に第２酸化膜３０５を形成する。この際、第２領域の第１酸化膜３０２上に第２酸化膜３０５が一部形成されることもある。第２酸化膜３０５は、セルのトンネル酸化膜或いは低電圧素子のゲート酸化膜を形成するための酸化膜の場合、第２領域に形成された第１酸化膜３０２より薄くする。
このような第２酸化膜３０５は３０Å〜１００Åの厚さを有し、酸化工程で形成することができる。一方、酸化工程後、窒素含有雰囲気でアニーリング工程を行って第２酸化膜３０５を窒化酸化膜にすることができる。ここで、酸化工程は７５０℃〜８５０℃の温度でウェット酸化工程によって行うか、或いは９００℃〜１１００℃の温度でドライ酸化工程によって行うことができる。その後、窒素含有雰囲気のアニーリング工程はＮＯ又はＮ２Ｏガスを供給しながら５分〜３０分間行うことが好ましく、より具体的には３００Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力と８００℃〜１１００℃で行うことができる。このような窒素含有雰囲気のアニーリング工程は、酸化工程を行った後、真空の破壊なしで同一のチャンバ内でインシチュー方式によって行われることが好ましい。
これにより、半導体基板３０１にエッチング損傷が発生することを防止すると共に、相異した領域に異なる厚さの酸化膜３０２及び３０５をそれぞれ形成することができる。
従来の技術に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。 本発明の実施例に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。 本発明の他の実施例に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。 本発明の他の実施例に係る半導体素子の酸化膜形成方法を説明するための素子の断面図である。
符号の説明
１０１、２０１、３０１ 半導体基板
１０２、２０２、３０２ 第１酸化膜
２０２ａ 第１酸化膜の残留膜
１０３、２０３、３０３ エッチング防止膜
１０４、２０４、３０５ 第２酸化膜
３０４ 犠牲酸化膜

Claims (20)

  1. 低電圧素子領域と高電圧素子領域に区分された半導体基板上に第１酸化膜を形成する段階と、
    前記低電圧素子領域の前記第１酸化膜を目標の厚さだけ残留するように、エッチング工程によって第１酸化膜を所定の厚さだけエッチングする段階と、
    前洗浄工程で第１酸化膜を完全に除去する段階と、
    前記低電圧素子領域に第２酸化膜を形成する段階とを含む半導体素子の酸化膜形成方法。
  2. 前記第１酸化膜の残留厚さが２０Å〜１００Åであることを特徴とする請求項１記載の半導体素子の酸化膜形成方法。
  3. 前記エッチング工程の際にＢＯＥ溶液が使用されることを特徴とする請求項１記載の半導体素子の酸化膜形成方法。
  4. 前記前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液、及びＳＣ−１溶液が使用されることを特徴とする請求項１記載の半導体素子の酸化膜形成方法。
  5. 前記第１酸化膜を形成する前に、前記半導体基板の表面に残留する異物又は自然酸化膜を除去するために洗浄工程を行う段階をさらに含むことを特徴とする請求項１記載の半導体素子の酸化膜形成方法。
  6. 前記洗浄工程の際、１０：１〜１００：１の割合で希釈されたＨＦ溶液と、ＳＣ−１溶液が使用されることを特徴とする請求項５記載の半導体素子の酸化膜形成方法。
  7. 低電圧素子領域と高電圧素子領域に区分された半導体基板上に第１酸化膜を形成する段階と、
    前記低電圧素子領域の第１酸化膜をエッチング工程で除去する段階と、
    前記低電圧素子領域の半導体基板の表面に発生した損傷を除去するために酸化工程で前記低電圧素子領域の半導体基板の表面を酸化させて犠牲酸化膜を形成する段階と、
    前洗浄工程で前記犠牲酸化膜を除去する段階と、
    前記低電圧素子領域に第２酸化膜を形成する段階とを含む半導体素子の酸化膜形成方法。
  8. 前記第１酸化膜を形成する前に、前記半導体基板の表面に残留する異物又は自然酸化膜を除去するために洗浄工程を行う段階をさらに含むことを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  9. 前記洗浄工程の際、１０：１〜１００：１の割合で希釈されたＨＦ溶液と、ＳＣ−１溶液が使用されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  10. 前記第１酸化膜が７５０℃〜８５０℃の温度でウェット酸化工程によって形成されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  11. 前記第１酸化膜が２００Å〜４００Åの厚さに形成されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  12. 前記犠牲酸化膜が２０Å〜１００Åの厚さに形成されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  13. 前記犠牲酸化膜が７５０℃〜８５０℃の温度で行うウェット酸化工程、或いは８００℃〜１０５０℃の温度で行うドライ酸化工程で形成されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  14. 前記前洗浄工程の際、Ｈ２ＳＯ４溶液、希釈されたＨＦ溶液、及びＳＣ−１溶液の少なくとも１種以上が使用されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  15. 前記前洗浄工程の際、前記Ｈ２ＳＯ４溶液、前記希釈されたＨＦ溶液及び前記ＳＣ−１溶液が順次使用されるか、或いは前記希釈されたＨＦ溶液が使用された後前記ＳＣ−１溶液が使用されるか、或いは前記ＳＣ−１溶液が使用された後希釈されたＨＦ溶液が使用されることを特徴とする請求項１４記載の半導体素子の酸化膜形成方法。
  16. 前記第２酸化膜が７５０℃〜８５０℃で行うウェット酸化工程、或いは９００℃〜１１００℃で行うドライ酸化工程で形成されることを特徴とする請求項７記載の半導体素子の酸化膜形成方法。
  17. 前記第２酸化膜の形成後、窒素雰囲気のアニーリング工程を行って第２酸化膜を窒化酸化膜にする段階をさらに含むことを特徴とする請求項１６記載の半導体素子の酸化膜形成方法。
  18. 前記窒素雰囲気のアニーリング工程の際、ＮＯ又はＮ２Ｏガスが供給され、５分〜３０分間前記窒素雰囲気のアニーリング工程が行われることを特徴とする請求項１７記載の半導体素子の酸化膜形成方法。
  19. 前記窒素雰囲気のアニーリング工程が３００Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力と８００℃〜１１００℃で行われることを特徴とする請求項１７記載の半導体素子の酸化膜形成方法。
  20. 前記窒素雰囲気のアニーリング工程がインシチュー方式で行われることを特徴とする請求項１７記載の半導体素子の酸化膜形成方法。
JP2004191491A 2003-12-30 2004-06-29 半導体素子の酸化膜形成方法 Ceased JP2005197642A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100172A KR100567530B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 산화막 형성 방법

Publications (1)

Publication Number Publication Date
JP2005197642A true JP2005197642A (ja) 2005-07-21

Family

ID=34698745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191491A Ceased JP2005197642A (ja) 2003-12-30 2004-06-29 半導体素子の酸化膜形成方法

Country Status (4)

Country Link
US (1) US7030036B2 (ja)
JP (1) JP2005197642A (ja)
KR (1) KR100567530B1 (ja)
TW (1) TWI248648B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234964A (ja) * 2006-03-02 2007-09-13 Siltronic Ag 半導体基板の洗浄方法
CN104835787A (zh) * 2014-02-08 2015-08-12 北大方正集团有限公司 双栅氧器件的制造方法和双栅氧器件
JP2020515082A (ja) * 2017-01-24 2020-05-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 誘電体膜の選択的堆積のための方法及び装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676599B1 (ko) * 2005-02-28 2007-01-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100841845B1 (ko) * 2006-12-21 2008-06-27 동부일렉트로닉스 주식회사 반도체 장치 제조 방법
CN104952805B (zh) * 2014-03-31 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252060A (ja) * 1996-01-09 1997-09-22 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JPH09270407A (ja) * 1996-03-29 1997-10-14 Nippon Steel Corp 半導体装置の製造方法
JPH11177047A (ja) * 1997-12-09 1999-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH11284152A (ja) * 1998-03-27 1999-10-15 Toshiba Microelectronics Corp 半導体装置の製造方法
JP2000036495A (ja) * 1998-07-21 2000-02-02 Nec Corp 半導体装置の製造方法
JP2000183055A (ja) * 1998-12-11 2000-06-30 Samsung Electronics Co Ltd 低圧下のシリコン酸化膜及び酸窒化膜形成方法
JP2000332014A (ja) * 1999-05-24 2000-11-30 Fujitsu Ltd 絶縁膜
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2003197784A (ja) * 2001-12-22 2003-07-11 Hynix Semiconductor Inc フラッシュメモリセルの製造方法
JP2003197783A (ja) * 2001-12-22 2003-07-11 Hynix Semiconductor Inc フラッシュメモリセルの製造方法
JP2003229500A (ja) * 2001-12-28 2003-08-15 Hynix Semiconductor Inc フラッシュメモリ素子のフローティングゲート形成方法
JP2004186551A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体集積回路装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151375A (en) * 1990-06-13 1992-09-29 Waferscale Integration, Inc. EPROM virtual ground array
US6194267B1 (en) * 1997-09-30 2001-02-27 Texas Instruments Incorporated Integrated circuit having independently formed array and peripheral isolation dielectrics
US6593077B2 (en) * 1999-03-22 2003-07-15 Special Materials Research And Technology, Inc. Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
KR100470942B1 (ko) 2003-06-27 2005-03-14 주식회사 하이닉스반도체 반도체 소자의 터널산화막 형성 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252060A (ja) * 1996-01-09 1997-09-22 Citizen Watch Co Ltd 半導体不揮発性記憶装置の製造方法
JPH09270407A (ja) * 1996-03-29 1997-10-14 Nippon Steel Corp 半導体装置の製造方法
JPH11177047A (ja) * 1997-12-09 1999-07-02 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH11284152A (ja) * 1998-03-27 1999-10-15 Toshiba Microelectronics Corp 半導体装置の製造方法
JP2000036495A (ja) * 1998-07-21 2000-02-02 Nec Corp 半導体装置の製造方法
JP2000183055A (ja) * 1998-12-11 2000-06-30 Samsung Electronics Co Ltd 低圧下のシリコン酸化膜及び酸窒化膜形成方法
JP2000332014A (ja) * 1999-05-24 2000-11-30 Fujitsu Ltd 絶縁膜
JP2001093903A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2003197784A (ja) * 2001-12-22 2003-07-11 Hynix Semiconductor Inc フラッシュメモリセルの製造方法
JP2003197783A (ja) * 2001-12-22 2003-07-11 Hynix Semiconductor Inc フラッシュメモリセルの製造方法
JP2003229500A (ja) * 2001-12-28 2003-08-15 Hynix Semiconductor Inc フラッシュメモリ素子のフローティングゲート形成方法
JP2004186551A (ja) * 2002-12-05 2004-07-02 Renesas Technology Corp 半導体集積回路装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234964A (ja) * 2006-03-02 2007-09-13 Siltronic Ag 半導体基板の洗浄方法
CN104835787A (zh) * 2014-02-08 2015-08-12 北大方正集团有限公司 双栅氧器件的制造方法和双栅氧器件
JP2020515082A (ja) * 2017-01-24 2020-05-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 誘電体膜の選択的堆積のための方法及び装置
JP6992089B2 (ja) 2017-01-24 2022-01-13 アプライド マテリアルズ インコーポレイテッド 誘電体膜の選択的堆積のための方法及び装置

Also Published As

Publication number Publication date
US7030036B2 (en) 2006-04-18
KR20050070530A (ko) 2005-07-07
TW200522210A (en) 2005-07-01
US20050142889A1 (en) 2005-06-30
TWI248648B (en) 2006-02-01
KR100567530B1 (ko) 2006-04-03

Similar Documents

Publication Publication Date Title
US7297593B2 (en) Method of manufacturing a floating gate of a flash memory device
JP2006310749A (ja) 半導体素子のトランジスタ製造方法
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
KR100951559B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2007013074A (ja) 半導体素子の製造方法
JP2005150676A (ja) フラッシュメモリ素子の製造方法
JP2005197642A (ja) 半導体素子の酸化膜形成方法
JP4791768B2 (ja) 半導体素子のストレージノードコンタクトの形成方法
JP5174328B2 (ja) 半導体素子の製造方法
US7223661B2 (en) Method of manufacturing semiconductor device
JP4992012B2 (ja) フラッシュメモリ素子の製造方法
JP2005175421A (ja) 半導体素子の素子分離膜の形成方法
JP4699691B2 (ja) 半導体素子のトレンチ形成方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
KR100676599B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100548577B1 (ko) 플래쉬 메모리 소자의 게이트 산화막 형성방법
KR100691943B1 (ko) 반도체 소자의 제조 방법
JP2007110006A (ja) 半導体装置及びその製造方法
KR20050057788A (ko) 플래쉬 메모리 소자의 제조 방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
KR100807497B1 (ko) 반도체 소자의 스페이서 제조 방법
KR100950753B1 (ko) 반도체 소자의 제조방법
KR20010063263A (ko) 반도체 소자의 게이트 전극 형성방법
KR20040053438A (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
JP2007165826A (ja) 半導体素子のゲート形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20120220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120323