CN104835787A - 双栅氧器件的制造方法和双栅氧器件 - Google Patents
双栅氧器件的制造方法和双栅氧器件 Download PDFInfo
- Publication number
- CN104835787A CN104835787A CN201410046097.XA CN201410046097A CN104835787A CN 104835787 A CN104835787 A CN 104835787A CN 201410046097 A CN201410046097 A CN 201410046097A CN 104835787 A CN104835787 A CN 104835787A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- well region
- dual gate
- thickness
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种双栅氧器件的制造方法和一种双栅氧器件，其中，所述双栅氧器件的制造方法，包括：在形成有第一阱区和第二阱区的衬底表面生长栅氧化层，所述栅氧化层位于所述第一阱区和所述第二阱区的上方；刻蚀掉所述第一阱区上预定厚度的栅氧化层，以使所述第一阱区上的栅氧化层与所述第二阱区上的栅氧化层存在厚度差；在形成有栅氧化层的衬底表面生长多晶硅层，以得到所述双栅氧器件。本发明只需生长一次栅氧化层便可实现双栅氧器件中两层栅氧化层之间存在厚度差的要求，优化了双栅氧器件制作工艺，提高了双栅氧器件的制造效率，同时，缩短了炉管作业时间，提高了炉管作业产能。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种双栅氧器件的制造方法和一种双栅氧器件。
背景技术
随着半导体工业成为新兴工业的主流，集成电路已发展成为单一晶粒可以容纳数千万个电晶体的超大型集成电路，而CMOS（ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体）器件因其功耗低，集成度高，噪声低，抗辐射能力强等优点成为超大型集成电路中的主要工艺，但是传统的CMOS器件工作的电源电压较为单一，例如多数CMOS器件的电源电压为5V，无法满足电源的多样化需求。因此，相关技术中提供了工作电压不同的CMOS产品，例如12V的CMOS产品，与5V的CMOS产品相比，12V的CMOS产品有厚度不同的两层栅氧化层，相关技术中制造12V的CMOS产品的工艺如图1A至图1D所示：
如图1A所示，在衬底102的表面生长第一阱区104和第二阱区106，采用热氧化生长工艺分别在第一阱区104和第二阱区106表面生长栅氧化层108和110，厚度均为200埃。
如图1B所示，刻蚀掉第一阱区104上的栅氧化层108（图1B中未示出）。
如图1C所示，第一阱区104上的栅氧化层完全刻蚀后，在第一阱区104上生长栅氧化层112，厚度为150埃。
如图1D所示，在栅氧化层110和栅氧化层112的表面淀积多晶硅层114，完成双栅氧器件的制造。
可见，相关技术的制造工艺需要在第一阱区104上生长两次栅氧化层，导致炉管作业时间长，炉管产能较低，不利于CMOS器件的大批量生产。
因此，如何优化双栅氧器件的制造工艺，提高双栅氧器件的制造效率成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的双栅氧器件的制造方法，只需生长一次栅氧化层便可实现双栅氧器件中两层栅氧化层之间存在厚度差的要求，优化了双栅氧器件制作工艺，提高了双栅氧器件的制造效率，同时，缩短了炉管作业时间，提高了炉管作业产能。
有鉴于此，根据本发明的一个方面，提出了一种双栅氧器件的制造方法，包括：在形成有第一阱区和第二阱区的衬底表面生长栅氧化层，所述栅氧化层位于所述第一阱区和所述第二阱区的上方；刻蚀掉所述第一阱区上预定厚度的栅氧化层，以使所述第一阱区上的栅氧化层与所述第二阱区上的栅氧化层存在厚度差；在形成有栅氧化层的衬底表面生长多晶硅层，以得到所述双栅氧器件。
在该技术方案中，通过在第一阱区和第二阱区的表面生长栅氧化层后，刻蚀掉第一阱区表面预定厚度的栅氧化层，使得在制造双栅氧器件时，只需一次栅氧化层的生长工艺便可实现双栅氧器件中两层栅氧化层之间存在厚度差的要求，优化了双栅氧器件的制作工艺，相比于相关技术中生长两次栅氧化层，缩短了炉管作业的时间，提高了炉管作业的产能，同时也提高了双栅氧器件的生产效率，且制作工艺完全兼容传统生产流程，无设备成本增加，流程相对简单。
在上述技术方案中，优选的，所述刻蚀掉所述第一阱区上预定厚度的栅氧化层的步骤具体包括：在所述第一阱区上的栅氧化层表面涂覆光刻胶，以形成光刻胶窗口；刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层。
在上述技术方案中，优选的，所述刻蚀为湿法刻蚀。
在上述技术方案中，优选的，所述刻蚀为干法刻蚀。
在上述技术方案中，优选的，所述刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层的步骤具体为：采用干法刻蚀刻蚀掉所述光刻胶窗口区域的第一厚度的栅氧化层；采用化学溶剂清洗经过干法刻蚀之后的所述光刻胶窗口区域的栅氧化层，以刻蚀掉第二厚度的栅氧化层；其中，所述第一厚度大于所述第二厚度，所述预定厚度等于所述第一厚度与所述第二厚度之和。
具体来说，在对第一阱区上的栅氧化层进行刻蚀时，可以采取湿法刻蚀的方法（刻蚀效果良好），也可以采取干法刻蚀的方法（刻蚀速度较快），还可以采取干法刻蚀与湿法刻蚀相结合的方法，以在确保刻蚀效果的前提下，提高对栅氧化层的刻蚀速度。
在上述技术方案中，优选的，采用热氧化生长工艺生长所述栅氧化层。
在上述技术方案中，优选的，生长所述栅氧化层的温度为900℃至1150℃。
在上述技术方案中，优选的，所述在形成有第一阱区和第二阱区的衬底表面生长栅氧化层的步骤之前，还包括：在所述衬底表面生长氧化层；对所述氧化层通过离子注入工艺形成所述第一阱区和所述第二阱区。
在上述技术方案中，优选的，所述厚度差为100埃至1000埃。
根据本发明的另一方面，还提出了一种双栅氧器件，所述双栅氧器件采用上述任一项技术方案所述的双栅氧器件的制造方法制造而成。
通过本发明的技术方案，优化了双栅氧器件的制作工艺，缩短了炉管作业的时间，提高了炉管作业的产能，同时也提高了双栅氧器件的生产效率。
附图说明
图1A至图1D示出了相关技术中双栅氧器件的制造流程示意图；
图2示出了根据本发明的实施例的双栅氧器件的制造方法的示意流程图；
图3A至图3C示出了根据本发明的实施例的双栅氧器件的制造流程示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的双栅氧器件的制造方法的示意流程图。
如图2所示，根据本发明的实施例的双栅氧器件的制造方法，包括：步骤202，在形成有第一阱区和第二阱区的衬底表面生长栅氧化层，所述栅氧化层位于所述第一阱区和所述第二阱区的上方；步骤204，刻蚀掉所述第一阱区上预定厚度的栅氧化层，以使所述第一阱区上的栅氧化层与所述第二阱区上的栅氧化层存在厚度差；步骤206，在形成有栅氧化层的衬底表面生长多晶硅层，以得到所述双栅氧器件。
在该技术方案中，通过在第一阱区和第二阱区的表面生长栅氧化层后，刻蚀掉第一阱区表面预定厚度的栅氧化层，使得在制造双栅氧器件时，只需一次栅氧化层的生长工艺便可实现双栅氧器件中两层栅氧化层之间存在厚度差的要求，优化了双栅氧器件的制作工艺，相比于相关技术中生长两次栅氧化层，缩短了炉管作业的时间，提高了炉管作业的产能，同时也提高了双栅氧器件的生产效率，且制作工艺完全兼容传统生产流程，无设备成本增加，流程相对简单。
在上述技术方案中，优选的，所述刻蚀掉所述第一阱区上预定厚度的栅氧化层的步骤具体包括：在所述第一阱区上的栅氧化层表面涂覆光刻胶，以形成光刻胶窗口；刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层。
在上述技术方案中，优选的，所述刻蚀为湿法刻蚀。
在上述技术方案中，优选的，所述刻蚀为干法刻蚀。
在上述技术方案中，优选的，所述刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层的步骤具体为：采用干法刻蚀刻蚀掉所述光刻胶窗口区域的第一厚度的栅氧化层；采用化学溶剂清洗经过干法刻蚀之后的所述光刻胶窗口区域的栅氧化层，以刻蚀掉第二厚度的栅氧化层；其中，所述第一厚度大于所述第二厚度，所述预定厚度等于所述第一厚度与所述第二厚度之和。
具体来说，在对第一阱区上的栅氧化层进行刻蚀时，可以采取湿法刻蚀的方法（刻蚀效果良好），也可以采取干法刻蚀的方法（刻蚀速度较快），还可以采取干法刻蚀与湿法刻蚀相结合的方法，以在确保刻蚀效果的前提下，提高对栅氧化层的刻蚀速度。
在上述技术方案中，优选的，采用热氧化生长工艺生长所述栅氧化层。
在上述技术方案中，优选的，生长所述栅氧化层的温度为900℃至1150℃。
在上述技术方案中，优选的，所述在形成有第一阱区和第二阱区的衬底表面生长栅氧化层的步骤之前，还包括：在所述衬底表面生长氧化层；对所述氧化层通过离子注入工艺形成所述第一阱区和所述第二阱区。
在上述技术方案中，优选的，所述厚度差为100埃至1000埃。
下面结合图3A至图3C详细说明根据本发明的实施例的双栅氧器件的制造流程。
图3A至图3C示出了根据本发明的实施例的双栅氧器件的制造流程示意图。
如图3A所示，在衬底302的表面生长第一阱区304和第二阱区306，在第一阱区304和第二阱区306的表面分别生长栅氧化层308和栅氧化层310。
如图3B所示，刻蚀掉第一阱区304表面上预定厚度的栅氧化层后，得到栅氧化层312。
如图3C所示，在栅氧化层312和栅氧化层310的表面淀积多晶硅层314，以完成双栅氧器件的制造。
具体来说，在制造12V的CMOS器件时，在第一阱区和第二阱区上可以都生长350埃的栅氧层，然后在第一阱区上刻蚀掉200埃的栅氧层，以在第一阱区上的保留150埃的栅氧层，避免了相关技术中刻蚀掉第一阱区上所有的栅氧层之后再生长栅氧层，导致炉管作业时间长，影响生产效率的问题。
以上结合附图详细说明了根据本发明的技术方案，本发明提出了一种新的双栅氧器件的制造方法，通过本发明的技术方案，使得在制造双栅氧器件时，只需生长一次栅氧化层便可实现双栅氧器件中两层栅氧化层之间存在厚度差的要求，优化了双栅氧器件制作工艺，提高了双栅氧器件的制造效率，同时，缩短了炉管作业时间，提高了炉管作业产能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双栅氧器件的制造方法，其特征在于，包括：
在形成有第一阱区和第二阱区的衬底表面生长栅氧化层，所述栅氧化层位于所述第一阱区和所述第二阱区的上方；
刻蚀掉所述第一阱区上预定厚度的栅氧化层，以使所述第一阱区上的栅氧化层与所述第二阱区上的栅氧化层存在厚度差；
在形成有栅氧化层的衬底表面生长多晶硅层，以得到所述双栅氧器件。
2.根据权利要求1所述的双栅氧器件的制造方法，其特征在于，所述刻蚀掉所述第一阱区上预定厚度的栅氧化层的步骤具体包括：
在所述第一阱区上的栅氧化层表面涂覆光刻胶，以形成光刻胶窗口；
刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层。
3.根据权利要求2所述的双栅氧器件的制造方法，其特征在于，所述刻蚀为湿法刻蚀。
4.根据权利要求2所述的双栅氧器件的制造方法，其特征在于，所述刻蚀为干法刻蚀。
5.根据权利要求2所述的双栅氧器件的制造方法，其特征在于，所述刻蚀所述光刻胶窗口区域的预定厚度的栅氧化层的步骤具体为：
采用干法刻蚀刻蚀掉所述光刻胶窗口区域的第一厚度的栅氧化层；
采用化学溶剂清洗经过干法刻蚀之后的所述光刻胶窗口区域的栅氧化层，以刻蚀掉第二厚度的栅氧化层；
其中，所述第一厚度大于所述第二厚度，所述预定厚度等于所述第一厚度与所述第二厚度之和。
6.根据权利要求1所述的双栅氧器件的制造方法，其特征在于，采用热氧化生长工艺生长所述栅氧化层。
7.根据权利要求6所述的双栅氧器件的制造方法，其特征在于，生长所述栅氧化层的温度为900℃至1150℃。
8.根据权利要求1所述的双栅氧器件的制造方法，其特征在于，所述在形成有第一阱区和第二阱区的衬底表面生长栅氧化层的步骤之前，还包括：
在所述衬底表面生长氧化层；
对所述氧化层通过离子注入工艺形成所述第一阱区和所述第二阱区。
9.根据权利要求1至8中任一项所述的双栅氧器件的制造方法，其特征在于，所述厚度差为100埃至1000埃。
10.一种双栅氧器件，其特征在于，所述双栅氧器件采用权利要求1至9中任一项所述的双栅氧器件的制造方法制造而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410046097.XA CN104835787A (zh) | 2014-02-08 | 2014-02-08 | 双栅氧器件的制造方法和双栅氧器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410046097.XA CN104835787A (zh) | 2014-02-08 | 2014-02-08 | 双栅氧器件的制造方法和双栅氧器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104835787A true CN104835787A (zh) | 2015-08-12 |
Family
ID=53813575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410046097.XA Pending CN104835787A (zh) | 2014-02-08 | 2014-02-08 | 双栅氧器件的制造方法和双栅氧器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104835787A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257860A (zh) * | 2018-01-19 | 2018-07-06 | 武汉新芯集成电路制造有限公司 | 一种栅极氧化层的制作方法 |
| CN111785689A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Cmos器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047358A (en) * | 1989-03-17 | 1991-09-10 | Delco Electronics Corporation | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip |
| JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| US20060223266A1 (en) * | 2005-04-05 | 2006-10-05 | Freescale Semiconductor, Inc. | Method of forming an electronic device |
-
2014
- 2014-02-08 CN CN201410046097.XA patent/CN104835787A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047358A (en) * | 1989-03-17 | 1991-09-10 | Delco Electronics Corporation | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip |
| JP2005197642A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| US20060223266A1 (en) * | 2005-04-05 | 2006-10-05 | Freescale Semiconductor, Inc. | Method of forming an electronic device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257860A (zh) * | 2018-01-19 | 2018-07-06 | 武汉新芯集成电路制造有限公司 | 一种栅极氧化层的制作方法 |
| CN111785689A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Cmos器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI746424B (zh) | 以改良之前接觸式異質接面製程來製造太陽能電池的方法及其太陽能電池 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN107017203A (zh) | 半导体元件的制造方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN105226023A (zh) | 半导体器件的形成方法 | |
| CN104167391A (zh) | Cmos结构的制造方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN104835787A (zh) | 双栅氧器件的制造方法和双栅氧器件 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
| CN105097520B (zh) | 半导体结构的形成方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN103367261A (zh) | 半导体结构的形成方法 | |
| CN108074798A (zh) | 一种自对准曝光半导体结构的制作方法 | |
| CN104425255A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN103367133B (zh) | 高介电常数金属栅极制造方法 | |
| CN105655398A (zh) | 半导体结构及其形成方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN104810363A (zh) | 功率集成器件及其制作方法 | |
| CN103928339A (zh) | SiGe PMOS半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150812 |
|
| RJ01 | Rejection of invention patent application after publication |