CN102569078B - 一种闪存单元形成方法 - Google Patents
一种闪存单元形成方法 Download PDFInfo
- Publication number
- CN102569078B CN102569078B CN201010593211.2A CN201010593211A CN102569078B CN 102569078 B CN102569078 B CN 102569078B CN 201010593211 A CN201010593211 A CN 201010593211A CN 102569078 B CN102569078 B CN 102569078B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory unit
- forming method
- unit forming
- tunnel oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
一种闪存单元形成方法,包括:提供衬底,所述衬底表面依次形成有衬垫氧化层和刻蚀停止层,所述衬底内包含至少两个有源区,相邻有源区之间以浅沟槽隔离结构隔开;依次去除所述衬底表面的刻蚀停止层和衬垫氧化层;采用化学气相沉积法在衬底表面形成隧穿氧化层;对所述隧穿氧化层进行后期氧化退火处理。本发明所提供的闪存单元形成方法避免了双峰效应和反窄沟道效应,并且闪存单元的周期耐久性比较好。
Description
技术领域
本发明涉及半导体领域,特别涉及一种闪存单元形成方法。
背景技术
闪存的标准物理结构称为闪存单元(bit)。闪存单元的结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开,一般为氧化层(oxide);而闪存在控制栅(CG:control gate,相当于常规的MOS晶体管的栅极)与导电沟道间还具有浮栅(FG:floating gate)。由于浮栅的存在,使闪存可以完成三种基本操作模式:即读、写、擦除。即便在没有电源供给的情况下,浮栅的存在可以保持存储数据的完整性。相邻的闪存单元之间由隔离结构隔开。
浅沟槽隔离技术(Shallow Trench Isolation,STI)是一种器件隔离技术。浅沟槽隔离结构形成的原理是将与浅沟槽对应的硅衬底表面刻蚀出沟槽,将二氧化硅(SiO2)填入所述沟槽中。
随着半导体工艺进入深亚微米时代,0.18微米以下的元件例如MOS电路的有源区隔离层大多采用浅沟槽隔离技术来制作,在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离技术的具体工艺包括:在衬底上形成浅沟槽,所述浅沟槽用于隔离衬底上的有源区,所述浅沟槽的形成方法可以为刻蚀工艺;在浅沟槽内填入隔离介质,并在衬底表面形成介质层,所述隔离介质材料可以为氧化硅;对所述隔离介质进行退火;用化学机械抛光法(Chemical MechanicalPolishing,CMP)处理所述隔离介质。
在公开号为CN 101369607A的中国专利申请中提供了一种闪存单元形成方法。
图1至图3是采用浅沟槽隔离结构隔离的闪存单元的剖面结构示意图。首先如图1所示,提供衬底100,所述衬底100表面依次形成有衬垫氧化层110和刻蚀停止层120,所述衬底100内包含多个有源区,相邻有源区之间以浅沟槽隔离结构130隔开;接着,参考图2,依次去除刻蚀停止层120和衬垫氧化层110;再参考图3,采用热氧化的方法在衬底100表面形成隧穿氧化层140。后续步骤还包括在隧穿氧化层140表面形成浮栅,在浮栅表面依次形成隔离氧化层和控制栅,以及在浮栅衬底内两侧形成源、漏区。
在一定的偏置电压下,电荷可以通过隧穿氧化层140以隧穿的方式进入衬底100中,实现对闪存单元的编程、擦除操作。隔离氧化层用于阻挡电荷与控制栅之间的导通,避免电荷向控制栅方向迁移,用于实现控制栅极通过隔离氧化层对存储的电荷进行操作。
但是,现有的闪存单元容易产生双峰效应和反窄沟道效应。此外,现有的晶体管的周期耐久性比较差。
发明内容
本发明解决的问题是提供一种闪存单元形成方法,所提供的方法可以避免双峰效应和反窄沟道效应,此外利用本发明所提供的方法可以提高闪存单元的周期耐久性。
为解决上述问题,本发明提供一种闪存单元形成方法,包括:
提供衬底;
采用化学气相沉积法在衬底表面形成隧穿氧化层;
对所述隧穿氧化层进行后期氧化退火处理。
优选地,所述隧穿氧化层的形成工艺包括含硅气体和含氧气体,所述含硅气体SiH2C12或SiH2,所述含氧气体为N2O。
优选地,所述隧穿氧化层的形成工艺的参数为,含硅气体和含氧气体的流量为10-2000sccm,N2流量0-10slm,温度700-800℃,压强0.05-10Torr。
优选地,所述后期氧化退火处理的反应气体为O2与H2或N2O与H2。
优选地,所述后期氧化退火处理选择炉管进行或者选择腔体进行。
优选地,所述后期氧化退火处理的工艺参数为反应气体流量0.1-10slm,N2流量0-10slm,温度650-1100℃,压强100mTorr-760mTorr。
优选地,所述后期氧化退火处理的时间为50s-3h。
与现有技术相比,本发明具有以下优点:
首先,本发明采用化学气相沉积法在衬底表面形成隧穿氧化层,低压化学气相沉积法阶梯覆盖率高,所形成的隧穿氧化层厚度均匀,没有边沟,避免了双峰效应和反窄沟道效应,提高闪存单元的周期耐久性。
第二,本发明对所形成的隧穿氧化层在O2与H2或N2O与H2环境下退火,所述退火步骤可以修复硅悬挂键和硅氢之间的断键,从而提高隧穿氧化层的质量,进一步提高闪存单元的周期耐久性。
附图说明
图1至图3是现有闪存单元形成方法示意图。
图4是本发明一个实施例提供的闪存单元形成方法的流程示意图。
图5至图7是本发明一个实施例提供的闪存单元形成方法的剖面示意图。
图8是本发明一个实施例提供的闪存单元在后期氧化退火处理前、后经过105个使用周期后的电流值的变化量示意图。
具体实施方式
由背景技术可知,利用现有闪存单元形成方法所形成的闪存单元会产生双峰效应和反窄沟道效应,并且闪存单元的周期耐久性比较差。本发明的发明人对上述问题进行研究,并尝试通过调节各步工艺的参数以解决上述问题,但是收效甚微,于是发明人进一步调节工艺,并发现采用化学气相沉积工艺形成所述隧穿氧化层可以解决上述问题。
根据发明人的实验研究,在本发明中提供一种闪存单元形成方法。本发明所提供的闪存单元形成方法包括:提供衬底;采用化学气相沉积法在衬底表面形成隧穿氧化层;对所述隧穿氧化层进行后期氧化退火处理。
图4是本发明所提供的闪存单元形成方法的一个实施例的流程示意图,包括:
步骤S101,提供衬底,所述衬底表面依次形成有衬垫氧化层和刻蚀停止层,所述衬底内包含至少两个有源区,相邻有源区之间以浅沟槽隔离结构隔开。
步骤S102,依次去除所述衬底表面的刻蚀停止层和衬垫氧化层。
步骤S103,采用化学气相沉积法在衬底表面形成隧穿氧化层。
步骤S104,对所述隧穿氧化层进行后期氧化退火处理。
为了更好地阐明本发明的精神和实质,在下文中结合附图和实施例对本发明所提供的闪存单元形成方法做进一步说明。
参考图5,执行步骤S101,提供衬底200,所述衬底200表面依次形成有衬垫氧化层210和刻蚀停止层220,所述衬底200内包含至少两个有源区I,相邻有源区I之间以浅沟槽隔离结构230隔开。
所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述衬底200表面还可以包括其他功能层。
所述衬垫氧化层210材料为氧化硅,所述衬垫氧化层210用于后续形成的刻蚀停止层220提供缓冲层,具体地说,刻蚀停止层220直接形成到衬底200上由于应力较大会在衬底表面造成位错,而衬垫氧化层210形成在衬底200和刻蚀停止层220之间,避免了直接在衬底上形成刻蚀停止层220会产生位错的缺点,并且衬垫氧化层210还可以作为后续刻蚀刻蚀停止层220步骤中的刻蚀停止层。
所述衬垫氧化层210可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
所述刻蚀停止层220材料是氮化硅,所述刻蚀停止层220用于作为后续化学机械抛光工艺的停止层,所述刻蚀停止层220形成工艺可以为现有的化学气相沉积工艺。
所述有源区I用于在后续工艺中形成闪存单元,在本发明的实施例中,在所述有源区I还形成有n型阱和/或p型阱,后续工艺中分别在所述n型阱和/或p型阱形成闪存单元的源、漏极。所述闪存单元的源、漏极的形成方法可以是离子注入,也可以是在栅极两侧形成开口,然后原位掺杂形成n型或p型的外延层。
所述浅沟槽隔离结构230的形成工艺可以采用现有的浅沟槽隔离结构形成工艺,具体地,依次刻蚀所述刻蚀停止层220、衬垫氧化层210、衬底200,形成凹槽,然后以隔离介质材料填充所述凹槽形成浅沟槽隔离结构230。
参考图6,执行步骤S102,依次去除所述衬底200表面的刻蚀停止层220和衬垫氧化层210。
去除刻蚀停止层220的工艺和去除衬垫氧化层210的工艺可以为湿法去除工艺,对应的选取选择性去除刻蚀停止层220和选择性去除衬垫氧化层210的化学试剂,首先去除刻蚀停止层220,然后去除衬垫氧化层210。
所述刻蚀停止层220的材料选自氮化硅,可以选择含热磷酸的试剂去除刻蚀停止层220,因为填充所述凹槽的隔离介质材料常选的是二氧化硅,所以在选择性去除刻蚀停止层220的工艺中不会腐蚀所述的隔离介质材料,从而在浅沟槽隔离结构230处形成比较高的台阶。
需要说明的是,在现有技术中,选择性去除衬垫氧化层210的工艺中,由于衬垫氧化层210的材料与隔离介质材料都选自氧化硅,所以在去除衬垫氧化层210的过程中可能去除部分厚度的浅沟槽隔离结构230,从而形成边沟。
参考图7,执行步骤S103,采用化学气相沉积法在衬底200表面形成隧穿氧化层250。
本实施例中,采用低压化学气相沉积法形成所述隧穿氧化层250,形成所述隧穿氧化层250的工艺气体中包括含硅气体和含氧气体,所述含硅气体为SiH2C12或SiH2,所述含氧气体为N2O。受真空条件的限制,工艺气体中还包括N2。
具体地,形成所述隧穿氧化层的工艺参数可以为,含硅气体和含氧气体的流量为10-2000sccm,N2流量0-10slm,温度700-800℃,压强0.05-10Torr。
低压化学气相沉积法的阶梯覆盖率高,所以所形成的隧穿氧化层250可以形成平坦的表面。
接着,执行步骤S104,对所述隧穿氧化层250进行后期氧化退火处理。
所述后期氧化退火处理的反应气体为O2与H2或N2O与H2。
所述后期氧化退火处理选择炉管进行或者选择腔体进行。
在本实施例中,所述后期氧化退火处理的工艺参数为反应气体流量0.1-10slm,N2流量0-10slm,温度650-1100℃,压强100mTorr-760mTorr。
退火的时间为30s-3h。
在上述的工艺环境下,反应气体所提供的氧原子可以与隧穿氧化层250中的硅原子键合,以及硅氢键中的硅键合修复硅悬挂键和断键,提高所形成的隧穿氧化层250的质量。
经过后期氧化退火处理,隧穿氧化层250的质量得以提高,从而可以进一步提高闪存单元的性能。
为了验证后期氧化退火处理后闪存单元的周期耐久性可以提高,发明人对后期氧化退火处理前后的闪存单元做了周期耐久性测试,在同一批次的闪存单元中,选择了三个闪存单元分别测试其后期氧化退火处理前、后,在经过105个使用周期后的电流值。请参考图8,图8中○代表了同一批次中编号分别为1、2、3的闪存单元在后期氧化退火处理前经过105个使用周期后的电流值的变化量,□代表了同一批次中编号分别为1、2、3的闪存单元在后期氧化退火处理后经过105个使用周期后的电流值的变化量。从图中可以明显看出,经过后期氧化退火处理,闪存单元的周期耐久性得到明显提高。
后续步骤还包括在各有源区隧穿氧化层250表面形成浮栅,在浮栅表面依次形成隔离氧化层和控制栅,以及在浮栅衬底内两侧形成源、漏区。因为这些工艺已为本领域技术人员所熟知,故在此不再详述。
发明人对实验结果进行分析,认为现有闪存单元中产生的双峰效应和反窄沟道效应,周期耐久性比较差的原因可能是现有工艺采用热氧化的方法形成隧穿氧化层,因为在去除衬垫氧化层的步骤中在浅沟槽隔离结构拐角处产生边沟,所述边沟暴露出来的材质为二氧化硅,所以在浅沟槽隔离结构拐角处所形成的隧穿氧化层会比在有源区衬底表面的薄,从而产生双峰效应和反窄沟道效应。而本发明所提供的闪存单元形成方法采用化学气相沉积工艺形成隧穿氧化层,所形成的隧穿氧化层厚度均匀,所以很好的解决了现有技术中的问题,避免了双峰效应和反窄沟道效应的产生,并提高了周期耐久性。
综上,本发明具有以下优点:
首先,本发明采用化学气相沉积法在衬底表面形成隧穿氧化层,低压化学气相沉积法阶梯覆盖率高,所形成的隧穿氧化层厚度均匀,避免了双峰效应和反窄沟道效应,提高闪存单元的周期耐久性。
第二,本发明对所形成的隧穿氧化层在O2与H2或N2O与H2环境下退火,所述退火步骤可以修复硅悬挂键和硅氢之间的断键,从而提高隧穿氧化层的质量,进一步提高闪存单元的周期耐久性。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (7)
1.一种闪存单元形成方法,其特征在于,包括:
提供衬底,所述衬底表面依次形成有衬垫氧化层和刻蚀停止层,所述衬底内包含至少两个有源区,相邻有源区之间以浅沟槽隔离结构隔开;
依次去除所述衬底表面的刻蚀停止层和衬垫氧化层,并暴露出所述衬底表面;
在去除所述刻蚀停止层和衬垫氧化层之后,采用低压化学气相沉积法在所述暴露出的衬底表面形成隧穿氧化层,所形成的隧穿氧化层覆盖部分浅沟槽隔离结构的侧壁表面,且所形成的隧穿氧化层形成平坦表面;
对所述隧穿氧化层进行后期氧化退火处理。
2.依据权利要求1的闪存单元形成方法,其特征在于,所述隧穿氧化层的形成工艺包括含硅气体和含氧气体,所述含硅气体SiH2Cl2或SiH2,所述含氧气体为N2O。
3.依据权利要求2的闪存单元形成方法,其特征在于,所述隧穿氧化层的形成工艺的参数为,含硅气体和含氧气体的流量为10-2000sccm,N2流量0-10slm,温度700-800℃,压强0.05-10Torr。
4.依据权利要求1的闪存单元形成方法,其特征在于,所述后期氧化退火处理的反应气体为O2与H2或N2O与H2。
5.依据权利要求1的闪存单元形成方法,其特征在于,所述后期氧化退火处理选择炉管进行或者选择腔体进行。
6.依据权利要求4的闪存单元形成方法,其特征在于,所述后期氧化退火处理的工艺参数为反应气体流量0.1-10slm,N2流量0-10slm,温度650-1100℃,压强100mTorr-760mTorr。
7.依据权利要求4的闪存单元形成方法,其特征在于,所述后期氧化退火处理的时间为30s-3h。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010593211.2A CN102569078B (zh) | 2010-12-16 | 2010-12-16 | 一种闪存单元形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010593211.2A CN102569078B (zh) | 2010-12-16 | 2010-12-16 | 一种闪存单元形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102569078A CN102569078A (zh) | 2012-07-11 |
CN102569078B true CN102569078B (zh) | 2015-04-29 |
Family
ID=46414186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010593211.2A Active CN102569078B (zh) | 2010-12-16 | 2010-12-16 | 一种闪存单元形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102569078B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347515B (zh) * | 2013-08-01 | 2018-04-03 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储器的制备方法 |
CN113013323A (zh) * | 2019-12-19 | 2021-06-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、半导体器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426482B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
US20030124873A1 (en) * | 2001-12-28 | 2003-07-03 | Guangcai Xing | Method of annealing an oxide film |
CN101290882A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高均匀性的栅极氧化层的制作方法 |
CN101783325A (zh) * | 2009-01-20 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器的方法 |
CN101908482A (zh) * | 2009-06-04 | 2010-12-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法及系统 |
-
2010
- 2010-12-16 CN CN201010593211.2A patent/CN102569078B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102569078A (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007017B2 (ja) | 半導体装置の製造方法 | |
US7728379B2 (en) | Semiconductor device and method of manufacturing same | |
US20150187781A1 (en) | Memory device and method for forming the same | |
TWI404172B (zh) | 包含閘極線、位元線或其組合之電子裝置 | |
US9583640B1 (en) | Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure | |
US7851311B2 (en) | Method of manufacturing non-volatile memory device | |
TWI724634B (zh) | 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法 | |
TW201622111A (zh) | 半導體裝置之製造方法 | |
US5973358A (en) | SOI device having a channel with variable thickness | |
JP5519154B2 (ja) | 半導体装置 | |
JP2010147241A (ja) | 不揮発性半導体記憶装置 | |
JP4854955B2 (ja) | 半導体装置及びその製造方法 | |
CN104617048A (zh) | 快闪存储器及其形成方法 | |
CN102569078B (zh) | 一种闪存单元形成方法 | |
US6812120B1 (en) | Method of forming floating gate of memory device | |
TWI508169B (zh) | 半導體裝置及其形成方法 | |
US20230157012A1 (en) | Method for Manufacturing Semiconductor Device | |
KR100812080B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5014591B2 (ja) | 半導体装置及びその製造方法 | |
CN104658978A (zh) | 快闪存储器和快闪存储器的制作方法 | |
CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2001267435A (ja) | 半導体集積回路装置 | |
TW513789B (en) | Manufacturing method of flash memory with floating gate, control gate and erase gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |