KR940022839A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940022839A KR940022839A KR1019930003842A KR930003842A KR940022839A KR 940022839 A KR940022839 A KR 940022839A KR 1019930003842 A KR1019930003842 A KR 1019930003842A KR 930003842 A KR930003842 A KR 930003842A KR 940022839 A KR940022839 A KR 940022839A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- insulating
- conductive layer
- self
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims 11
- 239000004020 conductor Substances 0.000 claims 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 230000003064 anti-oxidating effect Effects 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
특히 자기정합 매몰접촉창의 형성시 접촉마진을 증가시킬 수 있는 셀프얼라인 접촉구조를 가진 고집적 반도체장치 및 그 제조방법이 개시되어 있다. 상기 반도체 장치는 반도체기판에 형성되고, 제1절연막으로 덮힌 제1도전층; 상기 제1절연막 상에 소정간격으로 형성되어 상기 제1도전층을 가로지르는 방향으로 연장되고 상부모서리가 깍인 제2도전층들; 상기 제2도전층들을 덮는 제2절연막; 상기 제2도전층들에 셀프얼라인되게 상기 제2도전층들 사이의 상기 제1 및 제2절연막 내에 형성된 접촉용개구; 및 상기 개구내에 노출된 상기 제1도전층과 접촉되고 상기 제2절연막 상에 형성된 제3도전층을 구비한다. 상기 셀프얼라인 개구형성시 제2도전층과 제3도전층 사이의 제2절연막의 마진을 충분히 확보할 수 있다. 자기정합 매몰접촉상 형성을 위해 게이트전극 상부의 산화막두께를 크게하여 단차를 높이는 공정이 없이 자기정합 매몰접촉의 형성이 가능하고, 이로 인해 셀과 셀주변간의 단차를 줄일 수 있으므로 사진식각공정을 용이하게 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체 메모리장치의 접촉창 형성방법의 일례를 설명하기 위해 도시한 단면도이고, 제4도는 본 발명에 의한 반도체 장치의 접촉상 형성방법의 다른 예를 설명하기 위해 도시된 단면도이고, 제5도 내지 제6도는 본 발명에 의한 반도체장치의 접촉창 형성방법의 일 실시예를 설명하기 위해 도시한 단면도들이다.
Claims (8)
- 반도체기판에 형성되고, 제1절연막으로 덮힌 제1도전층; 상기 제1절연막 상에 소정간격으로 형성되어 상기 제1도전층을 가로지르는 방향으로 연장되고 상부모서리가 깍인 제2도전층들; 상기 제2도전층들을 덮는 제2절연막; 상기 제2도전층들에 셀프얼라인되게 상기 제2도전층들 사이의 상기 제1 및 제2절연막내에 형성된 접촉용개구; 및 상기 개구내에 노출된 상기 제1도전층과 접촉되고 상기 제2절연막 상에 형성딘 제3도전층을 구비하여 상기 셀프얼라인 개구형성시 제2도전층과 제3도전층 사이의 제2절연막의 마진을 충분히 확보할 수 있는 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체장치.
- 제1항에 있어서, 상기 장치는 상기 제2도전층들상에 상기 제2도전층과 동일폭을 가지며 식각선택비가 다른 절연성의 캡핑층을 더 구비하는 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체장치.
- 제2항에 있어서, 상기 캡핑층은 열산화막 또는 질화막 중에서 어느 하나인 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체 장치.
- 반도체기판 상에 제1도전층을 형성한후, 제1절연막을 덮는 공정; 상기 제1절연막 상에 도전물질을 침적하고 침적된 도전물질층상에 질화막으로된 캡핑층을 형성하는 공정; 상기 캡핑층을 산화방지막으로 사용하여 상기 도전물질층의 표면을 소정두께로 산화시키는 공정; 상기 도전물질층의 표면에 형성된 산화막을 제거하고 상기 캡핑층을 식각마스크로 사용하여 상기 도전물질층을 이방성식각해서 모서리가 챔버된 제2도전층을 형성하는 공정; 상기 캡핑층과 제2도전층을 제2절연층으로 덮는 공정; 상기 제2절연층상에 개구용 포토마스크패턴을 형성하고 상기 포토마스크패턴을 식각마스크로 사용하여 상기 제1 및 제2절연층을 식각하여 상기 제2도전층에 셀프얼라인된 개구를 형성하는 공정; 및 상기 개구가 형성된 상기 제2절연층 상에 제3도전층을 형성하는 공정을 구비하는 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체 장치의 제조방법.
- 제4항에 있어서, 상기 도전물질은 불순물이 도프된 폴리실리콘인 것을 특징으로 하는 셀프얼라인 접촉 구조를 가진 반도체장치의 제조방법.
- 반도체기판 상에 제1도전층을 형성한후, 제1절연막을 덮는 공정; 상기 제1절연막 상에 도전물질을 침적하고 침적된 도전물질층상에 식각선택비가 다른 절연상의 캡핑층을 형성하는 공정; 상기 캡핑층을 식각마스크로 사용하여 상기 노출된 도전물질을 소정깊이로 등방성식각하고 이어서 모서리가 챔버된 제2도전층을 형성하는 공정; 상기 제2도전층을 제2절연층으로 덮는 공정; 상기 제2절연층 상에 개구용 포토마스크패턴을 형성하고 상기 포토마스크패턴을 식각마스크로 사용하여 상기 제1 및 제2절연층을 식각하여 상기 제2도전층에 셀프얼라인된 개구를 형성하는 공정; 및 상기 개구가 형성된 상기 제2절연층 상에 제3도전층을 형성하는 공정을 구비하는 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체장치의 제조방법.
- 제6항에 있어서, 상기 도전물질은 불순물이 도프된 폴리실리콘인 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제2도전층의 챔버는 건식식각 또는 다결정실리콘의 습식식각액을 이용한 등방성식각으로 형성되는 것을 특징으로 하는 셀프얼라인 접촉구조를 가진 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930003842A KR960012259B1 (ko) | 1993-03-13 | 1993-03-13 | 반도체 장치의 제조방법 |
JP6039694A JPH06318562A (ja) | 1993-03-13 | 1994-03-10 | 半導体装置およびその製造方法 |
US08/209,475 US5502336A (en) | 1993-03-13 | 1994-03-14 | Semiconductor device and manufacturing method thereof |
US08/465,103 US5591670A (en) | 1993-03-13 | 1995-06-05 | Method of manufacturing a semiconductor device having self aligned contact hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930003842A KR960012259B1 (ko) | 1993-03-13 | 1993-03-13 | 반도체 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940022839A true KR940022839A (ko) | 1994-10-21 |
KR960012259B1 KR960012259B1 (ko) | 1996-09-18 |
Family
ID=19352140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930003842A KR960012259B1 (ko) | 1993-03-13 | 1993-03-13 | 반도체 장치의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5502336A (ko) |
JP (1) | JPH06318562A (ko) |
KR (1) | KR960012259B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744091B1 (en) * | 1995-01-31 | 2004-06-01 | Fujitsu Limited | Semiconductor storage device with self-aligned opening and method for fabricating the same |
KR100464381B1 (ko) * | 1997-04-30 | 2005-06-08 | 삼성전자주식회사 | 돌출구조물을구비하는반도체장치및그제조방법 |
JP4663038B2 (ja) * | 1997-05-28 | 2011-03-30 | 三菱電機株式会社 | コンタクトホールの形成方法 |
US6022782A (en) * | 1997-05-30 | 2000-02-08 | Stmicroelectronics, Inc. | Method for forming integrated circuit transistors using sacrificial spacer |
KR100295061B1 (ko) * | 1999-03-29 | 2001-07-12 | 윤종용 | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 |
KR100297738B1 (ko) | 1999-10-07 | 2001-11-02 | 윤종용 | 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법 |
KR100314473B1 (ko) | 1999-12-23 | 2001-11-15 | 한신혁 | 반도체 소자 제조 방법 |
KR100339683B1 (ko) * | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
KR100383325B1 (ko) * | 2001-01-19 | 2003-05-12 | 삼성전자주식회사 | 셀프-얼라인 콘택을 형성하기 위한 반도체 장치의 배선 및그 형성방법 |
KR100439027B1 (ko) * | 2001-02-13 | 2004-07-03 | 삼성전자주식회사 | 셀프 얼라인 콘택형성방법 |
US7005744B2 (en) * | 2003-09-22 | 2006-02-28 | International Business Machines Corporation | Conductor line stack having a top portion of a second layer that is smaller than the bottom portion |
JP2007035939A (ja) * | 2005-07-27 | 2007-02-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US9685532B2 (en) * | 2015-03-24 | 2017-06-20 | International Business Machines Corporation | Replacement metal gate structures |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4234362A (en) * | 1978-11-03 | 1980-11-18 | International Business Machines Corporation | Method for forming an insulator between layers of conductive material |
US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
KR900000065B1 (ko) * | 1985-08-13 | 1990-01-19 | 가부시끼가이샤 도오시바 | 독출전용 반도체기억장치와 그 제조방법 |
NL8801772A (nl) * | 1988-07-13 | 1990-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een halfgeleiderlichaam geisoleerde geleidersporen worden aangebracht. |
JPH02237138A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH0629406A (ja) * | 1991-11-18 | 1994-02-04 | Sony Corp | コンタクト構造及びそのコンタクト形成方法 |
US5403435A (en) * | 1992-01-23 | 1995-04-04 | Micron Technology, Inc. | Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles |
-
1993
- 1993-03-13 KR KR1019930003842A patent/KR960012259B1/ko not_active IP Right Cessation
-
1994
- 1994-03-10 JP JP6039694A patent/JPH06318562A/ja active Pending
- 1994-03-14 US US08/209,475 patent/US5502336A/en not_active Expired - Lifetime
-
1995
- 1995-06-05 US US08/465,103 patent/US5591670A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5502336A (en) | 1996-03-26 |
KR960012259B1 (ko) | 1996-09-18 |
JPH06318562A (ja) | 1994-11-15 |
US5591670A (en) | 1997-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018951A (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
KR920003461A (ko) | 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 | |
KR950703209A (ko) | 이이피롬(eeprom)에서 얇은 터널링 윈도우를 형성하는 방법(method for forming thin tunneling windows in eeproms) | |
KR940003055A (ko) | 반도체 장치 및 그 제조방법 | |
JPH04275436A (ja) | Soimosトランジスタ | |
KR950009922A (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR920003557A (ko) | 반도체 장치 및 그 방법 | |
JP3007994B2 (ja) | Mos半導体装置の製造方法 | |
KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
KR950034746A (ko) | 부유 게이트를 사용한 반도체 소자 및 그 형성 방법 | |
KR980005439A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR970018694A (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR960015955A (ko) | 반도체소자의 제조방법 | |
KR970054158A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR960032738A (ko) | 고밀도 반도체 메모리장치의 제조방법 | |
KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
KR970003981A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970054088A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR970030498A (ko) | 반도체장치의 제조방법 | |
KR950010076A (ko) | 반도체소자의 디램셀 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |