KR970018694A - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970018694A KR970018694A KR1019950029838A KR19950029838A KR970018694A KR 970018694 A KR970018694 A KR 970018694A KR 1019950029838 A KR1019950029838 A KR 1019950029838A KR 19950029838 A KR19950029838 A KR 19950029838A KR 970018694 A KR970018694 A KR 970018694A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- gate
- layer
- insulating layer
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
채널영역의 폭이 종래의 박막 트랜지스터에 비해 큰 박막 트랜지스터 및 그 제조방법에 관해 개시한다. 반도체 기판상에 형성된 박막 트랜지스터의 제1게이트, 상기 제1게이트 위에 상기 제1게이트와 절연되도록 형성된 박막 트랜지스터의 제1몸체, 상기 제1게이트 및 제1몸체상에 상기 제1몸체와 절연되도록 형성된 박막트랜지스터의 제2게이트 및 상기 제2게이트 위에 상기 제2게이트와 절연되도록 형성된 박막 트랜지스터의 제2몸체를 구비하는 것을 특징으로 하는 박막 트랜지스터를 제공한다. 또한 본 발명은 상기 박막 트랜지스터를 제조하는데 있어서, 가장 적합한 제조방법을 제공한다. 본 발명에 의하면, 종래의 동일한 패턴 크기의 박막트랜지스터에 비해 채널의 폭이 넓어지기 때문에 온 상태에서의 전류(Ion)의 감소가 방지되고 오히려 종래의 박막 트랜지스터에 비해 전류(Ion)가 증가하는 결과를 낳기 때문에 데이타 유지능력 및 셀의 안정성을 높일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명에 의한 박막 트랜지스터의 단면도이다.
Claims (10)
- 반도체 기판상에 형성된 박막 트랜지스터의 제1게이트; 상기 제1게이트 위에 상기 제1게이트와 절연되도록 형성된 박막 트랜지스터의 제1몸체; 상기 제1게이트 및 제1몸체상에 상기 제1몸체와 절연되도록 형성된 박막트랜지스터의 제2게이트; 및 상기 제2게이트 위에 상기 제2게이트와 절연되도록 형성된 박막 트랜지스터의 제2몸체를 구비하는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서, 상기 제1, 제2 게이트와 절연층을 사이에 두고 중첩되는 박막 트랜지스터의 제1, 제2 몸체 부분은 박막 트랜지스터의 채널로 이용됨을 특징으로 하는 박막 트랜지스터.
- 제2항에 있어서, 상기 박막 트랜지스터의 제1, 제2 몸체 부분중 상기 채널영역을 제외한 부분은 단일층의 소오스/드레인으로 이용되는 것을 특징으로 하는 박막 트랜지스터.
- 제2항에 있어서, 상기 제1, 제2 게이트가 채널을 제외한 부분에서는 접촉하여 하나의 게이트를 형성하는 것을 특징으로 하는 박막 트랜지스터.
- 반도체 기판상에 제1도전층을 형성하는 단계; 상기 제1도전층 위에 물질층을 형성하는 단계; 상기 물질층을 박막 트랜지스터의 공통 채널의 패턴으로 패터닝하는 단계; 상기 패터닝된 물질층 패턴과 제1도전층위에 제2도전층을 형성하는 단계; 상기 제1 및 제2 도전층을 박막 트랜지스터 게이트 패턴으로 패터닝하는 단계; 상기 물질층 패턴을 제거하는 단계; 상기 물질층 패턴을 제거하여 형성된 공간의 내측벽에 절연층을 형성함과 동시에 제2도전층 위에 절연층을 형성하는 단계; 및 상기 절연층으로 형성된 공간의 내부 및 절연층 위에 제3 도전층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 절연층 패턴의 제거는 습식식각방법에 의해 제거하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 절연층은 ONO(oxide/nitride/oxide)층으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제3 도전층은 비정질실리콘 또는 다결정 실리콘으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제1도전층을 형성하는 단계 전에 상기 반도체 기판상에 형성된 하부구조물과 박막 트랜지스터를 절연시키기 위한 층간절연층을 형성하는 단계; 및 상기 물질층의 식각시 상기 층간절연층의 식각을 방지하기 위해 상기 층간절연층에 대해 식각 선택비를 가지는 식각저지층을 층간절연층 위에 형성하는 단계를 더 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제9항에 있어서, 상기 층간절연층은 산화물을 이용하여 형성하고 상기 식각저지층은 질화물을 이용하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029838A KR970018694A (ko) | 1995-09-13 | 1995-09-13 | 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029838A KR970018694A (ko) | 1995-09-13 | 1995-09-13 | 박막 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018694A true KR970018694A (ko) | 1997-04-30 |
Family
ID=66596512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950029838A KR970018694A (ko) | 1995-09-13 | 1995-09-13 | 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018694A (ko) |
-
1995
- 1995-09-13 KR KR1019950029838A patent/KR970018694A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR920018951A (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR930020676A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
| GB2151847A (en) | Semiconductor device with metal silicide layer and fabrication process thereof. | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR940003055A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950034516A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970018694A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR980005626A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR980006529A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR970008425A (ko) | 반도체 장치에 사용되는 박막 트랜지스터의 제조방법 | |
| KR970052273A (ko) | 미세 고집적 콘택홀 제조방법 | |
| KR930020583A (ko) | 금속배선 콘택형성 방법 | |
| KR950025994A (ko) | 반도체 기억소자의 캐패시터 형성 방법 | |
| KR950021469A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR970054244A (ko) | 반도체소자의 제조방법 | |
| KR960032604A (ko) | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |