KR970052273A - 미세 고집적 콘택홀 제조방법 - Google Patents

미세 고집적 콘택홀 제조방법 Download PDF

Info

Publication number
KR970052273A
KR970052273A KR1019950050970A KR19950050970A KR970052273A KR 970052273 A KR970052273 A KR 970052273A KR 1019950050970 A KR1019950050970 A KR 1019950050970A KR 19950050970 A KR19950050970 A KR 19950050970A KR 970052273 A KR970052273 A KR 970052273A
Authority
KR
South Korea
Prior art keywords
contact hole
etching
forming
interlayer insulating
depositing
Prior art date
Application number
KR1019950050970A
Other languages
English (en)
Other versions
KR0179183B1 (ko
Inventor
김윤장
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050970A priority Critical patent/KR0179183B1/ko
Publication of KR970052273A publication Critical patent/KR970052273A/ko
Application granted granted Critical
Publication of KR0179183B1 publication Critical patent/KR0179183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 미세 고집적 콘택홀 제조방법에 관한 것으로, 고집적 실리콘 반도체에서 실리콘 기관상에 동작영역과 절연 분리영역이 형성되어 있는 상기 동작영역상에 게이트 전극 및 게이트 전극 측벽에 산화막 스페이서가 형성되어 이루어지는 트랜지스터의 소오스 및 드레인 영역에 불순물이 주입된 후 상기 트랜지스터의 소오스 드레인 영역에 콘택홀을 형성하는 미세 콘택홀 제조 방법에 있어서, 전도 물질간의 절연을 위하여 제1차 층간 절연막을 증착하는 공정; 그 위에 제1차 식각장벽막을 증착하여 제1차 식각 장벽층을 형성하는 공정; 제2차 층간 절연막을 증착한 후 콘택홀 마스크를 이용하여 제1차 콘택홀을 형성하는 공정; 제1차 콘택홀을 따라 제2차 층간 절연막을 식각하는 공정; 및 상기 제1차 콘택홀에 일정한 두께의 제2차 식각 장벽막을 증착한 후 불랑켓 식각을 통하여 미세 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.

Description

미세 고집적 콘택홀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명에 따른 미세 콘택홀 제조방법에 의한 일실시예시도.

Claims (11)

  1. 고집적 실리콘 반도체에서 실리콘 기판상에 동작영역과 절연 분리영역이 형성되어 있는 상기 동작영역상에 게이트 전극 및 게이트 전극 측벽에 산화막 스페이서가 형성되어 이루어지는 트랜지스터의 소오스 및 트레인 영역에 불순물이 주입된 후 상기 트랜지스터의 소오스 드레인 영역에 콘택홀을 형성하는 미세 콘택홀 제조 방법에 있어서, 전도 물질간의 절연을 위하여 제1차 층간 절연막을 증착하는 공정; 그 위에 제1차 식각 장벽막을 증착하여 제1차 식각 장벽층을 형성하는 공정; 제2차 층간 절연막을 증착한 후 콘택홀 마스크를 이용하여 제1차 콘택홀을 형성하는 공정; 제1차 콘택홀을 따라 제2차 층간 절연막을 식각하는 공정; 및 상기 제1차 콘택홀에 일정한 두께의 제2차 식각 장벽막을 증착한 후 블랑켓 식각을 통하여 미세 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  2. 제1항에 있어서, 싱기 제1차 식각장벽막은, 질화 산화막 또는 폴리실리콘인 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  3. 제1항에 있어서, 상기 제1차 식각 장벽층을 형성하는 공정은, 제1차 식각 장벽 물질의 패턴 형성을 위하여 캐패시터의 스토로지 마스크를 이용한 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  4. 제1항에 있어서, 상기 제1층간 절연막은 전도 물질간의 절연을 목적으로 진행하고, 제2층간 절연막은 평탄화를 위하여 진행하는 경우.
  5. 제1항에 있어서, 싱기 제1차 콘택홀 형성 공정은, 상기 제1차 식각장벽막과 제2층간 절연막과의 높은 식각비를 이용한 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  6. 제1항에 있어서, 상기 제1차 콘택홀 형성 공정은, 산화막의 일부를 소정 두께로 남기는 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  7. 제1항에 있어서, 상기 제2차 층간 절연막 식각 공정은, 잔류 산화막을 소정 두께 남기기 위하여 제1식각 장벽막을 증착하는 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  8. 제1항에 있어서, 상기 제1차 콘택홀 형성 공정은, 상기 절연분리산화막의 새부리 모양 식각을 막기 위하여 제1차 식각 장벽막을 층간 절연물질 사이에 증착하는 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  9. 제1항에 있어서, 상기 미세 콘택홀 형성공정은, 상기 제2차 식각 장벽막을 증착한 후 상기 제1식각 장벽막과 제1층간 절연 물질간에 식각비가 거의 동일한 식각 공정을 이용하여 블랑켓 식각을 한 것을 특징으로 하는 미세 고집적 콘택홀 제조방법.
  10. 제1항에 있어서, 상기 미세 콘택홀 형성 공정 후, 매립하는 전도물질은, 폴리 실리콘 또는 텅스텐인 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
  11. 제1항에 있어서, 상기 미세 콘택홀 형성 공정은, 상기 제2식각 장벽막의 두께에 따라 콘택홀의 크기를 조정하는 것을 특징으로 하는 미세 고집적 콘택홀 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050970A 1995-12-16 1995-12-16 미세 고집적 콘택홀 제조방법 KR0179183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050970A KR0179183B1 (ko) 1995-12-16 1995-12-16 미세 고집적 콘택홀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050970A KR0179183B1 (ko) 1995-12-16 1995-12-16 미세 고집적 콘택홀 제조방법

Publications (2)

Publication Number Publication Date
KR970052273A true KR970052273A (ko) 1997-07-29
KR0179183B1 KR0179183B1 (ko) 1999-04-15

Family

ID=19440757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050970A KR0179183B1 (ko) 1995-12-16 1995-12-16 미세 고집적 콘택홀 제조방법

Country Status (1)

Country Link
KR (1) KR0179183B1 (ko)

Also Published As

Publication number Publication date
KR0179183B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR930020581A (ko) 콘택 홀(contact hole)구조 및 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR940001414A (ko) 반도체메모리장치 및 그 제조방법
KR940010346A (ko) 반도체 집적 소자의 디램(dram) 제조방법
KR970052273A (ko) 미세 고집적 콘택홀 제조방법
KR950026042A (ko) 적층 캐패시터 제조방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR940022796A (ko) 트랜지스터 격리방법
KR980012486A (ko) 반도체 소자의 커패시터 제조 방법
KR970018694A (ko) 박막 트랜지스터 및 그 제조방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR970024141A (ko) 반도체 소자의 캐패시터 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR970018718A (ko) 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법
KR960026221A (ko) 반도체 소자 제조방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR970054155A (ko) 반도체 소자의 캐패시터 형성방법
KR950004563A (ko) 반도체 기억장치 제조방법
KR940001393A (ko) 반도체메모리장치 및 그 제조방법
KR920008934A (ko) 반도체 메모리 셀 제조방법
KR950025996A (ko) 반도체소자의 캐패시터 제조방법
KR900005555A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee