KR940001414A - 반도체메모리장치 및 그 제조방법 - Google Patents

반도체메모리장치 및 그 제조방법

Info

Publication number
KR940001414A
KR940001414A KR1019920010158A KR920010158A KR940001414A KR 940001414 A KR940001414 A KR 940001414A KR 1019920010158 A KR1019920010158 A KR 1019920010158A KR 920010158 A KR920010158 A KR 920010158A KR 940001414 A KR940001414 A KR 940001414A
Authority
KR
South Korea
Prior art keywords
forming
trench
isolation region
memory device
semiconductor memory
Prior art date
Application number
KR1019920010158A
Other languages
English (en)
Other versions
KR100213189B1 (ko
Inventor
이태우
김선준
이양구
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019920010158A priority Critical patent/KR100213189B1/ko
Priority to US08/074,892 priority patent/US5343354A/en
Publication of KR940001414A publication Critical patent/KR940001414A/ko
Application granted granted Critical
Publication of KR100213189B1 publication Critical patent/KR100213189B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체메모리장치 및 그 제조방법에 관한 것으로, 반도체기판을 식각하여 형성된 제1깊이의 제1트렌치; 상기 제1트렌치 내부에 분리영역이 형성되되, 그 모양이 상기 제1트렌치의 둘레를 따라 제1폭 및 제2깊이의 공간부를 갖도록 절연물질로 채워진 분리영역; 상기 분리영역과, 이 분리영역이 형성되지 않은 인접한 반도체기판과의 위에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극을 절연시키기 위해 형성된 제1절연막; 상기 공간부에 형성됨과 동시에, 상기 게이트전극 상부로 연장되어 상기 제1절연막위에 형성된 스토리지전극; 상기 공간부에 형성된 스토리지전극과접촉하는 반도체기판의 상기 공간부 측벽부위에 형성된 소오스영역; 및 상기 스토리지전극의 표면에 유전체막을 개재하여 형성된 플레이트전극을 구비하는 반도체메모리장치 및 그 제조방법을 제공하는 것을 특징으로 한다.
따라서, 본 발명은 소정깊이의 트렌치에 절연물질을 채워서 형성된 분리영역과 소자형성영역 사이에 정보를 저장하는 커패시터를 형성함으로써, 상기 분리영역의 깊이에 따라 상기 커패시터의 유효면적을 용이하게 확보할 수 있어서, 집적도를 향상시킬 수 있다.

Description

반도체메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체메모리장치를 나타낸 평면도.
제2도는 본 발명에 의한 반도체메모리장치를 나타낸 단면도.
제3a도 내지 제3e도는 본 발명에 의한 반도체메모리장치의 제조방법의 일 실시예를 나타낸 공정순서도.

Claims (17)

  1. 반도체기판을 식각하여 형성된 제1깊이의 제1트렌치; 상기 제1트렌치 내부에 분리영역이 형성되되, 그 모양이 상기 제1트렌치의 둘레를 따라 제1폭 및 제2깊이의 공간부를 갖도록 절연물질로 채워진 분리영역; 상기 분리영역과, 이 분리영역이 형성되지 않은 인접한 반도체기판과의 위에 게이트절연막을 개재하여 형성된 게이트전극; 상기 게이트전극을 절연시키기 위해 형성된 제1절연막; 상기 공간부에 형성됨과 동시에, 상기 게이트전극 상부로 연장되어 상기 제1절연막위에 형성된 스토리지전극; 상기 공간부에 형성된 스토리지전극과 접촉하는 반도체기판의 상기 공간부 측벽부위에 형성된 소오스영역; 및 상기 스토리지전극의 표면에 유전체막을 개재하여 형성된 플레이트전극을 구비하는 것을 특징으로 하는 반도체메모리장치.
  2. 제1항에 있어서, 상기 제1트렌치와 분리영역 사이에 형성된 산화막을 더 구비하는 것을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 분리영역 저부의 반도체기판에 형성된 채널스톱층을 더 구비하는 것을 특징으로 하는 반도체메모리장치.
  4. 제1항에 있어서, 상기 게이트전극, 스토리지전극 및 플레이트전극은 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체메모리장치.
  5. 제1항에 있어서, 상기 분리영역에 채워진 절연물질은 BPSG막인 것을 특징으로 하는 반도체메모리장치.
  6. 제1항에 있어서, 상기 제1트렌치의 제1깊이는 1㎛인 것을 특징으로 하는 반도체메모리장치.
  7. 제1항 또는 제6항에 있어서, 상기 공간부의 제1폭은 0.7㎛인 것을 특징으로 하는 반도체메모리장치.
  8. 제7항에 있어서, 상기 공간부의 제2깊이는 6000Å인 것을 특징으로 하는 반도체메모리장치.
  9. 제1전도형의 반도체기판에 제1깊이의 제1트렌치를 형성하는 공정; 상기 제1트렌지 내부를 절연물질로 채운 분리영역을 형성하는 공정; 상기 분리영역이 형성된 결과물 전면에 게이트절연막을 개재한 게이트전극을 형성한후, 상기 게이트전극이 덮히도록 제1절연막을 형성하는 공정; 상기 제1절연막위에 마스크패턴을 적용하여 상기 분리영역의 일부분을 식각함으로써, 상기 제1트렌치의 둘레를 따라 제1폭 및 제2깊이의 공간부를 형성하는 공정; 상기 공간부가 형성된 결과물 전면에 제1도전층을 형성한후 패터닝함으로써 스토리지전극을 형성하는 공정; 상기 스토리지전극 형성후 열처리공정을 통하여 소오스영역을 형성하는 공정; 상기 스토리지전극의 표면을 따라 유전체막을 형성하는 공정; 및 상기 유전체막이 덮히도록 제2도전층을 형성하여 플레이트전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  10. 제9항에 있어서, 상기 제1트렌치 형성후 결과물 전면에 건식산화공정을 통한 산화막을 300Å정도 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  11. 제10항에 있어서, 상기 산화막을 형성한후 결과물 전면에 대하여 상기 반도체기판과 전도형이 동일한 불순물이온을 주입하여 채널스톱층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  12. 제9항 또는 제11항에 있어서, 상기 제1트렌치 내부를 절연물질로 채운 분리영역을 형성하는 공정은, 상기 제1깊이의 제1트렌치 형성후 결과물 전면에 BPSG막을 도포하는 단계, 및 상기 BPSG막 전면에 대하여 에치 백공정을 실시하는 단계를 통하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  13. 제12항에 있어서, 상기 제1트렌치의 제1깊이는 1㎛인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  14. 제13항에 있어서, 상기 BPSG막의 두께는 9000Å인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  15. 제12항에 있어서, 상기 공간부의 제1폭은 0.7㎛이고, 제2깊이는 6000Å인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  16. 제9항에 있어서, 상기 제1도전층 및 제2도전층은 불순물이 도우핑된 다결정실리콘인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  17. 제16항에 있어서, 상기 소오스영역은, 상기 열처리공정시에, 상기 불순물이 도우핑된 다결정실리콘으로 구성된 스토리지전극으로부터 불순물이온이 반도체기판쪽으로 확산되어 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920010158A 1992-06-11 1992-06-11 반도체메모리장치 및 그 제조방법 KR100213189B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920010158A KR100213189B1 (ko) 1992-06-11 1992-06-11 반도체메모리장치 및 그 제조방법
US08/074,892 US5343354A (en) 1992-06-11 1993-06-11 Stacked trench capacitor and a method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920010158A KR100213189B1 (ko) 1992-06-11 1992-06-11 반도체메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR940001414A true KR940001414A (ko) 1994-01-20
KR100213189B1 KR100213189B1 (ko) 1999-08-02

Family

ID=19334549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010158A KR100213189B1 (ko) 1992-06-11 1992-06-11 반도체메모리장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5343354A (ko)
KR (1) KR100213189B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000064138A (ko) * 2000-08-24 2000-11-06 김광영 전기집진장치의 콜렉터
KR20210001824A (ko) * 2019-06-27 2021-01-06 케이비오토텍 주식회사 전기 집진장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492853A (en) * 1994-03-11 1996-02-20 Micron Semiconductor, Inc. Method of forming a contact using a trench and an insulation layer during the formation of a semiconductor device
US5885863A (en) * 1997-03-31 1999-03-23 Kabushiki Kaisha Toshiba Method of making a contact for contacting an impurity region formed in a semiconductor substrate
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
US6476435B1 (en) * 1997-09-30 2002-11-05 Micron Technology, Inc. Self-aligned recessed container cell capacitor
US6168986B1 (en) * 1998-01-23 2001-01-02 Micron Technology, Inc. Method of making a sacrificial self-aligned interconnect structure
US6847077B2 (en) * 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743438A (en) * 1980-08-29 1982-03-11 Toshiba Corp Semiconductor device and manufacture thereof
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
JPS60113460A (ja) * 1983-11-25 1985-06-19 Oki Electric Ind Co Ltd ダイナミックメモリ素子の製造方法
JPS60261168A (ja) * 1984-06-08 1985-12-24 Oki Electric Ind Co Ltd メモリ素子の製造方法
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
US5223730A (en) * 1992-02-03 1993-06-29 Micron Technology, Inc. Stacked-trench dram cell that eliminates the problem of phosphorus diffusion into access transistor channel regions
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000064138A (ko) * 2000-08-24 2000-11-06 김광영 전기집진장치의 콜렉터
KR20210001824A (ko) * 2019-06-27 2021-01-06 케이비오토텍 주식회사 전기 집진장치

Also Published As

Publication number Publication date
US5343354A (en) 1994-08-30
KR100213189B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR920018927A (ko) 고집적 반도체 메모리장치의 커패시터 제조방법
KR920018951A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR930009087A (ko) 반도체 메모리장치의 제조방법
KR950021651A (ko) 다이나믹 랜덤 액세스 메모리 셀 제조방법
KR950021644A (ko) 반도체 기억장치 및 그 제조방법
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR920001761A (ko) 디램셀의 적층형 캐패시터 및 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
KR940001414A (ko) 반도체메모리장치 및 그 제조방법
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
KR950014980A (ko) 반도체 소자의 캐패시터 형성방법
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR910010748A (ko) 적층형 캐패시터 및 제조방법
KR900005555A (ko) 반도체 메모리 소자의 제조방법
KR930011124B1 (ko) Dram 셀의 캐패시터 제조방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR930001430A (ko) 반도체 메모리장치의 커패시터구조 및 그 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR930017171A (ko) 커패시터 및 그 제조방법
KR970053982A (ko) 반도체 메모리장치 및 그 제조방법
KR970024321A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device)
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법
KR890008983A (ko) 반도체 메모리 장치 및 제조방법
KR920010969A (ko) 반도체 메모리장치의 커패시터 제조방법
KR970053994A (ko) 반도체 기억소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

EXPY Expiration of term