KR930015002A - 반도체 메모리 장치 및 그 제조방법 - Google Patents
반도체 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930015002A KR930015002A KR1019910023394A KR910023394A KR930015002A KR 930015002 A KR930015002 A KR 930015002A KR 1019910023394 A KR1019910023394 A KR 1019910023394A KR 910023394 A KR910023394 A KR 910023394A KR 930015002 A KR930015002 A KR 930015002A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- material layer
- storage electrode
- memory device
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000003990 capacitor Substances 0.000 claims abstract 11
- 239000000758 substrate Substances 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims 42
- 238000005530 etching Methods 0.000 claims 11
- 239000012535 impurity Substances 0.000 claims 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 8
- 230000015572 biosynthetic process Effects 0.000 claims 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims 3
- 238000002955 isolation Methods 0.000 claims 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 메모리장치에 관한 것으로, 반도체기판상에 한개의 트랜지스터와 한개의 캐패시터로 구성되는 메모리셀을 복수개 구비한 반도체 메모리장치에 있어서, 상기 캐패시터는, 그 일부가 상기 트랜지스터의 소오스영역과 연결되며, 그 중심부에 외부와 연결된 공간부를 구비한 박스모양의 스토리지전극을 구비한 것을 특징으로 한다.
따라서 상기 반도체 메모리장치는 종래의 반도체 메모리장치보다 캐패시터의 유효면적을 증가시켜 축적용량을 향상시키고, 평탄화에도 우수한 특성을 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 따른 반도체 메모리장치의 제조공정을 도시한 일 실시예의 공정 순서도,
제3A도 내지 제3E도는 본 발명에 따른 반도체 메모리장치의 제조공정을 도시한 다른 실시예의 공정 순서도,
제4A도 내지 제4E도는 본 발명에 따른 반도체 메모리장치의 제조공정을 도시한 또 다른 실시예의 공정 순서도.
Claims (36)
- 반도체기판상에 한개의 트래지스터와 한개의 캐패시터로 구성되는 메모리 셀을 복수개 구비하는 반도체 메모리 장치에 있어서, 상기 캐패시터는, 그 일부가 상기 트랜지스터의 소오스영역과 연결되며, 그 중심부에 외부와 연결된 공간부를 구비한 박스모양의 스토리전극을 구비한 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 스토리지전극은 상기 트랜지스터의 게이트전극 상부의 소정영역까지 확장된 형태로 이루어지는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 스토리지전극은, 상기 공간부를 중심으로 하부의 제1도전층과, 상부의 제2도전층으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치.
- 제3항에 있어서, 상기 제1도전층은, 1,000Å정도 구께의 불순물이 도핑된 제1다결정성실리콘인 것을 특징으로 하는 반도체 메모리 장치.
- 제3항 혹은, 제4항의 어느 한 항에 있어서, 상기 제2도전층은 500Å 정도 두께의 불순물이 도핑된 제2다결정 실리콘인 것을 특징으로 하는 반도체 메모리 장치.
- 반도체기판상에 한개의 트랜지스터와 한개의 캐패시터로 구성되는 메모리 셀을 복수개 구비하는 반도체 메모리 장치의 제조방법에 있어서, 상기 반도체기판상에 소자형성영역과 소자분리영역을 정의하기 위한 필드산화막을 형성하는 공정, 상기 소자형성영역의 반도체기판상에 상기 트랜지스터를 형성하는 공정, 상기 트랜지스터를 절연시키기 위한 제1절연막을 형성하는 공정, 상기 트랜지스터의 소오스영역을 노출시키기 위하여 상기 제1절연막을 식각함으로써 콘택트 홀을 형성하는 공정, 및 상기 콘택트 홀을 통하여 그 일부가 상기 소오스영역과 연결되고, 그 중심부에 외부와 연결된 공간부를 구비한 박스모양의 스토리지전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제6항에 있어서, 상기 스토리지전극은, 상기 콘택트 홀의 형성후 결과물 전면에 제1물질층을 형성하는 공정과, 상기 제1물질층 위에 제2절연막을 형성하는 공정과, 상기 제2절연막 전면에 대하여 에치백함으로써 상기 제1물질층의 일부를 노출시키는 공정과, 상기 제1물질층의 일부분을 노출시키는 공정후 결과물 전면에 제2물질층을 형성하는 공정과, 상기 소오스영역 상부의 제2물질층위에 원하는 크기의 마스크패턴을 적용하여 상기 제1 및 제2물질층을 동시에 식각함으로써 상기 패캐시터의 스토리지전극 패턴을 형성하는 공정과, 상기 스토리지전극 패턴의 형성후 남아있는 제2절연막을 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제7항에 있어서, 상기 제1 및 제2물질층은 불순물이 도핑된 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제7항에 있어서, 상기 제1 및 제2물질층은 불순물이 도핑되지 않은 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제9항에 있어서, 상기 스토리지전극 패턴 형성후, 상기 제1 및 제2물질층에 불순물을 도핑시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제7항에 있어서, 상기 제1물질층의 두께는 1,000Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제11항에 있어서, 상기 제2물질층의 두께는 500Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제11항에 있어서, 상기 제2절연막은 BPSG막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제13항에 있어서, 상기 BPSG막의 두께는 3,500Å인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제14항에 있어서, 상기 남아있는 BPSG막은 SBOE(NH4F : HF=7 : 1) 에턴트를 사용하여 제거하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 반도체기판상에 한개의 트랜지스터와 한개의 캐패시터로 구성되는 메모리 셀을 복수개 구비하는 반도체 메모리 장치의 제조방법에 있어서, 상기 반도체기판상에 소자형성영역과 소자분리영역을 정의하기 위한 필드산화막을 형성하는 공정, 상기 소자 형성영역의 반도체기판상에 상기 트랜지스터를 형성하는 공정, 상기 트랜지스터를 절연시키기 위한 제1절연막을 형성하는 공정, 상기 트랜지스터의 소오스영역 및 드레인영역을 노출시키기 위하여 상기 제1절연막을 식각함으로써 제1 및 제2콘택트 홀을 형성하는 공정, 상기 제1 및 제2콘택트 홀의 형성후, 상기 제1콘택트 홀을 통하여 그 일부가 상기 소오스영역과 연결되고, 그 중심부에 외부와 연결된 공간부를 구비한 박스모양의 스토리지전극과, 상기 제2콘택트 홀을 통하여 상기 드레인영역과 연결되는 비트라인을 동시에 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제16항에 있어서, 상기 스토리지전극 및 비트라인은, 상기 제1 및 제2콘택트 홀의 형성후 결과물 전면에 제1물질층을 형성하는 공정과, 상기 제1물질층 위에 제2절연막을 형성하는 공정과, 상기 제2절연막 전면에 대하여 에치백함으로써 상기 제1물질층의 일부를 노출시키는 공정과, 상기 제1물질층의 일부분을 노출시키는 공정후 결과물 전면에 제2물질층을 형성하는 공정과, 상기 소오스영역 상부의 제2물질층위에 상기 캐패시터의 스토리지전극을 형성하기 위한 제1마스크패턴을 적용하여 상기 제1 및 제2물질층을 동시에 식각함으로써 상기 캐패시터의 스토리지전극 패턴 및 비트라인을 형성하는 공정과, 상기 스토리지전극 패턴 및 비트라인의 형성후 남아 있는 제2절연막을 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제17항에 있어서, 상기 제1 및 제2물질층은 식각율이 서로 같은 물질인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제18항에 있어서, 상기 제1 및 제2물질층은 불순물이 도핑된 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제18항에 있어서, 상기 제1 및 제2물질층은 불순물이 되핑되지 않은 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제20항에 있어서, 상기 스토리지전극 패턴 및 비트라인 형성후, 상기 제1 및 제2물질층에 불순물을 도핑시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제18항에 있어서, 상기 제1물질층의 두께는 1,000Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제22항에 있어서, 상기 제1물질층의 두께는 500Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제16항에 있어서, 상기 제2절연막은 BPSG막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제24항에 있어서, 상기 BPSG막의 두께는 3,500Å인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제25항에 있어서, 상기 남아있는 BPSG막은 SBOE(NH4F : HF=7 : 1) 에천트를 사용하여 제거하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제16항에 있어서, 상기 스토리지전극 및 비트라인은, 상기 제1 및 제2콘택트 홀의 형성후 결과물 전면에 제1물질층을 형성하는 공정과, 상기 제1물질층 위에 제2절연막을 형성하는 공정과, 상기 제2절연막 전면에 대하여 에치백함으로써 상기 제1물질층의 일부를 노출시키는 공정과, 상기 제1물질층의 일부분을 노출시키는 공정후 결과물 전면에 제2물질층을 형성하는 공정과, 상기 소오스영역 상부의 제2물질층위에 상기 캐패시터의 스토리지전극을 형성하기 위한 제1마스크패턴을 형성하는 공정과, 상기 제1마스크패턴을 적용하여 상기 제2물질층을 식각하는 공정과, 상기 제2물질층의 식각공정후 노출된 제2절연막을 제거하는 공정과, 상기 제2절연막이 제거되어 노출된 드레인영역 상부의 제1물질층위에 비트라인을 형성하기 위한 제2마스크패턴을 형성하는 공정과, 상기 제1 및 제2마스크패턴을 적용하여 상기 제1물질층을 식각하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제27항에 있어서, 상기 제1 및 제2물질층은 식각율이 서로 같은 물질인 것을특징으로 하는 반도체 메모리 장치의 제조방법.
- 제28항에 있어서, 상기 제1 및 제2물질층은 불순물이 도핑된 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제28항에 있어서, 상기 제1 및 제2물질층은 불순물이 도핑되지 않은 다결정실리콘인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제30항에 있어서, 상기 스토리지전극 패턴 및 비트라인 형성후, 상기 제1 및 제2물질층에 불순물을 도핑시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제27항에 있어서, 상기 제1물질층의 두께는 1,000Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제32항에 있어서, 상기 제1물질층의 두께는 500Å 정도인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제27항에 있어서, 상기 제2절연막은 BPSG막인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제27항에 있어서, 상기 BPSG막의 두께는 3,500Å인 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제35항에 있어서, 상기 남아있는 BPSG막은 SBOE(NH4F : HF=7 : 1) 에천트를 사용하여 제거하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023394A KR930015002A (ko) | 1991-12-18 | 1991-12-18 | 반도체 메모리 장치 및 그 제조방법 |
DE4242840A DE4242840A1 (ko) | 1991-12-18 | 1992-12-17 | |
GB9226294A GB2262657B (en) | 1991-12-18 | 1992-12-17 | Semiconductor memory device and a manufacturing method therefor |
JP4339292A JPH0821697B2 (ja) | 1991-12-18 | 1992-12-18 | 半導体メモリ装置の製造方法 |
US07/992,659 US5441908A (en) | 1991-12-18 | 1992-12-18 | Capacitor of a semiconductor device having increased effective area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023394A KR930015002A (ko) | 1991-12-18 | 1991-12-18 | 반도체 메모리 장치 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930015002A true KR930015002A (ko) | 1993-07-23 |
Family
ID=19325168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910023394A KR930015002A (ko) | 1991-12-18 | 1991-12-18 | 반도체 메모리 장치 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5441908A (ko) |
JP (1) | JPH0821697B2 (ko) |
KR (1) | KR930015002A (ko) |
DE (1) | DE4242840A1 (ko) |
GB (1) | GB2262657B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
US5534457A (en) * | 1995-01-20 | 1996-07-09 | Industrial Technology Research Institute | Method of forming a stacked capacitor with an "I" shaped storage node |
US5707897A (en) * | 1996-05-16 | 1998-01-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile-memory cell for electrically programmable read only memory having a trench-like coupling capacitors |
US5753551A (en) * | 1996-11-25 | 1998-05-19 | Vanguard International Semiconductor Corporation | Memory cell array with a self-aligned, buried bit line |
US5780339A (en) * | 1997-05-02 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for fabricating a semiconductor memory cell in a DRAM |
US5970358A (en) * | 1997-06-30 | 1999-10-19 | Micron Technology, Inc. | Method for forming a capacitor wherein the first capacitor plate includes electrically coupled conductive layers separated by an intervening insulative layer |
US6235571B1 (en) * | 1999-03-31 | 2001-05-22 | Micron Technology, Inc. | Uniform dielectric layer and method to form same |
US6472268B1 (en) * | 2001-11-01 | 2002-10-29 | Hynix Semiconductor, Inc. | Method for forming storage node contact |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723530B2 (ja) * | 1988-04-13 | 1998-03-09 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置の製造方法 |
US4958318A (en) * | 1988-07-08 | 1990-09-18 | Eliyahou Harari | Sidewall capacitor DRAM cell |
JPH02263467A (ja) * | 1989-04-04 | 1990-10-26 | Sony Corp | メモリ装置 |
JPH02312269A (ja) * | 1989-05-26 | 1990-12-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JPH0376159A (ja) * | 1989-08-18 | 1991-04-02 | Sony Corp | 半導体メモリ |
JP2894740B2 (ja) * | 1989-09-25 | 1999-05-24 | 日本電気株式会社 | Mos型半導体装置 |
KR930005741B1 (ko) * | 1990-11-01 | 1993-06-24 | 삼성전자 주식회사 | 터널구조의 디램 셀 및 그의 제조방법 |
JPH0430464A (ja) * | 1990-05-25 | 1992-02-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
EP0480411A1 (en) * | 1990-10-10 | 1992-04-15 | Micron Technology, Inc. | Stacked capacitor DRAM |
US5234857A (en) * | 1991-03-23 | 1993-08-10 | Samsung Electronics, Co., Ltd. | Method of making semiconductor device having a capacitor of large capacitance |
-
1991
- 1991-12-18 KR KR1019910023394A patent/KR930015002A/ko not_active Application Discontinuation
-
1992
- 1992-12-17 GB GB9226294A patent/GB2262657B/en not_active Expired - Lifetime
- 1992-12-17 DE DE4242840A patent/DE4242840A1/de not_active Withdrawn
- 1992-12-18 JP JP4339292A patent/JPH0821697B2/ja not_active Expired - Fee Related
- 1992-12-18 US US07/992,659 patent/US5441908A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5441908A (en) | 1995-08-15 |
GB9226294D0 (en) | 1993-02-10 |
JPH0821697B2 (ja) | 1996-03-04 |
DE4242840A1 (ko) | 1993-06-24 |
GB2262657A (en) | 1993-06-23 |
JPH06181295A (ja) | 1994-06-28 |
GB2262657B (en) | 1995-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980015253A (ko) | 반도체 기판의 유기물 제거용 세정장치 | |
KR930015002A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
KR100246162B1 (ko) | 주변 회로 내의 트랜지스터 형성 방법 | |
KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
US5160988A (en) | Semiconductor device with composite surface insulator | |
KR940012622A (ko) | 반도체 장치의 제조방법 | |
KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR940009619B1 (ko) | 반도체장치의 커패시터 제조방법 | |
KR960011661B1 (ko) | 반도체메모리 장치 및 그 제조방법 | |
KR0137994B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR19990003042A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR0166034B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR100226217B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
KR0146256B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100190188B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR19990015448A (ko) | 반도체 장치의 제조방법 | |
KR950021649A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
KR970030805A (ko) | 불휘발성 메모리소자 및 그 제조방법 | |
KR950025997A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
WITB | Written withdrawal of application |