KR900005555A - 반도체 메모리 소자의 제조방법 - Google Patents

반도체 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR900005555A
KR900005555A KR1019880012876A KR880012876A KR900005555A KR 900005555 A KR900005555 A KR 900005555A KR 1019880012876 A KR1019880012876 A KR 1019880012876A KR 880012876 A KR880012876 A KR 880012876A KR 900005555 A KR900005555 A KR 900005555A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
forming
memory device
manufacturing
Prior art date
Application number
KR1019880012876A
Other languages
English (en)
Other versions
KR920006755B1 (ko
Inventor
안태혁
송주호
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019880012876A priority Critical patent/KR920006755B1/ko
Publication of KR900005555A publication Critical patent/KR900005555A/ko
Application granted granted Critical
Publication of KR920006755B1 publication Critical patent/KR920006755B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 메모리 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1f도는 본 발명의 제조공정 흐름도,
제2도는 본 발명에 의해 형성된 반도체 메모리 소자의 주요부분의 확대도.

Claims (6)

  1. (a) 실리콘 기판상에 실리콘 질화막(2)과 CVD 산화막(3)의 이중층, 또는 CVD 산화막(3)의 단일층을 도포한 후 포토마스킹 공정에 의해 트랜치 패턴을 형성하는 공정, (b) 상기 트랜치 패턴이 형성된 마스크에 의해 반응성 트랜지에칭을 실시하는 공정, (c) 트랜치의 측면에 측면보호용 열산화막(14)을 형성하고 상부에 폴리실리콘(5)을 도포하는 공정, (d) 상기 폴리실리콘(5)을 에칭하면서 트랜치 하부의 “V”형 부분에 형성된 하부잔류 폴리실리콘(6)만을 남기는 공정, (e) 상기 측면 보호용 열산화막(14)을 제거한 후 P+도우핑영역을 형성하는 공정, (f) 상기 트랜치에 캐퍼시터용 유전막(15)을 형성하고 그 위에 폴리실리콘을 매몰시킨 후 표면을 평탄화 시키는 공정, (g) 피일드 산화막(10), 게이트 전극(11), 게이트 산화막, 소오스/드레인 불순물 영역(12), 소오스-트랜치연결 전극(13)을 형성하는 공정으로 이루어져서, 상기 트랜치 하부에 형성된 “V”형의 모서리 부분에 절연층을 형성함으로써 커패시티 유전체 열화를 억제하도록 한 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  2. 제1항에 있어서, (c) 공정의 열산화막(14)의 두께는 300Å 내지 1000Å이 되도록 한 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  3. 제1항에 있어서, (e)의 공정은 상기 측면 보호용 열산화막(14)을 제거한 후 상부에 일정두께의 CVD 산화막(7)을 형성하여 트랜치 측면에 상기 산화막을 일부 형성하는 공정, 및 상기 측면 산화막(7)을 측면 보호마스크로 하고 이온 주입을 실시하여 일정 깊이 아래에 P+도우핑 영역을 형성하는 공정을 포함하여, 선택적으로 P+도우핑 영역을 형성할 수 있도록 한 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  4. 제1항에 있어서, (d)의 공정은 트랜치 하부에 형성된 “∇”형 하부잔류 폴리실리콘의 표면 높이가 트랜치 최하부 정점보다 0.5 내지 1.0㎛ 높게 위치 하도록 폴리실리콘 두께를 조절하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  5. 제3항에 있어서, (e)의 공정은 트랜치의 상부로부터 트랜치 측면에 일부 형성된 CVD 산화막(7)의 두께가 트랜치의 하부로 향할수록 좁아지도록 기울기를 갖게하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  6. 제5항에 있어서, (e)의 공정은 트랜치 측면에 형성된 CVD 산화막(7)의 형성 깊이가 트랜치 상부로부터 2-3㎛가 되도록 산화막 두께를 조절하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880012876A 1988-09-30 1988-09-30 반도체 메모리 소자의 제조방법 KR920006755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880012876A KR920006755B1 (ko) 1988-09-30 1988-09-30 반도체 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880012876A KR920006755B1 (ko) 1988-09-30 1988-09-30 반도체 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR900005555A true KR900005555A (ko) 1990-04-14
KR920006755B1 KR920006755B1 (ko) 1992-08-17

Family

ID=19278210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012876A KR920006755B1 (ko) 1988-09-30 1988-09-30 반도체 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR920006755B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739956B1 (ko) * 2001-06-27 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739956B1 (ko) * 2001-06-27 2007-07-16 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR920006755B1 (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
KR960032616A (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조 방법
TW334590B (en) Semiconductor device and its manufacture
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR940001414A (ko) 반도체메모리장치 및 그 제조방법
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR900005555A (ko) 반도체 메모리 소자의 제조방법
KR970054033A (ko) 반도체 소자의 캐패시터 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
KR940010243A (ko) 반도체 장치의 제조방법
KR880003428A (ko) 디 램 셀의 제조방법
KR0166035B1 (ko) 반도체 소자의 캐패시터 제조방법
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR940001282A (ko) 자기정렬 콘택형성방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR970024321A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device)
KR970054230A (ko) 플래쉬 이이피롬 및 그의 제조방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR920022552A (ko) 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법
KR930011231A (ko) 반도체 메모리 장치 및 그 제조방법
KR970067867A (ko) 반도체 메모리장치 제조방법
KR950014981A (ko) 반도체 소자의 캐패시터 제조방법
KR930001430A (ko) 반도체 메모리장치의 커패시터구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee