KR920018951A - 고집적 반도체 메모리장치 및 그 제조방법 - Google Patents

고집적 반도체 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR920018951A
KR920018951A KR1019910004793A KR910004793A KR920018951A KR 920018951 A KR920018951 A KR 920018951A KR 1019910004793 A KR1019910004793 A KR 1019910004793A KR 910004793 A KR910004793 A KR 910004793A KR 920018951 A KR920018951 A KR 920018951A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
etching
forming
semiconductor substrate
Prior art date
Application number
KR1019910004793A
Other languages
English (en)
Other versions
KR940001426B1 (ko
Inventor
안지홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910004793A priority Critical patent/KR940001426B1/ko
Priority to JP3234350A priority patent/JPH0821695B2/ja
Priority to US07/815,247 priority patent/US5284787A/en
Publication of KR920018951A publication Critical patent/KR920018951A/ko
Application granted granted Critical
Publication of KR940001426B1 publication Critical patent/KR940001426B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

고집적 반도체 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 고집적 반도체 메모리장치의 사시도,
제3A 내지 제3E도는 본 발명의 일실시예에 의한 고집적 반도체 메모리장치의 제조방법을 도시한 단면도.

Claims (30)

  1. 소오스, 드레인 및 게이트전극을 구비한 하나의 트랜지스터와, 상기 트랜지스터의 소오스와 전기적으로 연결되며 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치에 있어서, 상기 스토리지전극을 형성하기 위해 한정되는 영역을 제외한 모든 영역에, 하부구조물과는 층간절연막에 의해 절연되고, 상기 스토리지전극과는 유전체막 및 플레이트전극에 의해 격리되도록 커버리지특성이 좋은 물질로 피복층이 형성되어 있는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 피복층을 구성하는 물질은 다결정실리콘인 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 상기 다결정실리콘은 상기 플레이트전극과 전기적으로 연결된 것을 특징으로 하는 반도체 메모리장치.
  4. 제2항에 있어서, 상기 다결정실리콘은 접지된 것을 특징으로 하는 반도체 메모리장치.
  5. 소오스, 드레인 및 게이트전극을 구비한 하나의 트랜지스터와, 상기 트랜지스터의 소오스와 전기적으로 연결되며 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치에 있어서, 상기 트랜지스터가 형성된 반도체기판 전면에 식각저지층, 제1다결정실리콘층 및 그 표면이 평탄화된 절연층을 순서대로 적충하는 공정; 상기 절연층 전면에 감광막을 도포한후 패터닝하여 감광막패턴을 형성하는 공정; 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하는 공정; 상기 감광막패턴 및 식각공정후 남은 절연층을 마스크로 하여 상기 제1다결정실리콘층을 식각하는 공정; 상기 감광막패턴이 제기된 반도체기판 전면에 격리층을 형성하는 공정; 상기 격리층을 이방성식각하므로 패턴화된 절연층 및 제1다결정실리콘층의 측벽에 스페이서를 남기는 공정; 상기 스페이서가 형성된 반도체기판 전면에 제2다결정실리콘층을 형성하는 공정; 상기 제2다결정실리콘층이 형성된 반도체기판 전면에 제1물질을 도포하는 공정; 그 표면이 상기 제2다결정실리콘층에 의해 형성된 골을 메우도록 형성될때까지 상기 도포된 제1물질을 에치백하는 공정; 상기 제2다결정실리콘층을 식각하여 각 셀단위로 격리시키므로 스토리지전극을 완성하는 공정; 상기 제1물질을 제거하는 공정; 상기 패턴화된 절연층 및 스페이서를 습식식각에 의해 제거하는 공정; 상기 패턴화된 절연층 및 스페이서가 제거된 반도체기판 전면에 유전체막을 형성하는 공정, 및 상기 유전체막 전면에 제3다결정실리콘층을 형성하므로 플레이트전극이 형성되는 공정을 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  6. 제5항에 있어서, 상기 식각저지층은 습식식각에 있어서 상기 절연층 및 스페이스와 식각선택비가 다른 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  7. 제6항에 있어서, 상기 식각저지층은 질화물인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  8. 제5항에 있어서, 상기 제1다결정실리콘층은 불순물이 도우프되지 않은 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  9. 제5항에 있어서, 상기 제1다결정실리콘층은 불순물이 도우프된 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  10. 제9항에 있어서, 상기 제1다결정실리콘층은 상기 플레이트전극과 전기적으로 연결되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  11. 제9항에 있어서, 상기 제1다결정실리콘층은 접지되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  12. 제5항에 있어서, 상기 절연층은 TEOS, BPSG등중 어느 하나인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  13. 제5항에 있어서 ,상기 격리층은 상기 절연층과 건식식각에 있어서 다른 석긱선택비를 갖고, 습식식각에 있어서는 같거나 비슷한 식각선택비를 갖는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  14. 제5항에 있어서, 상기 제1물질은 상기 절연층 및 스페이서와 건식 및 습식식각에 대하여 다른 식각선택비를 갖는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  15. 제14항에 있어서, 상기 제1물질은 포토레지스트인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  16. 소오스, 드레인 및 게이트전극을 구비한 하나의 트랜지스터와, 상기 트랜지스터의 소오스와 전기적으로 연결되며 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치에 있어서, 상기 트랜지스터가 형성된 반도체기판 전면에 제1다결정실리콘층 및 그 표면이 평탄화된 절연층을 순서대로 적층하는 공정; 상기 절연층 전면에 감광막을 도포한후 패터닝하여 감광막패턴을 형성하는 공정; 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하는 공정; 상기 감광막패턴 및 식각공정후 남은 절연층을 마스크로 하여 상기 제1다결정실리콘층을 식각하는 공정; 상기 감광막패턴을 제거하는 공정; 상기 감광막패턴이 제거된 반도체기판 전면에 격리층을 형성하는 공정; 상기 격리층을 이방성식각하므로 패턴화된 절연층 및 제1다결정실리콘층의 측벽에 스페이서를 남기는 공정; 상기 스페이서가 형성된 반도체기판 전면에 제2다결정실리콘층을 형성하는 공정; 상기 제2다결정실리콘층이 형성된 반도체기판 전면에 제1물질을 도포하는 공정; 그 표면이 상기 제2다결정실리콘층에 의해 형성된 골을 메우도록 형성될때까지 상기 도포된 제1물질을 에치백하는 공정; 상기 제2다결정실리콘층을 식각하여 각 셀단위로 격리시키므로 스토리지전극을 완성하는 공정; 상기 제1물질을 제거하는 공정; 건식식각에 의해 상기 절연층 및 스페이서의 일부만을 제거하므로 상기 제1다결정실리콘층의 상부 및 측벽에 상기 절연층 및 스페이서의 일부분을 남기는 공정; 상기 절연층 및 스페이서의 일부가 남은 반도체기판 전면에 유전체막을 형성하는 공정, 및 상기 유전체막 전면에 제3다결정실리콘층을 형성하므로 플레이트전극이 형성되는 공정을 구비하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  17. 제16항에 있어서, 상기 절연층 및 스페이서를 갖는 식각속도로 제거하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  18. 소오스, 드레인 및 게이트전극을 구비한 하나의 트랜지스터와, 상기 트랜지스터의 소오스와 전기적으로 연결되며 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치에 있어서, 상기 트랜지스터가 형성된 반도체기판 전면에 제1다결정실리콘층, 제1절연층, 및 그 표면이 평탄화된 제2절연층을 순서대로 적층하는 공정; 상기 절연층 전면에 감광막을 도포한후 패터닝하여 감광막패턴을 형성하는 공정; 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하는 공정; 상기 감광막패턴 및 식각공정후 남은 절연층을 마스크로 하여 상기 제1다결정실리콘층을 식각하는 공정; 상기 감광막패턴을 제거하는 공정; 상기 감광막패턴이 제거된 반도체기판 전면에 격리층을 형성하는 공정; 상기 격리층을 이방성식각하므로 패턴화된 절연층 및 제1다결정실리콘층의 측벽에 스페이서를 남기는 공정; 상기 스페이서가 형성된 반도체기판 전면에 제2다결정실리콘층을 형성하는 공정; 상기 제2다결정실리콘층이 형성된 반도체기판 전면에 제1물질을 도포하는 공정; 그 표면이 상기 제2다결정실리콘층에 의해 형성된 골을 메우도록 형성될때까지 상기 도포된 제1물질을 에치백하는 공정; 상기 제2다결정실리콘층을 식각하여 각 셀단위로 격리시키므로 스토리지전극을 완성하는 공정; 상기 제1물질을 제거한는 공정; 제2절연층의 측벽을 따라 형성된 페이서의 일부 및 상기 제2절연층을 식각속도를 같게 하여 제거한 공정; 제1절연층의 측벽을 다라 형성된 스페이서의 나머지 부분 및 상기 제1절연층을 식각에 의해 제거하는 공정; 상기 스페이서, 제1절연층 및 제2절연층이 제거된 반도체기판 전면에 유전체막을 형성하는 공정, 및 상기 유전체막 전면에 제2다결정 실리콘층을 형성하므로 플레이트 전극이 형성되는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  19. 제18항에 있어서, 상기 스페이서, 제1절연층 및 제2절연층은 건식식각에 의해 제게되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  20. 제18항에 있어서, 상기 제1절연층은 제2절연층 및 층각절연막과 건식식각에 있어서 그 식각선택비가 다른 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  21. 제20항에 있어서, 상기 층간절연막은 게이트전극을 전기적으로 절연시키기 위해 형성된 막인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  22. 제18항에 있어서, 상기 제1절연층의 식각속도는 상기 층간절연막의 식각속도보다 빠른 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  23. 소오스, 드레인 및 게이트전극을 구비한 하나의 트랜지스터와, 상기 트랜지스터의 소오스와 전기적으로 연결되며 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치에 있어서, 상기 트랜지스터가 형성된 반도체기판 전면에 식각저지층, 제1다결정실리콘층, 제1절연층, 및 그 표면이 평탄화된 제2절연층을 순서대로 적층하는 공정; 상기 절연층 전면에 감광막을 도포한후 패터닝하여 감광막패턴을 형성하는 공정; 상기 감광막패턴을 마스크로 하여 상기 절연층을 식각하는 공정; 상기 감광막패턴 및 식각공정후 남은 절연층을 마스크로 하여 상기 제1다결정실리콘층을 식각하는 공정; 상기 감광막패턴을 제거하는 공정; 상기 패턴화된 제1층다결정실리콘층의 측벽을 산화시켜 산화막을 형성하는 공정; 상기 소오스상에 콘택홀을 형성하는 공정; 상기 콘택홀이 형성된 반도체기판 전면에 제2다결정실리콘층을 형성하는 공정; 상기 제2다결정실리콘층이 형성된 반도체기판 전면에 제1물질을 도포하는 공정; 그 표면이 상기 제2다결정실리콘층에 의해 형성된 골을 메우도록 형성될때까지 상기 도포된 제1도포된 제1물질을 에치백하는 공정; 상기 제2다결정실리콘층을 식각하여 각 셀단위로 격리시키므로 스토리지전극을 완성하는 공정; 상기 제1물질을 제거하는 공정; 상기 제1다결정실리콘층의 측벽에 형성된 상화막 및 절연층을 제거하는 공정; 상기 산화막 및 절연층이 제거된 반도체기판 전면에 유전체막을 형성하는 공정, 및 상기 유전체막 전면에 제3다결정실리콘층을 형성하므로 플레이트전극이 형성되는 공정을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
  24. 제23항에 있어서, 상기 콘택홀은 별도의 마스크공정없이 자기 정합적으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  25. 제23항에 있어서, 상기 절연층 및 산화막을 습식식각에 있어서 같거나 비슷한 식각선택비를 갖는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  26. 제23항에 있어서, 상기 산화막 및 절연층은 습식식각에 의해 완전히 제거되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  27. 제26항에 있어서, 상기 절연층은 건식식각에 있어서 그 식각선택비가 다른 제1절연층 및 제2절연층으로 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  28. 제27항에 있어서, 상기 제1절연층은 층간절연막과 건식식각에 있어서 그 석각선택비가 다른 물질인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  29. 제27항에 있어서, 상기 제1절연층은 층간절연막보다 빨리 식각되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  30. 제23항에 있어서, 상기 산화막 및 절연층은 건식식각에 의해 그 일부분만 제거되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910004793A 1991-03-27 1991-03-27 고집적 반도체 메모리장치 및 그 제조방법 KR940001426B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910004793A KR940001426B1 (ko) 1991-03-27 1991-03-27 고집적 반도체 메모리장치 및 그 제조방법
JP3234350A JPH0821695B2 (ja) 1991-03-27 1991-09-13 高集積半導体メモリ装置及びその製造方法
US07/815,247 US5284787A (en) 1991-03-27 1991-12-31 Method of making a semiconductor memory device having improved electrical characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004793A KR940001426B1 (ko) 1991-03-27 1991-03-27 고집적 반도체 메모리장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920018951A true KR920018951A (ko) 1992-10-22
KR940001426B1 KR940001426B1 (ko) 1994-02-23

Family

ID=19312537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004793A KR940001426B1 (ko) 1991-03-27 1991-03-27 고집적 반도체 메모리장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5284787A (ko)
JP (1) JPH0821695B2 (ko)
KR (1) KR940001426B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986300A (en) * 1995-06-27 1999-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and method of manufacturing the same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260609A (ja) * 1992-06-10 1994-09-16 Mitsubishi Electric Corp 筒型キャパシタを有する半導体記憶装置およびその製造方法
KR960002064B1 (ko) * 1992-11-16 1996-02-10 현대전자산업주식회사 반도체 소자의 콘택 제조방법
KR100189963B1 (ko) * 1992-11-27 1999-06-01 윤종용 반도체 메모리장치 및 그 제조방법
KR960015490B1 (ko) * 1993-07-28 1996-11-14 삼성전자 주식회사 반도체장치 및 그 제조방법
US5364813A (en) * 1993-09-01 1994-11-15 Industrial Technology Research Institute Stacked DRAM poly plate capacitor
US5396456A (en) * 1994-05-31 1995-03-07 Taiwan Semiconductor Manufacturing Company Fully used tub DRAM cell
JPH08153858A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
KR960026870A (ko) * 1994-12-31 1996-07-22 김주용 반도체소자의 캐패시터 제조방법
US5539230A (en) * 1995-03-16 1996-07-23 International Business Machines Corporation Chimney capacitor
US5950092A (en) * 1995-06-02 1999-09-07 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US7294578B1 (en) * 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6716769B1 (en) 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5556802A (en) * 1995-06-07 1996-09-17 International Business Machines Corporation Method of making corrugated vertical stack capacitor (CVSTC)
US5595928A (en) * 1995-09-18 1997-01-21 Vanguard International Semiconductor Corporation High density dynamic random access memory cell structure having a polysilicon pillar capacitor
US5686337A (en) * 1996-01-11 1997-11-11 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors in a DRAM cell
US5856220A (en) * 1996-02-08 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a double wall tub shaped capacitor
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
KR100195329B1 (ko) * 1996-05-02 1999-06-15 구본준 반도체 소자의 캐패시터 제조 방법
US5672534A (en) * 1996-05-10 1997-09-30 United Microelectronics Corporation Process for fabricating capacitor cells in dynamic random access memory (DRAM) chips
KR100244288B1 (ko) * 1997-06-05 2000-02-01 김영환 반도체소자의 커패시터 제조방법
US6249019B1 (en) * 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
US5973350A (en) * 1998-04-14 1999-10-26 Texas Instruments - Acer Incorporated Stacked capacitor structure for high density DRAM cells
US6383886B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Method to reduce floating grain defects in dual-sided container capacitor fabrication
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
KR100470165B1 (ko) * 1999-06-28 2005-02-07 주식회사 하이닉스반도체 반도체소자 제조 방법
US6399983B1 (en) * 1999-09-02 2002-06-04 Micron Technology, Inc. Reduction of shorts among electrical cells formed on a semiconductor substrate
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6988479B2 (en) * 2002-04-23 2006-01-24 Cloyes Gear And Products, Inc. Integrated drive sprocket and gear for balance shaft
CN102649153B (zh) * 2011-02-25 2014-01-08 加昌国际有限公司 模具真空阀装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723530B2 (ja) * 1988-04-13 1998-03-09 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置の製造方法
US5155057A (en) * 1990-11-05 1992-10-13 Micron Technology, Inc. Stacked v-cell capacitor using a disposable composite dielectric on top of a digit line
US5100825A (en) * 1990-11-16 1992-03-31 Micron Technology, Inc. Method of making stacked surrounding reintrant wall capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986300A (en) * 1995-06-27 1999-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and method of manufacturing the same
US6146942A (en) * 1995-06-27 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor memory device

Also Published As

Publication number Publication date
US5284787A (en) 1994-02-08
JPH0821695B2 (ja) 1996-03-04
KR940001426B1 (ko) 1994-02-23
JPH04320369A (ja) 1992-11-11

Similar Documents

Publication Publication Date Title
KR920018951A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR930009087A (ko) 반도체 메모리장치의 제조방법
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR920001761A (ko) 디램셀의 적층형 캐패시터 및 제조방법
KR960009194A (ko) 반도체장치 커패시터 제조방법
KR930022538A (ko) 반도체장치 및 그 제조방법
KR940022839A (ko) 반도체 장치 및 그 제조방법
KR940001414A (ko) 반도체메모리장치 및 그 제조방법
US5536671A (en) Method for fabricating capacitor of a semiconductor device
JPH0254960A (ja) 半導体装置の製造方法
KR950007102A (ko) 디램 캐패시터 및 그 제조방법
KR970063746A (ko) 반도체 장치 및 그 제조 방법
KR0124576B1 (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR930008584B1 (ko) 반도체 메모리 셀 제조방법
KR0132747B1 (ko) 반도체 소자 및 그 제조방법
KR0159018B1 (ko) 반도체소자의 캐패시터 제조방법
KR100306902B1 (ko) 반도체장치의캐피시터제조방법
KR960030407A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR970053982A (ko) 반도체 메모리장치 및 그 제조방법
KR19980043790A (ko) 2실린더형 캐패시터 제조방법
KR950010070A (ko) 반도체 기억장치 및 그 제조방법
KR960009152A (ko) 반도체기억장치 제조방법
KR950002037A (ko) 캐패시터 제조방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 17

EXPY Expiration of term