KR950002037A - 캐패시터 제조방법 - Google Patents
캐패시터 제조방법 Download PDFInfo
- Publication number
- KR950002037A KR950002037A KR1019930011392A KR930011392A KR950002037A KR 950002037 A KR950002037 A KR 950002037A KR 1019930011392 A KR1019930011392 A KR 1019930011392A KR 930011392 A KR930011392 A KR 930011392A KR 950002037 A KR950002037 A KR 950002037A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- forming
- polycrystalline silicon
- insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기억소자 제조공정중 반도체기판(50)상에 필드산화막(1), 게이트절연막(2), 게이트전극(3), 스페이서 절연막(4)을 형성하고 활성영역을 갖는 MOSFET을 형성한 후, 제 1 평탄화 절연막(5)으로 평탄화된 구조상에 캐패시터 제조방법에 있어서, 상기 제 1 평탄화절연막(5) 상부에 제 1 절연막(6)을 형성한후, 절연막과 다결정실리콘막을 번갈아 반복하여 적층하되 다결정실리콘막 상부에 절연막이 위치하는 다층구조(20)를 형성한 다음, 소스 영역과 접속되는 전하저장용 콘택홀을 형성하고 제 1 다결정 실리콘막(10)을 증착하는 제 1 단계, 상기 제 1 다결정 실리콘막(10)을 전면식각하여 콘택홀 내에만 존재하도록 한 다음 다시 제 2 절연막(11)을 소정두께로 형성하는 제 2 단계, 상기 제 2 절연막(11)을 일정 크기의 패턴으로 형성한 다음 제 2 다결정 실리콘막(12)을 형성하는 제 3 단계, 상기 제 2 다결정 실리콘(12), 다층구조(20)를 연속적으로 식각하여 소정부위 제거하는 제 4 단계, 상기 다층구조(20)의 절연막층과 상기 제 2 절연막(11)을 완전히 제거하는 제 5 단계, 상기 구조 표면에 유전체막(13)을 형성한 후, 상부에 제 3 다결정 실리콘막(14)을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 함으로써 본 발명은 식각선택비를 조정하여 캐패시터의 원형부위가 노출되도록 함으로써 단차의 증가없이 효율적으로 면적을 증가시켜 좁은 면적에서 충분한 크기의 전하보존용량을 확보할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예에 따른 캐패시터 제조 공정 단면도.
Claims (5)
- 반도체 기억소자 제조공정중 반도체기판(50)상에 필드산화막(1), 게이트절연막(2), 게이트전극(3), 스페이서 절연막(4)을 형성하고 활성영역을 갖는 MOSFET을 형성한 후, 제 1 평탄화절연막(5)으로 평탄화된 구조상에 캐패시터 제조방법에 있어서, 상기 제 1 평탄화절연막(5) 상부에 제 1 절연막(6)을 형성한 후, 절연막과 다결정실리콘막을 번갈아 반복하여 적층하되 다결정실리콘막 상부에 절연막이 위치하는 다층구조(20)를 형성한 다음, 소스 영역과 접속되는 전하저장용 콘택홀을 형성하고 제 1 다결정 실리콘막(10)을 증착하는 제 1 단계, 상기 제 1 다결정 실리콘막(10)을 전면 식각하여 콘택홀내에만 존재하도록 한 다음 다시 제 2 절연막(11)을 소정두께로 형성하는 제 2 단계, 상기 제 2 절연막(11)을 일정 크기의 패턴으로 형성한 다음 제 2 다결정 실리콘막(12)을 형성하는 제 3 단계, 상기 제 2 다결정 실리콘(12), 다층구조(20)를 연속적으로 식각하여 소정부위 제거하는 제 4 단계, 상기 다층구조(20)의 절연막층과 상기 제 2 절연막(11)을 완전히 제거하는 제 5 단계, 상기 구조 표면에 유전체막(13)을 형성한 후, 상부에 제 3 다결정 실리콘막(14)을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항에 있어서, 상기 제 1 단계의 다층구조(20)는 제 3 절연막(7)을 증착하고, 제 3 다결정 실리콘막(8)을 증착한 후 다시 식각 선택비가 우수한 제 4 절연막(9)을 증착하여 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
- 제 2 항에 있어서, 상기 제 4 절연막(9)은 습식식각 선택비가 우수한 TEOS막 또는 BPSG막인 것을 특징으로 하는 캐패시터 제조방법.
- 제 2 항에 있어서, 상기 제 4 단계는 제 2 감광막 패턴(40)을 이용하여 상기 제 2 다결정 실리콘막(12), 제 2 절연막(11), 제 4 절연막(9) 및, 제 3 다결정 실리콘막(8)을 연속적으로 건식식각하여 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
- 제 4 항에 있어서, 상기 제 5 단계의 제거되는 다층구조(20) 절연막층은 제 2 절연막(11), 제 4 절연막(9) 및 제 3 절연막(7)인 것을 특징으로 하는 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011392A KR950002037A (ko) | 1993-06-22 | 1993-06-22 | 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011392A KR950002037A (ko) | 1993-06-22 | 1993-06-22 | 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950002037A true KR950002037A (ko) | 1995-01-04 |
Family
ID=67134733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011392A KR950002037A (ko) | 1993-06-22 | 1993-06-22 | 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002037A (ko) |
-
1993
- 1993-06-22 KR KR1019930011392A patent/KR950002037A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930009087A (ko) | 반도체 메모리장치의 제조방법 | |
| KR920018951A (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| JPH07153850A (ja) | 半導体素子のスタックキャパシタ形成方法 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2620529B2 (ja) | ディーラム キャパシター製造方法 | |
| KR950002037A (ko) | 캐패시터 제조방법 | |
| KR970063746A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR0135692B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0183728B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| KR960009152A (ko) | 반도체기억장치 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100204019B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR960030407A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
| KR970053994A (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
| KR970053982A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960026855A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960008414A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |