KR920008934A - 반도체 메모리 셀 제조방법 - Google Patents
반도체 메모리 셀 제조방법 Download PDFInfo
- Publication number
- KR920008934A KR920008934A KR1019900016275A KR900016275A KR920008934A KR 920008934 A KR920008934 A KR 920008934A KR 1019900016275 A KR1019900016275 A KR 1019900016275A KR 900016275 A KR900016275 A KR 900016275A KR 920008934 A KR920008934 A KR 920008934A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- trench
- capacitor
- polysilicon
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 229920005591 polysilicon Polymers 0.000 claims 6
- 239000003990 capacitor Substances 0.000 claims 5
- 238000000034 method Methods 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 3
- 229920000642 polymer Polymers 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 229940014144 folate Drugs 0.000 claims 1
- OVBPIULPVIDEAO-LBPRGKRZSA-N folic acid Chemical compound C=1N=C2NC(N)=NC(=O)C2=NC=1CNC1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 OVBPIULPVIDEAO-LBPRGKRZSA-N 0.000 claims 1
- 235000019152 folic acid Nutrition 0.000 claims 1
- 239000011724 folic acid Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제조공정을 나타낸 단면도.
제4도는 본 발명의 제조공정후의 평면도 및 단면도.
Claims (6)
- 스위칭 트랜지스터와 그에 연결되어있는 커패시터로 구성된 반도체 메모리 셀에 있어서, 비트라인 콘택의 적층 패드와 실리콘 트랜치에 의하여 형성된 표면상에 커패시터를 형성하여 커패시터 면적을 증가시킬 수 있도록 함을 특징으로 하는 반도체 메모리 셀 제조방법.
- 제1항에 있어서, 비트라인 콘택의 적층패드는 도전특성을 가진 폴리실리콘과 절연특성을 가진 절연막과의 적층 구조를 포함함을 특징으로 하는 반도체 메모리 셀 제조방법.
- 제1항에 있어서, 커패시터 형성은 기판에 소자분리영역을 형성하고 게이트를 형성한 후 소오스/드레인 형성을 위한 n+이온주입 공정과, 전도성 폴리실리콘과 절연막을 증착 및 식각한 후 트렌치 마스크용 절연막을 증착 및 식각하는 공정과, 기판을 이방성 건식식각하여 트렌치를 형성하고 이 트랜치 내부에 산화막을 형상한 후 폴리머를 매립하는 공정과, 절연막 두께 이상으로 블랭키로 에치백하여 적층패드에 측벽 절연막을 형성함과 동시에 스위칭 트랜지스터의 n+콘택을 오픈시키고 폴리머를 습식식각 제거하며 도전성 폴리실리콘, 커패시터 유전막, 폴레이트 폴리 실리콘을 형성하는 공정을 포함하여서 이루어짐을 특징으로 하는 반도체 메모리 셀 제조방법.
- 제3항에 있어서, 트렌치 내부의 산화막 형성시 산화성 분위기에서 850-1200℃의 온도로 열처리하여 1000Å-4000Å 두께로 형성함을 특징으로 하는 메모리 셀 제조방법.
- 제3항에 있어서, 폴리머는 트렌치 내부에 형성되는 산화막 보다 식각 선택도가 큰것을 특징으로 하는 메모리 셀 제조방법.
- 제3항에 있어서, n+콘택 오픈후의 도전성 폴리실리콘은 500℃ 이상에서 1000Å-3000Å 두께로 증착함을 특징으로 하는 메모리 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016275A KR920008934A (ko) | 1990-10-13 | 1990-10-13 | 반도체 메모리 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016275A KR920008934A (ko) | 1990-10-13 | 1990-10-13 | 반도체 메모리 셀 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920008934A true KR920008934A (ko) | 1992-05-28 |
Family
ID=67739218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016275A KR920008934A (ko) | 1990-10-13 | 1990-10-13 | 반도체 메모리 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920008934A (ko) |
-
1990
- 1990-10-13 KR KR1019900016275A patent/KR920008934A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR910001762A (ko) | 디램셀의 제조방법 | |
| KR920008934A (ko) | 반도체 메모리 셀 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| JPH0311551B2 (ko) | ||
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR950010075A (ko) | 터널형 캐패시터구조를 갖는 디램셀 제조방법 | |
| KR910020914A (ko) | 초고집적 스택형 디램셀의 제조방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR970018694A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR970024179A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR970003855A (ko) | 반도체소자 제조방법 | |
| KR970052273A (ko) | 미세 고집적 콘택홀 제조방법 | |
| KR900005555A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR900017141A (ko) | 반도체소자 제조 공정중의 버리드 콘택(Buried Contact) 형성방법 | |
| JPS63114248A (ja) | 半導体集積回路装置 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR960002786A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
| KR910010746A (ko) | Dram셀의 스택개패시터 및 제조방법 | |
| KR930011236A (ko) | 반도체 기억장치의 적층캐패시터 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |