KR910020914A - 초고집적 스택형 디램셀의 제조방법 - Google Patents
초고집적 스택형 디램셀의 제조방법 Download PDFInfo
- Publication number
- KR910020914A KR910020914A KR1019900008056A KR900008056A KR910020914A KR 910020914 A KR910020914 A KR 910020914A KR 1019900008056 A KR1019900008056 A KR 1019900008056A KR 900008056 A KR900008056 A KR 900008056A KR 910020914 A KR910020914 A KR 910020914A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- insulating
- manufacturing
- dram cell
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims 6
- 238000003860 storage Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (가) 내지 (라)는 이 발명에 따른 초고집적 디램셀의 제조공정 순서도이다.
Claims (4)
- 하나의 MOS트랜지스터와 하나의 캐패시터를 가지는 반도체 메모리 소자인 디램셀의 제조방법에 있어서, (ㄱ) 통상적인 공정으로 실리콘기판(1)상의 소정부분에 필드산화막(2)를 형성하고 소오스 영역(3), 드레인영역(4), 게이트 폴리(5, 5')를 형성하고, 산화막(6)을 도포한 후, 제1플레이트전극(7), 제1절연막(8) 및 패드폴리(9)를 차례로 침적시키는 공정과; (ㄴ) 통상의 포토에칭에 의하여 상기 소오스 영역(3)상이 상기 제1플레이트전극(7), 제1절연막(8), 패드폴리(9)를 제거하여 콘택부(10)를 형성하고, 그 후 산화분위기에서 산화막(11)을 기판전면에 성장시키는 공정과; (ㄷ) 상기 패드폴리(9)상의 산화막과 콘택부(10)상의 산화막을 PIE에 의하여 에치백하여 콘택부(10)의 양측에만 절연산화막(12)을 남겨두고, 기판전면에 저장전극(13)을 증착시키는 공정과; (ㄹ) RIE 또는 ECR에칭으로 패드폴리(9)와 저장 전극(13)을 한정식각하고, 그위에 제2절연 캐패시터막(14)과 제2플레이트 전극(15)을 증착 및 도핑시키는 공정과;로 이루어진 초고집적 스택형 디램셀의 제조방법.
- 제1항에 있어서, 상기 절연산화막(12)는 제1플레이트전극(7)과 저장전극(13)사이에서 쇼트방지를 하도록 마련되는 초고집적 스택형 디램셀의 제조방법.
- 제1항에 있어서, 상기 산화막(11)의 성장을 위한 산화분위기는 800℃∼900℃의 건식 및 습식에 의하여 이루어지는 초고집적 스택형 디램셀의 제조방법.
- 제1항에 있어서, 상기 패드폴리(9)는 제1절연막(8)을 보호하고, 상기 저장전극(13)의 측면 캐패시터 영역을 증가시키도록 사용되는 초고집적 스택형 디램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900008056A KR930003278B1 (ko) | 1990-05-31 | 1990-05-31 | 초고집적 스택형 디램셀의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900008056A KR930003278B1 (ko) | 1990-05-31 | 1990-05-31 | 초고집적 스택형 디램셀의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020914A true KR910020914A (ko) | 1991-12-20 |
KR930003278B1 KR930003278B1 (ko) | 1993-04-24 |
Family
ID=19299681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900008056A KR930003278B1 (ko) | 1990-05-31 | 1990-05-31 | 초고집적 스택형 디램셀의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930003278B1 (ko) |
-
1990
- 1990-05-31 KR KR1019900008056A patent/KR930003278B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR930003278B1 (ko) | 1993-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910020914A (ko) | 초고집적 스택형 디램셀의 제조방법 | |
KR930011258A (ko) | 트랜치 커패시터를 갖는 dram의 제조방법 | |
KR930015005A (ko) | 디램셀의 제조방법 | |
KR920008934A (ko) | 반도체 메모리 셀 제조방법 | |
KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
KR950004547A (ko) | 반도체 소자의 제조방법 | |
KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
KR920013724A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
KR930003355A (ko) | 반도체 소자의 제조방법 | |
KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
JPH06151841A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR940003027A (ko) | 디램셀의 제조방법 | |
KR970024196A (ko) | 불휘발성 메모리장치의 제조 방법 | |
KR960036145A (ko) | 고집적 박막 트랜지스터 및 그 제조 방법 | |
KR930014896A (ko) | 디램 셀의 제조방법 | |
KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
KR930011120A (ko) | 반도체 소자 콘택제조방법 | |
KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
KR950021647A (ko) | 디램셀 형성방법 | |
KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
KR910017639A (ko) | 테이퍼 게이트 트랜지스터 디램 셀의 제조방법 | |
KR930009130A (ko) | 반도체 메모리장치의 제조방법 | |
KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR930017171A (ko) | 커패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |