KR970024196A - 불휘발성 메모리장치의 제조 방법 - Google Patents

불휘발성 메모리장치의 제조 방법 Download PDF

Info

Publication number
KR970024196A
KR970024196A KR1019950036868A KR19950036868A KR970024196A KR 970024196 A KR970024196 A KR 970024196A KR 1019950036868 A KR1019950036868 A KR 1019950036868A KR 19950036868 A KR19950036868 A KR 19950036868A KR 970024196 A KR970024196 A KR 970024196A
Authority
KR
South Korea
Prior art keywords
film
insulating film
forming
peripheral circuit
conductive layer
Prior art date
Application number
KR1019950036868A
Other languages
English (en)
Other versions
KR0176161B1 (ko
Inventor
조명관
김건수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950036868A priority Critical patent/KR0176161B1/ko
Publication of KR970024196A publication Critical patent/KR970024196A/ko
Application granted granted Critical
Publication of KR0176161B1 publication Critical patent/KR0176161B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

플로팅게이트(floating gate)위에 컨트롤게이트(control gate)가 적층된 셀구조를 갖고, 주변회로의 게이트 전극과 동일한 층(layer)이 컨트롤 게이트로 사용되는 불휘발성 메모리 장치의 제조 방법에 관하여 개시한다. 플로팅 게이트와 컨트롤게이트 사이의 절연막을 ONO구조 하였을 때 최상 산화층(top oxide)를 기존방법인 주변회로 게이트 절연막의 성장시 동시에 성장시키거나 고온의 습식 산화 공정을 통하여 질화막위에 성장시키는 대신 셀 부분을 폴리 실리콘, 폴리 산화층, 질화막, 및 폴리 실리콘으로 하고 주변회로 부분을 완전 노출한 후 게이트 절연막 형성시 셀부분의 맨 윗층에 침적된 폴리 실리콘이 산화되어 맨 윗층 산화층(top oxide)을 형성시키는 방법을 쓴다. 이에 따라 최상 산화층(top oxide)의 두께 조절을 가능하게 하고, 게이트 산화막 형성시 산화전 세정제약의 해결, 최상 산화층(top oxide)형성시의 고온습식 열처리 공정이 불필요하게 되어 공정 단순화의 잇점이 있다.

Description

불휘발성 메모리장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3F도는 본 발명의 제1실시예에 의한 불휘발성 메모리장치의 셀 어레이부와 주변회로부의 트랜지스터 제조방법을 공정순서대로 나타낸 단면도들이다.

Claims (9)

  1. 반도체 기판에 소자분리 영역과 활성영역을 한정하기 위한 필드 산화막을 형성하는 단계; 상기 기판에 제1 절연막 및 제1 도전층을 형성하는 단계; 상기 기판의 전면에 제2 절연막과 폴리실리콘막을 순차적으로 적층하는 단계; 상기 폴리 실리콘막을 산화하는 단계를 포함하는 것을 특징으로하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제2 절연막은 질화막임을 특징으로하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제2 절연막은 산화막과 질화막으로 이루어짐을 특징으로하는 반도체 소자의 제조방법.
  4. 셀 어레이부와 주변회로부를 구비한 반도체 기판상에 활성영역과 비활성 영역을 각각 한정하는 단계; 상기 결과물 전면에 제1 절연막 및 제1 도전층을 형성하는 단계; 소정의 마스크 패턴을 이용하여 상기 셀 어레이부에 제1 도전층 패턴을 형성하는 동시에 상기 주변회로부의 제1 도전층 패턴을 식각하는 단계; 상기 결과물 전면에 제2 절연막 및 폴리실리콘막을 순차적으로 형성하는 단계; 상기 주변회로부의 상기 제2 절연막 및 상기 폴리실리콘막을 제거하는 단계; 상기 결과물을 산화하여 주변회로부에 제3 절연막을 형성하는 동시에 상기 폴리실리콘막을 산화하는 단계를 구비하는 것을 특징으로하는 불휘발성 반도체 소자의 제조방법.
  5. 제4항에 있어서, 상기 제2 절연막은 산화막과 질화막으로 이루어진 것을 특징으로하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 폴리 실리콘막 및 질화막은 건식식각을 통하여 제거하고 상기 산화막은 습식식각을 통하여 제거하는 것을 특징으로하는 반도체 소자의 제조방법.
  7. 셀 어레이부와 주변회로부를 구비한 반도체 기판상에 활성영역과 비활성 영역을 각각 한정하는 단계; 상기 결과물 전면에 제1 절연막과 제1 도전층을 형성하는 단계; 소정의 마스크 패턴을 이용하여 상기 셀 어레이부에 제1 도전층 패턴을 형성하는 단계; 상기 결과물 전면에 제2 절연막과 폴리실리콘 막을 순차적으로 형성하는 단계; 상기 주변회로부의 폴리실리콘 막, 제2 절연막, 제1 도전층 및 제1 절연막을 식각하는 단계; 상기 결과물을 산화하여 주변회로부에 제3 절연막을 형성함과 동시에 상기 폴리실리콘막을 산화하는 단계를 포함하는 것을 특징으로하는 불휘발성 반도체 소자의 제조방법.
  8. 제7항에 있어서, 상기 제2 절연막은 산화막과 질화막으로 이루어진 것을 특징으로하는 반도체 소자의 제조방법.
  9. 제8항에 있어서, 상기 폴리 실리콘막, 상기 제2 절연막 및 상기 제1 도전층은 건식식각을 통하여 제거하고 상기 제1 절연막은 습식식각하는 것을 특징으로하는 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036868A 1995-10-24 1995-10-24 불휘발성 메모리장치의 제조 방법 KR0176161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036868A KR0176161B1 (ko) 1995-10-24 1995-10-24 불휘발성 메모리장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036868A KR0176161B1 (ko) 1995-10-24 1995-10-24 불휘발성 메모리장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR970024196A true KR970024196A (ko) 1997-05-30
KR0176161B1 KR0176161B1 (ko) 1999-03-20

Family

ID=19431120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036868A KR0176161B1 (ko) 1995-10-24 1995-10-24 불휘발성 메모리장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR0176161B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057077A (ko) * 1997-12-29 1999-07-15 구본준 비휘발성 메모리 소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057077A (ko) * 1997-12-29 1999-07-15 구본준 비휘발성 메모리 소자 제조방법

Also Published As

Publication number Publication date
KR0176161B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR100207487B1 (ko) 반도체 기억소자의 완충패드 형성방법
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR950010078A (ko) 반도체 기억장치의 제조방법
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
KR930015002A (ko) 반도체 메모리 장치 및 그 제조방법
KR970024196A (ko) 불휘발성 메모리장치의 제조 방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
KR100258880B1 (ko) 반도체 소자의 제조방법
KR100330948B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
KR20020001247A (ko) 플래쉬 메모리 셀의 제조 방법
KR100545182B1 (ko) 반도체 소자 및 그의 제조 방법
JPH08298314A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100219069B1 (ko) 반도체장치 제조방법
KR100232161B1 (ko) 반도체 메모리장치 제조방법
KR100868926B1 (ko) 반도체소자의 제조방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
JPH04364786A (ja) 半導体記憶装置
JP2000100963A (ja) 半導体装置の製造方法
KR980005589A (ko) 반도체장치의 콘택 형성방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR940008088A (ko) 반도체메모리장치의 제조방법
KR19980078741A (ko) 반도체장치의 콘택홀 형성방법
KR950021678A (ko) Eeprom 반도체 기억장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee