KR950010075A - 터널형 캐패시터구조를 갖는 디램셀 제조방법 - Google Patents

터널형 캐패시터구조를 갖는 디램셀 제조방법 Download PDF

Info

Publication number
KR950010075A
KR950010075A KR1019930017580A KR930017580A KR950010075A KR 950010075 A KR950010075 A KR 950010075A KR 1019930017580 A KR1019930017580 A KR 1019930017580A KR 930017580 A KR930017580 A KR 930017580A KR 950010075 A KR950010075 A KR 950010075A
Authority
KR
South Korea
Prior art keywords
storage electrode
insulating layer
forming
dram cell
type capacitor
Prior art date
Application number
KR1019930017580A
Other languages
English (en)
Inventor
이석규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930017580A priority Critical patent/KR950010075A/ko
Publication of KR950010075A publication Critical patent/KR950010075A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 터널형 캐패시터를 갖는 디램(DRAM)셀에서 저장전극내에 있는절연층패턴을 습식식각하는 동안에 화학증착보호막인 실리콘산화막이 식각되는 것을 방지하기 위하여 화학증착보호막을 산화질화막을 이용하고, 또한 제2절연층상부에 화학증착보호막과 실리콘산화막을 적층하여 저장전극 내에 있는 절연층패턴을 습식식각하는 동안에 저장전극 하부에 있는 실리콘산화막이 동시에 식각되도록 하여 저장전극 하부를 노출시켜 캐패시터 용량을 증대시키는 기술이다.

Description

터널형 캐패시터구조를 갖는 디램셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 및 제3도는 본 발명에 의해 터널형 캐패시터구조를 갖는 디램셀을 도시한 단면사시도.

Claims (3)

  1. 실리콘기판(1)의소정부분에 필드산화막을 형성하고, 소오스/드레인(3) 및 게이트전극(4)을 갖는 MOSFET를 형성하는 단계와, 전체구조 상부에 제1절연층을 형성하는 단계와, 비트라인용콘택홀를 형성하고, 비트라인(6)을 형성하는 단계와, 전체적으로 제2절연층(7), 화학증착보호막(8)을 순차적으로 형성하는 단계와, 저장전극용콘택홀을 형성하고 저장전극용 제1도전층(9)을 증착하는 단계와, 제1도전층(9)상부에 터널형성용 절연층패턴(14)을 형성하는 단계와, 저장전극용 제2도전층(11)을 증착하고, 저장전극마스크를 이용하여 제2, 제1저장전극용도전층(11, 9)를 식각하여 저장전극(15)을 형성하는 단계와, 저장전극(15)내에 있는 절연층패턴(14)을 습식식각하여 터널형태의 저장전극을 형성하는 단계를 포함하는 터널형 캐패시터구조를 갖는 디램셀 제조방법에 있어서, 상기 화학증착보호(8)으로 산화질화막(oxynitride)을 형성하는 것을 특징으로 하는 터널형 캐패시터구조를 갖는 디램셀 제조방법.
  2. 제1항에 있어서, 상기 화학증착보호막(8)상부에 실리콘산화막(12)을 증착하고, 저장전극(15)내에 있는 절연층패턴(14)을 습식식각 할때 상기 실리콘산화막(12)을 함께 식각되도록 하는 것을 특징으로 하는 터널형 캐패시터구조를 갖는 디램셀 제조방법.
  3. 제1항에 있어서, 상기 제2절연층(7)은 BPSG(boro phospho Silicate glass)으로 형성하는 것을 특징으로 하는 터널형 캐패시터구조를 갖는 디램셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017580A 1993-09-03 1993-09-03 터널형 캐패시터구조를 갖는 디램셀 제조방법 KR950010075A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017580A KR950010075A (ko) 1993-09-03 1993-09-03 터널형 캐패시터구조를 갖는 디램셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017580A KR950010075A (ko) 1993-09-03 1993-09-03 터널형 캐패시터구조를 갖는 디램셀 제조방법

Publications (1)

Publication Number Publication Date
KR950010075A true KR950010075A (ko) 1995-04-26

Family

ID=66817417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017580A KR950010075A (ko) 1993-09-03 1993-09-03 터널형 캐패시터구조를 갖는 디램셀 제조방법

Country Status (1)

Country Link
KR (1) KR950010075A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236066B1 (ko) * 1996-10-18 1999-12-15 김영환 반도체 소자의 커패시터 구조 및 제조방법
KR100781818B1 (ko) * 1998-09-28 2007-12-03 지멘스 악티엔게젤샤프트 메모리 셀 형성 방법
KR101017044B1 (ko) * 2003-04-29 2011-02-24 매그나칩 반도체 유한회사 터널형태의 스토리지 노드를 갖는 캐패시터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236066B1 (ko) * 1996-10-18 1999-12-15 김영환 반도체 소자의 커패시터 구조 및 제조방법
KR100781818B1 (ko) * 1998-09-28 2007-12-03 지멘스 악티엔게젤샤프트 메모리 셀 형성 방법
KR101017044B1 (ko) * 2003-04-29 2011-02-24 매그나칩 반도체 유한회사 터널형태의 스토리지 노드를 갖는 캐패시터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5985730A (en) Method of forming a capacitor of a semiconductor device
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
KR960011653B1 (ko) 디램 셀 및 그 제조방법
KR920022479A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조 방법
CN1134048C (zh) 形成自对准接触的方法
KR930022538A (ko) 반도체장치 및 그 제조방법
KR0141950B1 (ko) 반도체소자의 제조방법
KR950010075A (ko) 터널형 캐패시터구조를 갖는 디램셀 제조방법
KR960013509B1 (ko) 캐패시터의 전하저장전극 형성방법
KR100339779B1 (ko) 다이나믹 랜덤 억세스 메모리 및 그 제조 방법과 정렬 방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
JPH0329186B2 (ko)
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR0141949B1 (ko) 반도체소자의 제조방법
KR950012031B1 (ko) 캐패시터의 전하저장전극 형성방법
KR0167609B1 (ko) 케패시터의 전화저장전극 및 그 제조 방법
KR920001175B1 (ko) 반도체 랜덤 액세스 메모리 쎌의 제조방법
KR0130454B1 (ko) 캐패시터 제조방법
KR970011749B1 (ko) 디램(dram)의 고용량 캐패시터 제조방법
KR960030407A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR920020727A (ko) 자기 정렬콘택 제조방법
KR930014972A (ko) 고집적 소자의 콘택제조방법
KR950021633A (ko) 반도체 소자의 적층 캐패시터 형성방법
KR950004520A (ko) 캐패시터의 전하저장전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid