KR950021469A - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR950021469A KR950021469A KR1019930029763A KR930029763A KR950021469A KR 950021469 A KR950021469 A KR 950021469A KR 1019930029763 A KR1019930029763 A KR 1019930029763A KR 930029763 A KR930029763 A KR 930029763A KR 950021469 A KR950021469 A KR 950021469A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- charge storage
- storage electrode
- sacrificial oxide
- polysilicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims abstract 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract 4
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 4
- 230000004888 barrier function Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 측벽이 스페이서 구조를 갖는 실린더형(Cylinder type) 전하저장전극을 반구형 폴리실리콘을 이용하여 유효표면적을 증대시키고자 할 때, 형성되는 반구형 폴리실리콘을 최대한으로 이용하여 전하저장전극의 유효표면적을 증대시킬 수 있는 캐패시터의 전하저장전극을 형성하는 방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1f도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 필드산화막
3 : 게이트전극 3A : 게이트 전극선
4 : 불순물영역(소오스 및 드레인) 5 : 제1층간 절연막
6 : 비트라인 7 : 제2층간 절연막
8 : 질화막 9 : 콘택홀
10 : 제1폴리실리콘 11 : 제1희생 산화막
12 : 제2희생 산화막 13 : 제3희생 산화막
14 : 제2폴리실리콘 15 : 반구형 폴리실리콘
Claims (5)
- 유효표면적을 증대시키기 위한 캐패시터의 전하저장전극 형성방법에 있어서,
- 화막(2)을 형성하고, 게이트 전극(3)과 게이트 전극선(3A)을 형성하고, 상기 게이트 전극(3) 양측에 소오스 및 드레인 전극으로 사용될 불순물 영역(4)을 형성한 후, 전체적으로 제1층간 절연막(5)을 형성하고, 전체적으로 제2층간 절연막(7)을 증착 평탄화한 다음, 상기 제2층간 절연막(7)상에 식각장벽층으로 질화막(8)을 형성하고, 전하저장전극 콘택마스크를 이용한 식각공정으로 다른측 불순물 영역(4)과 연통되는 콘택홀(9)을 형성하고, 상기 콘택홀(9)을 포함한 질화막(8)상부에 전하저장전극용 제1폴리실리콘(10)을 증착하는 단계와, 상기 단계로부터 전하저장전극 마스크를 사용한 식각공정으로 제3,2 및 1 희생 산화막 (13,12 및 11)과 제 1 플리실리콘(10)을차례로 식각하여 패턴화하는 단계와, 상기 단계로부터 습식식각 방법으로 제2희생 산화막(12)을 일정 부분 식각하여 홈을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 전하저장전극용 제2폴리실리콘(14)을 증착하고 전면적으로 식각하여 제2희생 산화막(12)이 식각되어 들어간 부분을 포함한 패턴화된 제1폴리실리콘(10), 제1희생 산화막(11) 및 제3희생산화막(13)측벽에 스페이서를 형성하는 단계와, 상기 단계로부터 습식 또는 건식식각 방법으로 스페이서를 이루는 제2폴리실리콘(14)내부의 제3, 2 및 1희생 산화막(13,12 및 11)을 차례로 완전히 제거하는 단계와, 상기 단계로부터 반구형 폴리실리콘(15)을 전면적으로 증착하고, 다시 전면적으로 식각하여 인접의 전하저장전극과 분리시키면서 측벽을 이루는 스페이서의 반구형 폴리실리콘(15)이 형성된 전하저장전극을 완성하는 단계로 이루어지는 것을 특정으로 하는 캐패시터의 전하저장전극 형성방법.
- 제1항에 있어서, 상기 제1 및 3희생 산화막(11 및 13)은 식각선택비가 낮은 불순물이 도핑되지 않은 산화막이고, 상기 제2희생 산화막(12)은 식각선택비가 큰 불순물이 도핑된 산화막인 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제1항에 있어서, 상기 식각장벽층으로서의 질화막(8)을 형성하지 않고 공정을 진행하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029763A KR100235895B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029763A KR100235895B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021469A true KR950021469A (ko) | 1995-07-26 |
| KR100235895B1 KR100235895B1 (ko) | 1999-12-15 |
Family
ID=19372772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029763A KR100235895B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100235895B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411239B1 (ko) * | 1995-12-12 | 2004-04-17 | 주식회사 하이닉스반도체 | 캐패시터의전하저장전극형성방법 |
-
1993
- 1993-12-27 KR KR1019930029763A patent/KR100235895B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411239B1 (ko) * | 1995-12-12 | 2004-04-17 | 주식회사 하이닉스반도체 | 캐패시터의전하저장전극형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235895B1 (ko) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018951A (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| KR940027170A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR950021469A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR960026826A (ko) | 전하저장전극 형성 방법 | |
| KR950021621A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021583A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR0119962B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100359763B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR950015777A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021622A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR0119963B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100411239B1 (ko) | 캐패시터의전하저장전극형성방법 | |
| KR940004601B1 (ko) | 클로우즈 핀 구조의 커패시터 제조방법 | |
| KR960043155A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR950015773A (ko) | 캐패시터의 전하저장전극 및 그 제조방법 | |
| KR950015772A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR950015774A (ko) | 캐패시터의 전하저장전극 및 제조방법 | |
| KR960026475A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR940010343A (ko) | 반도체 장치의 저장 노드 전극 제조 방법 | |
| KR970018694A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR970003963A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR950021584A (ko) | 반도체 기억소자 형성방법 | |
| KR950015766A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR950004549A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |