KR950015766A - 캐패시터의 전하저장전극 제조방법 - Google Patents
캐패시터의 전하저장전극 제조방법 Download PDFInfo
- Publication number
- KR950015766A KR950015766A KR1019930023921A KR930023921A KR950015766A KR 950015766 A KR950015766 A KR 950015766A KR 1019930023921 A KR1019930023921 A KR 1019930023921A KR 930023921 A KR930023921 A KR 930023921A KR 950015766 A KR950015766 A KR 950015766A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- storage electrode
- layer
- dope
- charge storage
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims 4
- 239000010410 layer Substances 0.000 claims 28
- 238000005530 etching Methods 0.000 claims 9
- 229920002120 photoresistant polymer Polymers 0.000 claims 7
- 239000012535 impurity Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000008719 thickening Effects 0.000 claims 1
- 230000037303 wrinkles Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 전하저장전극을 제조하는 방법에 관한 것으로 전하저장전극패드하부에 언더 컷(under cut)이 형성되되, 그 언더 컷 부분에 핀(fin)을 형성하고 전하저장전극패드상에 접속되되 측벽의 내외부에 주름이 형성되고 상부면 중앙부분에 구멍이 형성된 3차원 구조의 전하 저장전극을 형성하여 제한된 면적내에서 고용량을 얻을 수 있는 캐패시터의 전하저장전극을 제조하는 방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명에 의한 케패시터의 전하저장전극을 제조하는 단계를 도시한 단면도.
Claims (4)
- 유효표면적을 증대시키기 위한 캐패시터의 전하저장전극 제조방법에 있어서, 실리콘기판(1)상의 게이트전극(3) 양측에 소오스 및 드레인 전극으로 사용되는 불순물 이온 주입영역(4)으로 이루어진 소정의 트랜지스터를 갖는 메탈-옥사이드-세미콘덕터(MOS)구조에서, 전체구조 상부에 층간 절연막(6)을 형성한 후, 그 상부에 언도프 산화막(7), 제1 도전층을 및 제1 도프 산화막(9)을 순차적으로 적층한 다음, 콘택마스크를 사용하여 콘택홀(10)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 상기 콘택홀(1O)을 통해 상기 불순물 이온주입 영역(4)중 어느 한 영역에 접속되는 제2 도전층(11)을 두껍게 형성하는 단계와, 상기 단계로부터 제2 도전층(11) 상부에 제2 도프 산화막(12), 제3 도전층(13), 제3 도프 산화막(14) 및 제4 도전층(15)을 순차적으로 적층하고, 상기 제4도전층(15) 상부에 제1 감광막(16)을 도포한 후 설정될 전하저장전극 영역보다 크지 않은 마스크를 이용하여 패턴화하는 단계와, 상기 단계로부버 패턴화된 제1 감광막(16)을 이용하여 비등방성식각으로 하부의 제4도전층(5), 제3 도프 산화막(14), 제3 도전층(13) 및 제2 도프 산화막(12)을 차례로 식각하는 단계와, 상기 단계로부터 패턴화된 제1 감광막(16)을 제거하고, 등방성식각으로 측면이 노출된 제2및 제3도프산화막(12 및 41)을 일정깊이로 식각하여 측면이 주름지게 하는 단계와, 상기 단계로부터 전체구조상에 제5 도전층(17)을 증착하고, 상기 제5 도전층(17)상부에 제2 감광막(18)을 도포한 후 중심부분에 빛이 투과하는 부분을 갖는 전하저장전극마스크를 이용하여 패턴화하고, 상기 패턴화된 제2 감광막(18)을 이용하여 비등방성식각으로 제2 감광막(18) 패턴 외곽부위에 노출되는 제5도전층(17), 제2도전층(11), 제1 도프 산화막(9) 및 제1 도전층(8)과 제2 감광막(18) 패턴 중심부위에 노출되는 제5 도전층(17), 제4 도전층(15), 제3 도프 산화막(14), 제3 도전층(13), 제2도프 산화막(12)을 식각하여 제2 감광막(18) 패턴 외곽부위에는 언도프 산화막(7)이 노출되고 제2 감광막(18)패턴 중심부위에는 제2도전층(11)이 일정깊이로 식각되어진 상태로 깊은 홈(19)이 형성되는 단계와, 상기 단계로부터 상기 패턴화된 제2 감광막(18)을 제거하고, 등방성식각으로 홈부(19)의 남아있는 제2 및 제3 도프 산화막(12 및 14)과 외곽부위에 노출되어 남아있는 제1 도프산화막(9)을 완전히 제거하여, 제1, 2, 3, 4 및 제5 도전층(8, 11, 13, 15 및 17)으로 된 전하저장전극(20)을 완성하는 단계로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극제조방법.
- 제1항에 있어서, 상기 언도프 산화막(7)은 HTO이고 상기 제1, 2 및 3도프 산화막(9, 12 및 14)은 BPSG인 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 측면이 노출된 제2 및 3도프 산화막(12 및 14)을 일정깊이로 식각하는 등방성식각은 BOE 식각용액을 사용하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.
- 제1항에 있어서, 상기 홈부(19)에 남아있는 제2 및 3 도프 산화(12 및 14)과 외곽부위에 남아있는 제1도프 산화막(9)을 완전히 제거하는 등방성식각은 저압 기상 HF를 사용하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023921A KR950015766A (ko) | 1993-11-11 | 1993-11-11 | 캐패시터의 전하저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023921A KR950015766A (ko) | 1993-11-11 | 1993-11-11 | 캐패시터의 전하저장전극 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950015766A true KR950015766A (ko) | 1995-06-17 |
Family
ID=66824923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023921A KR950015766A (ko) | 1993-11-11 | 1993-11-11 | 캐패시터의 전하저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950015766A (ko) |
-
1993
- 1993-11-11 KR KR1019930023921A patent/KR950015766A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016806A (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
| KR960026826A (ko) | 전하저장전극 형성 방법 | |
| KR950015766A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR100250749B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950015776A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR0119962B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR950015774A (ko) | 캐패시터의 전하저장전극 및 제조방법 | |
| KR940001255A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR940010343A (ko) | 반도체 장치의 저장 노드 전극 제조 방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950010070A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970053946A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR950015596A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950021469A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR960043155A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR930014653A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR970054125A (ko) | 반도체장치의 커패시터 형성방법 | |
| KR920007092A (ko) | 적층캐패시터 구조의 천하저장전극 제조방법 | |
| KR970024146A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR950015780A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR950034745A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |