KR960032604A - 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 - Google Patents
폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR960032604A KR960032604A KR1019950003246A KR19950003246A KR960032604A KR 960032604 A KR960032604 A KR 960032604A KR 1019950003246 A KR1019950003246 A KR 1019950003246A KR 19950003246 A KR19950003246 A KR 19950003246A KR 960032604 A KR960032604 A KR 960032604A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- silicide
- contact
- contact hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법이 개시되어 있다. 본 발명은, 반도체기판 상에 제1절연막이 형성되고 상기 제1절연막 상에 제1폴리실리콘막과 제1실리사이드막의 적층된 구조로 게이트 전극이 형성된다. 이어서 상기 게이트 전극 상에 콘택트홀을 가지면서, 상기 제1절연막 상부와 상기 게이트 전극의 양 가장자리 상부에 평탄화된 제2절연막이 형성되고, 상기 제2절연막 상부에 제2폴리실리콘막이 형성된다. 다음에 상기 콘택홀의 측벽에 상기 제2폴리실리콘막과 연결되는 제3폴리실리콘막 스페이서가 형성된다. 상기 콘택홀 하부의 제1실리사이드막, 상기 제2폴리실리콘막, 그리고 상기 스페이서를 덮는 제2실리사이드막을 구비하여 폴리사이드 콘택이 형성되는 것을 특징으로 한다. 제1실리사이드막과 제2실리사이드막이 직접 접촉되는 폴리사이드 콘택구조가 형성되므로 콘택저항의 증기가 억제된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 폴리사이드 콘택을 도시한 단면도이다.
Claims (6)
- 반도체기판 상에 형성된 제1절연막; 상기 제1절연막 상에 제1폴리실리콘막과 제1실리사이드막의 적층된 구조로 형성된 게이트 전극; 상기 게이트 전극 상에 콘택홀을 가지면서, 상기 제1절연막 상부와 상기 게이트 전극의 양 가장자리 상부에 형성되어 평탄화된 제2절연막; 상기 제2절연막 상부에 상기 콘택홀로부터 일정거리까지 형성된 제2폴리실리콘막; 상기 콘택홀의 측벽에 상기 제2폴리실리콘막과 연결되어 형성된 제3폴리실리콘막으로 이루어진 스페이서; 및 상기 콘택홀 하부의 제1실리사이드막. 상기 제2폴리실리콘막. 그리고 상기 스페이서를 덮으면서 형성된 제2실리사이드막을 구비하여 폴리사이드 콘택이 형성되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1실리사이드막과 상기 제2실리사이드막을 텅스텐실리사이드막과 타이타늄실리사이드막중 어느 하나로 형성하여 폴리사이드 콘택이 형성되는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 제2폴리실리콘막과 상기 제3폴리실리콘막은 in-situ 방법, 이온주입 방법, 또는 POCl3침적방법으로 도우핑하여 폴리사이드 콘택을 형성는 것을 특징으로 하는 반도체장치.
- 반도체기판 상에 활성영역과 비활성영역을 형성하는 단계; 상기 활성영역과 상기 비활성영역이 형성된 반도체기판 전면에 게이트 산화막, 제1폴리실리콘막, 그리고 제1실리사이드막을 차례로 증착하는 단계; 상기 활성영역 일부와 상기 비활성영역 일부 상에 상기 제1폴리실리콘막과 상기 제1실리사이드막을 패터닝하여 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 반도체기판에 불순물을 이온주입하여 트랜지스터의 소오스/드레인을 형성하는 단계; 상기 소오스/드레인이 형성된 반도체기판 전면에 절연막과 제2폴리실리콘막을 차례로 형성하는 단계; 상기 게이트 전극과 상기 소오스/드레인 상에 콘택홀을 형성하는 단계; 상기 콘택홀 측벽에 스페이서를 제3폴리실리콘막으로 형성하는 단계; 상기 스페이서가 형성된 반도체기판 전면에 제2실리사이드막을 증착하는 단계; 및 상기 콘택홀을 덮으면서 상기 제2실리사이드막과 상기 제2폴리실리콘막, 또는 상기 제2실리사이드막과 상기 제3폴리실리콘막으로 구성되는 폴리사이드막 패턴을 형성하는 단계를 구비하여 폴리사이드 콘택을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 스페이서 형성시 상기 제2폴리실리콘막이 제거되지 않으면서 상기 콘택홀 하부의 제1실리사이드막과 상기 소오스/드레인이 노출되도록 식각하여, 폴리사이드 콘택을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 제2실리사이드막을 증착하는 단계 전에. 상기 소오스/드레인 상의 콘택홀 또는상기 모든 콘택홀에 상기 소오스/드레인의 불순물과 같은 타입의 불순물을 이온주입하는 단계를 더 구비하여, 폴리사이드 콘택을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003246A KR960032604A (ko) | 1995-02-20 | 1995-02-20 | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003246A KR960032604A (ko) | 1995-02-20 | 1995-02-20 | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960032604A true KR960032604A (ko) | 1996-09-17 |
Family
ID=66549248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003246A KR960032604A (ko) | 1995-02-20 | 1995-02-20 | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960032604A (ko) |
-
1995
- 1995-02-20 KR KR1019950003246A patent/KR960032604A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011256A (ko) | 커패시터 및 그 제조방법 | |
| JPH1098189A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR930009016B1 (ko) | 반도체장치의 배선접촉구조 및 그 제조방법 | |
| KR950021547A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| JPH02192723A (ja) | 半導体装置の製造方法 | |
| KR19990023828A (ko) | 집적 회로 제조 방법 | |
| JP2001068669A5 (ko) | ||
| KR960032777A (ko) | 전계효과형 반도체 장치 및 그 제조방법 | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100338274B1 (ko) | 계면준위에대항하는화학종에대한비침투성층에무관하게계면준위가효과적으로감소된반도체집적회로장치및그제조방법 | |
| KR960032604A (ko) | 폴리사이드 콘택을 갖는 반도체장치 및 그 제조방법 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR910017675A (ko) | 고전압 mos트랜지스터 및 그 제조방법 과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR920015539A (ko) | 싱글 폴리 이이피롬 셀 및 그 제조방법 | |
| KR970054214A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100228274B1 (ko) | 반도체장치의 제조방법 | |
| KR930008074B1 (ko) | 메모리 셀 제조방법 | |
| KR960013512B1 (ko) | 트랜지스터의 구조 및 제조방법 | |
| KR20010085648A (ko) | 저 저항막이 매입된 반도체 장치 및 그 제조 방법 | |
| KR920010954A (ko) | Mos트랜지스터의 제조방법 | |
| JPS6278880A (ja) | 半導体装置 | |
| KR970018701A (ko) | 반도체 장치의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |