KR920015539A - 싱글 폴리 이이피롬 셀 및 그 제조방법 - Google Patents
싱글 폴리 이이피롬 셀 및 그 제조방법 Download PDFInfo
- Publication number
- KR920015539A KR920015539A KR1019910001340A KR910001340A KR920015539A KR 920015539 A KR920015539 A KR 920015539A KR 1019910001340 A KR1019910001340 A KR 1019910001340A KR 910001340 A KR910001340 A KR 910001340A KR 920015539 A KR920015539 A KR 920015539A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- region
- substrate
- conductive layer
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims 11
- 238000000034 method Methods 0.000 claims 10
- 230000005641 tunneling Effects 0.000 claims 8
- 238000005468 ion implantation Methods 0.000 claims 5
- 239000003990 capacitor Substances 0.000 claims 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 241000047703 Nonion Species 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명에 따른 제조공정도.
Claims (12)
- 두개의 선택 트랜지스터와, 하나의 센스 트랜지스터를 구비하는 싱글 폴리 이이피롬 셀에 있어서, 제1도전형의 반도체 기판(80)에 형성된 제2도전형의 제1도우핑영역(68)과, 상기 도우핑 영역(68)상면에 형성된 제1터널링 절연막(102)과, 상기 제1터널링 절연막(102)의 상면을 덮고 상기 기판(80)의 상부에서 신장된 도전층(76)으로 구성된 제1캐패시터(28)와, 상기 기판(80)에서 상기 제1도우핑 영역(68)과는 소정거리 이격되어 형성된 제2도전형의 제2도우핑 영역(70)과, 상기 도전층(76)과, 상기 도전층(76) 및 제2도우핑 영역(70)사이에 개재되고 산화막-질화막-산화막으로 이루어진 제2터널링 절연막(94)으로 구성된 제2캐패시터(30)를 구비함을 특징으로 하는 싱글 폴리 이피롬 셀.
- 제1항에 있어서, 상기 도전층(76)이 상기 센스 트랜지스터의 게이트에 접촉됨을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 제2항에 있어서, 상기 제1캐패시터(28)를 이루는 도전층(72)이 상기 제1터널링 절연막(102)의 영역내에 형성됨을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 제3항에 있어서, 상기 제2터널링 절연막(94)이 상기 제2도우핑영역(70)과 상기 도전층(76)이 겹쳐지는 영역내에 형성됨을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 제1항에 있어서, 상기 도전층이 다결정 실리콘임을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 제1항에 있어서, 상기 도전층이 실리사이드층으로 형성될수 있음을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 제1항에 있어서, 상기 제1터널링 절연막(102)이 산화막임을 특징으로 하는 싱글 폴리 이이피롬 셀.
- 서로 이웃하여 세로방향으로 신장된 제1및 제2엑티브 라인(62,64)과, 상기 제1및 제2엑티브 라인(62,64)상부에 걸쳐 가로방향으로 신장된 워드라인(66)을 구비하는 싱글 폴리 이이피롬 셀의 제조방법에 있어서, 상기 제1엑티브 라인(62)과 제2엑티브 라인(64)사이에 해당하는 영역에 필드산화막(84)이 형성된 제1도전형의 반도체기판(80)상면에 제1절연막(86)과 제2절연막(88)을 적층하여 형성한 후 패턴을 형성하여 제2엑티브 라인에 해당하는 소정의 영역내에 상기 제1 및 제2절연막 (86,88)를 잔류시키는 제1공정과, 상기 제2절연막(88)상에서 포화될 때까지 상기 기판(80) 상면에 제3절연막(92)을 형성한 후 상기 기판(80)에 전면에 제2도전형의 불순물을 이온주입하여 상기 제1및 제2절연막(86,88)하부에 제2도우핑 영역(70)을 형성하는 제2공정과, 상기 제3절연막(92)을 제거한 후 상기 기판(80)상면에 제4절연막(93)을 형성하여 제1절연막-제2절연막-제4절연막으로 이루어지는 제2터널링 절연막(94)을 완성함과 동시에 게이트 절연막을 형성하는 제3공정과, 제1터널링 절연막이 형성될 영역의 상기 제4절연막(93)을 상기 기판(80)의 표면이 노출될 때까지 식각한후, 상기 노출된 기판 하면에 제2도전형의 불순물을 이온 주입하여 제1도우핑 영역(68)을 형성하는 제4공정과, 상기 노출된 기판 상면에 제5절연막(102)과 도전층(76)을 순차적으로 형성한후 상기 도전층의 패턴을 형성하여 제1및 제2선택 트랜지스터 및 센스 트랜지스터의 게이트와 제1및 제2캐패시터를 위한 하향돌출부(72) 및 상향돌출부(74)를 형성하는 제5공정을 구비함을 특징으로 하는 싱글 폴리 이이피롬 셀의 제조방법.
- 제8항에 있어서, 상기 제2공정의 이온 주입 공정이 이온 주입 영역과 비이온 주입 영역 상면의 절연막의 두께 차이를 이용하여, 이온 주입 영역상의 절연막의 두께만을 투과할수 있을 정도의 에너지로 상기 기판(80)전면에 실시됨을 특징으로 하는 싱글 폴리 이이피롬 셀의 제조방법.
- 제9항에 있어서, 상기 제1및 제3및 제4절연막(86,92,93)이 실리콘 산화막이고, 제2절연막(88)이 실리콘 질화막임을 특징으로 하는 싱글 폴리 이이피롬 셀의 제조방법.
- 제10항에 있어서, 상기 제1절연막(86)이 열산화 공정 또는 화학기상 증착법에 의해 형성됨을 특징으로 하는 싱글 폴리 이이피롬 셀의 제조방법.
- 제10항에 있어서, 상기 제2절연막(88)이 화학기상 증착법에 의해 형성됨을 특징으로 하는 싱글 폴리 이이피롬 셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001340A KR930008081B1 (ko) | 1991-01-26 | 1991-01-26 | 싱글 폴리 이이피롬 셀 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001340A KR930008081B1 (ko) | 1991-01-26 | 1991-01-26 | 싱글 폴리 이이피롬 셀 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015539A true KR920015539A (ko) | 1992-08-27 |
| KR930008081B1 KR930008081B1 (ko) | 1993-08-25 |
Family
ID=19310349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910001340A KR930008081B1 (ko) | 1991-01-26 | 1991-01-26 | 싱글 폴리 이이피롬 셀 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008081B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841235B1 (ko) * | 2006-12-01 | 2008-06-26 | 한국과학기술원 | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 |
| KR101035577B1 (ko) * | 2004-10-21 | 2011-05-19 | 매그나칩 반도체 유한회사 | 멀티 레벨을 갖는 싱글 폴리 이이피롬 셀 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101357847B1 (ko) * | 2012-09-07 | 2014-02-05 | 창원대학교 산학협력단 | 싱글 폴리 이이피롬 메모리 |
| KR102044546B1 (ko) * | 2013-04-01 | 2019-11-13 | 에스케이하이닉스 주식회사 | 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법 |
-
1991
- 1991-01-26 KR KR1019910001340A patent/KR930008081B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035577B1 (ko) * | 2004-10-21 | 2011-05-19 | 매그나칩 반도체 유한회사 | 멀티 레벨을 갖는 싱글 폴리 이이피롬 셀 |
| KR100841235B1 (ko) * | 2006-12-01 | 2008-06-26 | 한국과학기술원 | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008081B1 (ko) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011232A (ko) | 불휘발성 반도체메모리장치 및 그 제조방법 | |
| KR960043227A (ko) | 디램(dram) 셀 및 그 제조 방법 | |
| KR930011256A (ko) | 커패시터 및 그 제조방법 | |
| KR920007166A (ko) | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| KR930011266A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970053612A (ko) | 반도체 장치용 캐패시터 제조 방법 | |
| KR100545144B1 (ko) | 감소된시트저항을가지는신뢰할수있는폴리사이드게이트스택 | |
| KR910013571A (ko) | 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법 | |
| KR910001762A (ko) | 디램셀의 제조방법 | |
| KR920015539A (ko) | 싱글 폴리 이이피롬 셀 및 그 제조방법 | |
| KR0120547B1 (ko) | 캐패시터 제조방법 | |
| US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
| KR910013273A (ko) | 초고집적 디램셀 및 그 제조방법 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265677B1 (ko) | 반도체 장치 및 그의 제조 공정 | |
| JP2739983B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR920005039Y1 (ko) | 이층 전극구조를 가지는 적층축전기 구조 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR0166809B1 (ko) | 메모리 셀 커패시터 제조방법 | |
| KR920007079A (ko) | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리장치의 제조방법 및 그 구조 | |
| KR920001717A (ko) | 디램셀의 스택 캐패시터 제조방법 | |
| KR100215914B1 (ko) | 메모리셀커패시터 제조방법 | |
| KR920010908A (ko) | 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법 | |
| KR930001403A (ko) | 반도체 장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |