KR970053612A - 반도체 장치용 캐패시터 제조 방법 - Google Patents
반도체 장치용 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR970053612A KR970053612A KR1019960061178A KR19960061178A KR970053612A KR 970053612 A KR970053612 A KR 970053612A KR 1019960061178 A KR1019960061178 A KR 1019960061178A KR 19960061178 A KR19960061178 A KR 19960061178A KR 970053612 A KR970053612 A KR 970053612A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- support structure
- substrate
- sequential
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
본 발명은 반도체 장치용 캐패시터 제조 방법에 관한 것이다.
캐패시터, 특히 적층 캐패시터를 가지는 다이내믹 메모리 셀 장치를 위해, 제1도전 재료로 형성되는 층 및 상기 제1층과 선택적으로 에칭될 수 있는 제2재료로 교대로 형성되는 층을 포함하는 순차적 층이 형성된다. 층 구조는 순차적 층으로부터 형성되며, 상기 층 구조의 측면은 각각 도전 지지 구조(5)를 가진다. 상기 층의 표면이 커버되지 않는 개구부, 특히 갭이 상기 층 구조에 형성된다. 상기 제2재료로 형성되는 층은 상기 제1재료로 형성되는 층에 대해 선택적으로 제거된다. 상기 제1재료(41)와 상기 지지구조(5)로 형성되는 층의 커버되지 않은 표면은 카운터 전극(7)이 노출되는 캐패시터 유전체(6)를 가진다. 상기 캐패시터는 P+도핑된 폴리실리콘에 선택적인 P-도핑된 폴리실리콘의 애칭을 사용하여 제조될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1재료로 형성되는 층과 제2재료로 형성되는 층을 교대로 포함하는 순차적 층을 가지는 기판을 도시하는 도면이다. 제12도는 캐패시터 유전체와 카운터 전극의 형성 후 기판을 도시하는 도면이다.
Claims (8)
- 반도체 장치용 캐패시터 제조 방법에 있어서, 제1재료로 형성되는 층(41)과 제2재료로 형성되는 층(42)을 교대로 포함하여 순차적 층(4)이 형성되는데, 상기 제1재료는 전기적으로 도전되고 상기 제2재료는 상기 제1재료에 관련하여 선택적으로 에칭될 수 있고, 상기 순차적 층(4)은 측면은 갖는 적어도 하나의 층 구조(4')가 형성되도록 구조화되고, 도전 재료로 형성되는 지지 구조(5)가 형성되는데, 상기 지지 구조는 적어도 상기층 구조(4')의 측면을 커버하고, 상기 제1및 제2재료로 형성되는 층(41,42)의 표면이 커버되지 않는 적어도 하나의 개구부가 상기 층 구조에 형성되고, 상기 제2재료로 형성되는 층(42)은 상기 제1재료로 형성되는 층(41)과 상기 지지구조(5)에 관련하여 선택적으로 제거되고, 상기 제1재료로 형성되는 층(41)과 상기 지지 구조(5)의 커버되지 않은 표면을 캐패시터 유전체(6)를 가지며, 게이트 전극(7)이 상기 캐패시터 유전체(6)의 표면위에 형성되는 것을 특징으로 하는 방법.
- 제1항에 있어서,상기 제1재료로 형성되는 층(41)과 상기 지지구조(5)는 도판트 농도가 1020㎝-3미만인 P+도핑된 실리콘으로 형성되고, 상기 제2재료로 형성되는 층(42)은 도판트 농도가 1019㎝-3미만인 P-도핑된 실리콘으로 형성되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제1재료로 형성되는 층(41)과 상기 제2재료로 형성되는 층(42)은 폴리실리콘의 인시튜 도핑 층착을 통해 형성되고, 상기 지지 구조(5)는 도핑된 실리콘의 선택적 에피텍셜 성장을 통해 형성되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 선택적 에피텍셜 성장은 700과 750℃ 상이의 온도 범위에서 SiCl2H2,HCl,H2,B2H2를 사용하여 수행되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제1재료로 형성되는 층(241)과 상기 제2재료로 형성되는 층(24)은 폴리실리콘의 인 시튜 도핑 층착을 통해 형성되고, 상기 지지 구조(25')는 도핑된 폴리실리콘층(25)의 인 시튜 도핑 증착및 이방성 에칭 백을 통해 형성되는 것을 특징으로 하는 방법.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 층 구조(4')내의 상기 개구부는 상기 지지 구조(5)를 갖는 상기 층 구조를 갭에 의해 분리되는 2개 섹션으로 분할하는 것을 특징으로 하는 방법.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판(1)은 선택 트랜지스터(AT), 비트 라인(BL), 워드라인(WL) 및 절연층(2)을 가지는 반도체 기판을 포함하는데, 이 반도체 표면 위에 상기 순차적 층(4)이배치 되는 것을 특징으로 하는 방법.
- 제6항에 있어서, 상기 기판(1)은 선택 트랜지스터(AT), 비트 라인(BL), 워드 라니(WL) 및 절연층(2)을 가지는 반도체 기판을 포함하는데, 이 반도체 표면위에 상기 순차적 층(4)이 배치되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19546999.2 | 1995-12-15 | ||
DE19546999A DE19546999C1 (de) | 1995-12-15 | 1995-12-15 | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053612A true KR970053612A (ko) | 1997-07-31 |
KR100432772B1 KR100432772B1 (ko) | 2004-08-09 |
Family
ID=7780301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960061178A KR100432772B1 (ko) | 1995-12-15 | 1996-12-03 | 고체소자용캐패시터제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5817553A (ko) |
EP (1) | EP0779656A3 (ko) |
JP (1) | JP3681490B2 (ko) |
KR (1) | KR100432772B1 (ko) |
DE (1) | DE19546999C1 (ko) |
TW (1) | TW396497B (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027967A (en) * | 1997-07-03 | 2000-02-22 | Micron Technology Inc. | Method of making a fin-like stacked capacitor |
TW366594B (en) * | 1998-01-14 | 1999-08-11 | United Microelectronics Corp | Manufacturing method for DRAM capacitor |
DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
EP0954030A1 (de) * | 1998-04-30 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung |
DE19821776C1 (de) * | 1998-05-14 | 1999-09-30 | Siemens Ag | Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung |
DE19821777C1 (de) | 1998-05-14 | 1999-06-17 | Siemens Ag | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung |
US6114201A (en) * | 1998-06-01 | 2000-09-05 | Texas Instruments-Acer Incorporated | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs |
US5907782A (en) * | 1998-08-15 | 1999-05-25 | Acer Semiconductor Manufacturing Inc. | Method of forming a multiple fin-pillar capacitor for a high density dram cell |
DE19842704C2 (de) | 1998-09-17 | 2002-03-28 | Infineon Technologies Ag | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
DE19842682A1 (de) * | 1998-09-17 | 2000-04-06 | Siemens Ag | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren |
DE19842684C1 (de) * | 1998-09-17 | 1999-11-04 | Siemens Ag | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren |
US6096620A (en) * | 1998-11-13 | 2000-08-01 | United Microelectronics Corp. | Method of fabricating dynamic random access memory capacitor |
US6261967B1 (en) | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
US6624018B1 (en) * | 2001-04-23 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a DRAM device featuring alternate fin type capacitor structures |
US7271058B2 (en) * | 2005-01-20 | 2007-09-18 | Infineon Technologies Ag | Storage capacitor and method of manufacturing a storage capacitor |
US8492874B2 (en) | 2011-02-04 | 2013-07-23 | Qualcomm Incorporated | High density metal-insulator-metal trench capacitor |
KR102083483B1 (ko) * | 2013-08-12 | 2020-03-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196365A (en) * | 1989-07-05 | 1993-03-23 | Fujitsu Limited | Method of making semiconductor memory device having stacked capacitor |
JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
EP0424623B1 (en) * | 1989-10-26 | 1995-07-12 | International Business Machines Corporation | Three-dimensional semiconductor structures formed from planar layers |
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
US5053351A (en) * | 1991-03-19 | 1991-10-01 | Micron Technology, Inc. | Method of making stacked E-cell capacitor DRAM cell |
KR0120547B1 (ko) * | 1993-12-29 | 1997-10-27 | 김주용 | 캐패시터 제조방법 |
US5637523A (en) * | 1995-11-20 | 1997-06-10 | Micron Technology, Inc. | Method of forming a capacitor and a capacitor construction |
-
1995
- 1995-12-15 DE DE19546999A patent/DE19546999C1/de not_active Expired - Fee Related
-
1996
- 1996-11-15 TW TW085114013A patent/TW396497B/zh not_active IP Right Cessation
- 1996-11-15 EP EP96118514A patent/EP0779656A3/de not_active Withdrawn
- 1996-12-03 KR KR1019960061178A patent/KR100432772B1/ko not_active IP Right Cessation
- 1996-12-11 JP JP34648796A patent/JP3681490B2/ja not_active Expired - Fee Related
- 1996-12-16 US US08/766,977 patent/US5817553A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0779656A2 (de) | 1997-06-18 |
US5817553A (en) | 1998-10-06 |
KR100432772B1 (ko) | 2004-08-09 |
DE19546999C1 (de) | 1997-04-30 |
TW396497B (en) | 2000-07-01 |
JP3681490B2 (ja) | 2005-08-10 |
EP0779656A3 (de) | 1999-11-17 |
JPH09199689A (ja) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970053612A (ko) | 반도체 장치용 캐패시터 제조 방법 | |
KR100437551B1 (ko) | 디램(dram)셀및그제조방법 | |
US7098105B2 (en) | Methods for forming semiconductor structures | |
US5037773A (en) | Stacked capacitor doping technique making use of rugged polysilicon | |
KR900004021A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
KR860000716A (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
KR920003525A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100609182B1 (ko) | Dram 셀 장치 및 그 제조 방법 | |
US6750095B1 (en) | Integrated circuit with vertical transistors | |
KR100528352B1 (ko) | Dram-셀장치및그제조방법 | |
JPS61174670A (ja) | Dramセルおよびその製作方法 | |
KR20010051702A (ko) | Dram-셀 장치 및 그의 제조 방법 | |
KR910013571A (ko) | 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법 | |
KR19980071626A (ko) | 반도체 장치용 커패시터의 제조방법 | |
JPH0612805B2 (ja) | 半導体記憶装置の製造方法 | |
JPH02100358A (ja) | 半導体記憶装置およびその製造方法 | |
KR920015539A (ko) | 싱글 폴리 이이피롬 셀 및 그 제조방법 | |
KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
TW201125106A (en) | DRAM device and manufacturing method thereof | |
JPH0329186B2 (ko) | ||
CN1187693A (zh) | 动态随机存取存储器绝缘层上有硅的结构和制作方法 | |
JPS62113467A (ja) | 半導体記憶装置 | |
KR980006228A (ko) | 커패시터 형성 방법 | |
JP2674218B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |