TW396497B - Procedure for the manufacture of capacitor in a solid state arrangement - Google Patents
Procedure for the manufacture of capacitor in a solid state arrangement Download PDFInfo
- Publication number
- TW396497B TW396497B TW085114013A TW85114013A TW396497B TW 396497 B TW396497 B TW 396497B TW 085114013 A TW085114013 A TW 085114013A TW 85114013 A TW85114013 A TW 85114013A TW 396497 B TW396497 B TW 396497B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- polycrystalline silicon
- doped
- layered structure
- sequence
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
A7 I 修 __Β7_i 姻., _ 五、發明説明() (請先閱讀背面之注意事項再填寫本頁) 化學一機械抛光或平面蝕刻,使其表面平面化。在隔離 層22中開有接點孔23,其接到基材21中的選擇電晶體之 --之源/洩區,且填有如鎢、鉅、钛或氮化鈦之導電材 料。 在隔離層22上加上由交錯且厚度為20nra之摻P+及{>~ 多晶矽層2 4 i及2 4 2 ,這些交錯層可用C V D方法在當場 長成。摻P+層24 i之一在隔離層22之表面上,而序列 層24之最上層亦由摻p+層24i之一所組成。 在序列層24中可用如CF<及SF6等非等向蝕刻法蝕出 層狀結構24’,在24’之外,隔離層之表面來覆蓋(見第 8圖)〇 再用當場之摻雜CVD沈積形成另一摻雜之多晶矽層25 ,其厚度為30-50ηιη且基本上為整合邊緣覆蓋(見第9圔)。 由如CF4及SP6之非等向性回蝕,在摻P+多晶矽層25 ’ 中可形成支架25’,其覆蓋層狀結構24’之側面(見第10 圖),且其形成時,隔離層22表面在支架25'及層狀結構 2 4 '之外並無覆蓋。 經濟部智慧財產局員工消費合作社印製 由罩幕配合如及SF6之非等向蝕刻,層狀結構可 形成兩個部份,且中間由一間隙分開,在間隙處,隔離 層22之表面未覆蓋。在間隔方向,這兩部份各有一側, 摻P-及p+多晶矽24_2及24i之表面並未覆蓋。 利用對於摻p +多晶矽及S i 0 2選擇性蝕刻,則可去除 摻P酧多晶矽之殘餘部份。 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(1 A7 B7 許多積體電路需要電容器,如動態記億體單元,類比 至數位,數位至類比轉換器及濾波器。用固態技術製造 電容器時,當積體化増说,晶片區域下降,隨之而來之 問題是如何製造有同樣電容值但體積較小之電容器。 在動態記億體元件中,由於積體化增加,單電晶體記 憶體之所 卩域下降,此問題更嚴重。同時,尚要維持 記億體, 舞之最小電容值。 在、單電晶體記億體中,包含 電
讀出-電晶體及一 在電容器中,用電荷形式儲存1之資料。 由一字線驅動讀取電晶體並由一位元線即可讀取資訊. 。電容一最小之電容值以便使資料讀出。至今,
經濟部中央標準局員工消費合作社印製 電容之下 在1 M b i t階謅取電晶體及電容器是平面元件。 在4Mb it階段,即V'已利用讀取電晶體及電容器之立體架 構降低記億體面積。一種方式是用槽(trench)來製作電 容器(見 K . Y a m a d a 等人在 P r 〇 c . I n t e r n . E 1 e c t r 〇 i n c s Devices and Material IEDM85,第 702 頁之文章)。在此 例中,記億體電容器之電極僳沿槽表面設置,這樣即可 增加電容器之有效表面積(與槽之剖面相較)。 另一方式是用多層之電容器,也就是”堆壘電容器”。 在字文線之上形成一由多晶矽之結構,例如多電路結構 或是一圓柱,該結構與基材連結。此多晶矽材料形成記 •億體節點,其具有一電容器介電質及板Η。此結構之優 點為與邏輯程序有高相容性。基材表面上之空間可作為 -3 - (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A7 ___ B7_:__ 五、發明説明(2 ) ' 記憶體電容。只要多晶矽俗在相鄰記億體單元中弧立, 即可用多晶矽蓋滿單元表面。 在EP0415530B1中公佈有堆叠電容器作為記億體電容 之一記億體簞元。此堆昼電容器由多數多晶矽層面組成 ,其互相上下平行且由側向支架連接。比多晶矽層類似 冷卻管之配置,配合在基材長面突起之多晶矽結構,即 可加大多晶矽結構面積。 此多晶矽結構由多晶矽層及Si02層交錯而成,這些 層可在基材之上選擇性蝕刻,以在層狀結構之至少一側 上形成側罩(多晶矽分隔)及選擇性蝕去Si02層。多晶 矽層接箸再摻砷。再用熱氣化形成作為電容器介電質之 二氧化矽,再於其上沈積有摻雜之多晶矽平板。 本發明之目的為提供一固態電容器之製程,尤其是DRAM 之製程,與現今方法相比,可増加積體密度並降低成本。 由本發明專利範圍第1項之程序即可達成上述目的。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 其它之實施例則説明於其它專利範圍(claim)中。在本 發明之製程中,在基材上形成一列層,包含交叠之第一 及第二材料。第一材料可導電。第二材料可用第一材料 來蝕刻。此結構可使至少一層直達基材形成處之側面。 有一可至少覆蓋層狀結構側面之導電支架(S u p p 〇 r t structure)形成。接著,在層狀結構中形成至少一開.口 ,在此處,由第一及第二材料所製成之層表面未覆蓋。 接箸用第一材料層及支架選擇性蝕去第二材料層。 第一材料及支架層之未覆蓋層設有一電容器介電質, -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(3 ) 在其表面上可形成一値反電極。 第二材料層蝕去後,支架設設在層狀結構之至少三面 上。此增加機械穩定度,在蝕去第二材料時,不致使餐 一材料連在一起。由於機械穩定增加,因此第一材料層 .之厚度不受其機械強度影氆。第一材料層厚度可為20至 5 On m。同時在不影響電容值下可降低電容器整體高度。 第一材料及支架材料最好為摻雜濃度大於20 cm 3之 摻p +矽,第二材料層則為濃度小於1 0 13 c m ?之摻p —矽 。袭P—矽可用摻P+砂來選擇性蝕刻之說明可於H . S e i d e 1 等人在 J, F 1 〇 h p m . . Vo」__1 37 (199-0X36 2¾ 之 文章。在摻硼大於ΙΟ20 1 〇 13 cm 3 ^ 蝕刻 率之比為1免0 0。 摻p_及P+矽可在同一反應器中沈積。因此只要切換 製程參數而不需切換糸統。 用摻雜矽所作之支架可用摻雜矽之選擇磊晶成長或是 ° 用當場(in situ)摻雑沈積及非等向回蝕摻雜多晶矽而 形成。這些製程可在低於800Ό之下進行,以防止摻P + 及P —之矽互相擴散。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在兩例中,支架傜在層狀結構之側面界定表面上形成 。使第二材料層可在第一材料層間均勻蝕刻。這可防止 在有些第二材料尚未蝕去時,有些支架即己作用而使第 一材料層塌落。在層狀結構中形成開口時,層狀結構及 支撑結構最好分成兩部份,由蝕至基材表面之間隙隔開 。可利用最小結構尺寸F來形成結構尺寸及距離,使密 -5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明() 度提高。 (請先閱讀背面之注意事項再填寫本頁) 在製程作為DRAM電容器之電容器時,最好是用一堆疊 電容器。此時,基材為一固態基材,其有一選擇電晶體 .位元線,字元線及隔離層,其上施加有序列層。隔離 層最好為平面器,使序列層在平面上形成。 下面將配合附圔及說明性實施例說明本發明。 圖式簡單說明如下: 第1圔是有第一及第二材料層交錯之基底。。 1 第2圖是有層狀結構之一基材。 第3圖是在形成覆蓋層狀結„構徽篮之支架後之基材。 . 一, .~~*—— -— — 第4圖是選擇性蝕1寧二材料後露出開口之一基材p 第5圖是形成電容器介電質—及一値i電極後之碁履。 第6圔是第5圖中沿基材V I-V I之部份。 第?圖是有第一及第二材料層交錯之序列層之基材。 第8圖是由序列層形成層狀結構之基材。 第9圔是弃層狀結構上沈積一個層之基材。 秦1iim向性回蝕以形成支撑結構之基材。 經濟部智慧財產局員工消費合作社印製 第11圖是選擇性蝕去茺二材料後#出開口之基材。 第121晕1成電容器介電質及反一電極後之基材。 f ............... '’:’ \第13圔是交疊形成之層狀結構。 第14圖是網成_之層_1結構。 --------------------— · . '在基材1上加上一隔離層2。基材1是一固態基材, 特別是一有選擇電晶體(有字元及位元線)之單晶矽圓。 -6- 本紙張尺度適用中國國家標準(CNS〉Α4規格(210X297公釐) A7 B7 五、發明説明() 隔離層例如用S i 0 2形成,並用平面化方法平面化(見第 1圖)。在隔離層2中開有接點孔.13,其中填入導電材 料,如摻雜之多晶矽、_、鉅、鈦、氮化鈦物及矽化鎢 。接點孔3接到基材1中之選擇電晶體之一的源/洩區。 在隔離層2表面上加上一列層4 ,此列層有交錯之摻 P+及P-多晶矽層h及42 。其中摻P+層之摻雜濃 度例如為5X10 cm3 。摻層4z之濃度例如為10 cm3 。這兩層可用如CVD技術長成20ππι之厚度。 其在序列層中最上層者為慘P—酧多晶矽層4 2 。 接著再用罩幕經由非等向蝕刻以由序列層4形成層狀 結構4’。隔離層2表面在層狀結構間無覆蓋(見第2圔) 。非等向蝕刻例如可用CF*及SF8 。 接著用矽之選擇性磊晶來形成支架(見第3圖)。選擇 性磊晶可用SiCl2 H2 、HC1、Η2 、Β2 Ηβ為反應氣體 ,並在700至750¾之溫度下進行。此溫度可防止摻ρ~ 及Ρ+之多晶矽互擴散。在選擇性磊晶中,支架5在支 架4’以摻ρ+當場成長。但在隔離層2表面無矽之磊晶 成長。支架5會整個蓋住層狀結構之側面及表面。 接著,層狀結構4’用支架5覆蓋以形成結構,此種 支架結構5是由許多步驟製成,首先,在此種具有層結構 21之結構上藉由原處(in situ)摻雜之CVD沈積方法而 沈積一種P+ -摻雜之多晶矽層25。此種多晶矽層25具有 一種基本上是保形(conform)之邊緣覆蓋區,即,P + 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫t頁) 終| 訂 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明() (請先閲讀背面之注意事項再填寫本頁) -摻雜之多晶矽層之配罝在層結構之垂直邊緣上之此部 份之厚度基本上是等於P+ -摻雜之多晶矽層之在水平邊 緣上之此部份之厚度。在非等向性(anisotropic)蝕刻 時P+ -摻雜之多晶矽層之水平部份會受到蝕刻,但層結 構之垂直邊緣上之部份則不會受到蝕刻。以此種方式, 則在去除上述多晶矽層之水平部份之後會在層結構之邊 緣上殘留一些P+ -摻雜之多晶矽層。此種蝕刻後之殘留 物稱為間隔層(spacer),其在本發明之方法中用作支架 結構25 ’。此種間隔層是P+ -摻雜的,此種摻雜是藉由 原處(in situ)摻雜之沈積方式而達成。然後使用一種 徽影術所産生之遮罩藉由一個開口而産生一種間隙, P--摻雜之多晶矽層和P+ -摻雜之多晶矽層則裸露於此 間隙中。上述之各層經由支架結構而在側面互相連接。 使用光蝕技術,及CF4與SF6之非等向蝕刻,可以形成 兩個部份。兩部份由一間隙分開。在間隙區,各有一部 份之側面上摻P-及P+之多晶矽“及42未覆蓋。 經濟部智慧財產局員工消費合作社印製 接箸再用對摻P+多晶矽及S 1 0 2選擇性蝕刻,去除摻 p~多晶矽之殘餘部份。選擇性蝕刻液例如為有乙二胺 、鄰苯二酚、吡嗪及水之鹼金屬溶液。 蝕刻溶液之濃度在下列區域較佳:1公升乙二胺、160 公克鄰苯二酚、6公克毗ci、及133公克之水。此外加 入10至5 0重量百分比之K0H。此溶液對於p+及p-多晶矽 有1 : 500之蝕刻比例。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明() 未受蝕刻影響之摻P+層及支架5可以機械及電性 連接。 (請先閱讀背面之注意事項再填寫本頁) 在摻P+層及支架5上設立一電容器介電質6,其 由Si〇2 、Si3 fU 、Si〇2之三層結構所形成(等效氧厚 度4nra)。此三層結構之形成過程請參閲“71^1-Technology” by S.M. Sze,第 6章。 由當場沈積摻P+多晶矽,可形成反電極7 (見第5圔 及第6圔)。 經濟部智慧財產局員工消費合作社印製 在第6圖之基材1剖面顯示選擇電晶體。摻P+層4i及 支架5形成用於一記憶體電容器之記億體節點,由下面 之接點3連至一選擇電晶體之源/洩區8。另一源/洩 區9由連接區10而連至相鄰選擇電晶體之一源/洩區9 。連接區10由一埋入位元線11連至一埋入位元線12。埋 入位元線12及位元線接點11由隔離層2包圍。在選擇電 晶體之源/洩區δ及9之間為一通道區1 3、一閘電極(未 圖示)及作為一字元線14之閘電極。字元線14及位元線 接點11由摻雜之多晶矽形成。位元線1 2由摻雜之多晶矽 ,砂化鎢或鎢形成。在源/洩區8遠離位元線1 2之那一 面上為一隔離結構,如填有隔離材料之線槽15,以分離 相鄰選擇電晶體對。 2 電 層擇 離選 隔之 一 數 上多 加含 上包!>0 21其如 材 ,用 基圓可 在晶層 ,矽離 中晶隔 例單 0 施一 線 實含元 性包位 明如及 說例元 二 2 字 第材 、 在基體 〇 晶 用 且 成 形 ¾ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A7 I 修 __Β7_i 姻., _ 五、發明説明() (請先閱讀背面之注意事項再填寫本頁) 化學一機械抛光或平面蝕刻,使其表面平面化。在隔離 層22中開有接點孔23,其接到基材21中的選擇電晶體之 --之源/洩區,且填有如鎢、鉅、钛或氮化鈦之導電材 料。 在隔離層22上加上由交錯且厚度為20nra之摻P+及{>~ 多晶矽層2 4 i及2 4 2 ,這些交錯層可用C V D方法在當場 長成。摻P+層24 i之一在隔離層22之表面上,而序列 層24之最上層亦由摻p+層24i之一所組成。 在序列層24中可用如CF<及SF6等非等向蝕刻法蝕出 層狀結構24’,在24’之外,隔離層之表面來覆蓋(見第 8圖)〇 再用當場之摻雜CVD沈積形成另一摻雜之多晶矽層25 ,其厚度為30-50ηιη且基本上為整合邊緣覆蓋(見第9圔)。 由如CF4及SP6之非等向性回蝕,在摻P+多晶矽層25 ’ 中可形成支架25’,其覆蓋層狀結構24’之側面(見第10 圖),且其形成時,隔離層22表面在支架25'及層狀結構 2 4 '之外並無覆蓋。 經濟部智慧財產局員工消費合作社印製 由罩幕配合如及SF6之非等向蝕刻,層狀結構可 形成兩個部份,且中間由一間隙分開,在間隙處,隔離 層22之表面未覆蓋。在間隔方向,這兩部份各有一側, 摻P-及p+多晶矽24_2及24i之表面並未覆蓋。 利用對於摻p +多晶矽及S i 0 2選擇性蝕刻,則可去除 摻P酧多晶矽之殘餘部份。 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 -----__________ 五、發明説明() 此選擇性蝕刻例如可於一種含有乙二胺、鄰苯二酚、 吡哄及水之鹼金屬蝕刻溶液中進行。此溶液之濃度在 下列區域內較佳:1公升乙二胺、160公克鄰苯二酚、 (請先閱讀背面之注意事項再填寫本頁) 6公克吡畊、及133毫升之水;此外,含有10至50 重量百分比之KOH溶液亦可用作蝕刻溶液;此蝕刻 具有對於P +及P_多晶矽爲至少1:500之選擇性。因 此,在此蝕刻中,摻P'多晶矽層之殘餘部份和 支架25’皆不受影響(見第11圖)。未受蝕刻影響之摻 P +層2、以機械式及電位連接至對應的支架25'。 支架25’及摻P+多晶矽層24i .之上設立一電容器介電 質2 6,其為等效氧厚度4ηιη之Si〇2 、Si3 fU 、Si〇2 ( 以ΟΝΟ)為人所知之層結構。由沈積導電層,如摻p綫多 晶矽,可形成反電阻2 7。相鄰之摻p+多晶矽即由反電 極填補(見第12圖)。摻p+多晶矽與支架25’形成一記億 髖節點。在第12圖中之選擇電晶體與垂直於突起之記億 體電容器剖面相對應於第6圔之配置。 經濟部智慧財產局員工消費合作社印製 第13圔為依本發明製程製造之記億體電容之DRAM佈局 ,其中字元線及位元線BL彼此垂直。記億體電容器SP以 灰方塊表示。選擇電晶體對AT之位置由粗包絡線代表。 在製造時,兩個記憶體電容器由層狀結構4’或是24’形 成。在第13圖中,虛線7代表罩幕間隔,其將層狀結構 4'或24’分成對於記億體電容器SP之部份。在此佈局中 ,層狀結構4 '或24 '配置成行,相鄰行互相交錯配置在 其相鄰層结構4’,24’的中點之間的一半距離處。 -11- 本紙張;I度適用中國國家標準(CNS ) A4ft格(210X2.97公釐) A 7 B7 五、發明説明() 為增加堆積密度,使層狀結構為邊長3 F之正方形剖面 為有利的,P是現今所論技術之可能的最小結構尺寸。 (請先閲讀背面之注意事項再填寫本頁) 相類層狀結構之距離為F。字元線WL及位元線BL寬度及 距離亦為F 。在此例子,一記億體單元之空間為8F2 。 為了達成最小電容值25fF, DRAM之結構尺寸為0.18 wm ,其為1Gb i t階级之設計,及12個摻p+多晶矽層4或24i 。如摻P+多晶矽層或24i及摻p~多晶矽層42或242 厚度為20nm,堆疊高度為0.4wm。 第14圖另一使用本發明製造之記億體電容器之DRAM佈 局,除了字元線WL、位元線BL、位元線BL、記憶體電容 器SP及選擇電晶體Η外,尚示出分隔間隙T。與前圖不 同者為層狀結構4 ’及24 '(被分開以形成用於記億體電容 器S Ρ之部份)僳以網格方式形成。相鄰行因此並未彼此 交錯配置,相鄰間隙Τ之距離為13圖者之兩倍。第13圖 之優點為有較寬之光蝕刻限制,但分離罩幕結構較細。 經濟部智慧財產局員工消費合作社印製 在分隔罩之分離間隙Τ最好用一 CARL漆所形成。使用 此漆,再加上二次化學處理,可使結構尺寸變化,分離 間隙T因此可小於所論技術之可能的最小尺寸F。 -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明() 經濟部智慧財產局員工消費合作社印製 主要 元件符 號 表 1 基 材 2 隔 離 層 3 接 點 孔 4 列 層 4 ! P + 摻雜之多晶 4 2 p- '摻雜之多晶 4 ' 層 狀 結 構 5 支 架 6 電 容 器 介電質 7 反 電 極 8 源 / 洩 區 9 源 / 洩 區 10 連 接 區 11 位 元 線 接點 12 埋 入 位 元線 13 通 道 區 14 字 元 線 15 淺 溝 渠 21 基 材 22 隔 離 層 23 接 點 孔 24 序 列 層 -13 (請先閱讀背面之注意事項再填寫本頁)
1T 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明( 經濟部智慧財產局員工消費合作社印製 24ι P + 摻雜之多晶 24b P' 摻雜之多晶 24 ' 層 狀 結構 25 P + 摻雜之多晶 25 ' 支 架 26 電 容 器介電質 27 反 電 極 WL 字 元 線 BL 位 元 線 T 分 隔 間隙 SP 記 億 體電容器 AT 電 晶 體 14 (請先閲讀背面之注意事項再填寫本頁) 訂 .©Ί.. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- A8 B8 C8 D8 六、申請專利範圍 第85114013號「固態配置中電容器之製造方法」專利案 (89年2月修正) (請先聞讀背面之注意事項再填寫本頁} 六、申請專利範圍: .1. 一種固態配置中電容器之製造方法甚..特....徵爲: -形成一序.列層(4) 包...含......由...第.一材料(4.1.)及第二材(42.) 所製成之交錯層、L-其〜中.第一並料爲導電性且可使第 二材.麗農選擇.....性蝕避.’ -序列層在形成結構後;生成有側面之少一、層狀結 構(4’) _; -形.成—由—導-霞J且―威之^支....架.(5—)—丄_該—支架..至夕覆蓋有側面 之至少一邏層狀結„盞.(4·); -在層狀結構至少..形....成一開口,其中.也.第一及—第.二..材 ...料_.嚴作成之層(4r_,42)表面開口未霉..里; -二第二材料層1〇4_2 )可依據第一.材料.層(h)及支架(5)來 選擇性去除; ..... -由第一材料(41)及支_m).製-成…的層..之未覆..蓋表—面設 ,有二r.電.....容..器,介電質..(..彡); -在電容器介電質(6)表面上形成一閘電極(7)」_ 經濟部智慧財產局員工消費合作社印製 -第一材料(h)及支架(5)之製成的層之摻雜濃度爲大 於102〇 cnT3之摻p +多晶矽,而第二材料則辱小於 1019cm_3之摻,多晶矽; -此選擇性蝕刻例如可於一種含有乙二胺、鄰苯二酌·_、 吡畊及水之鹼金屬蝕刻溶液中進行,此溶液之濃度 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)A8 B8 C8 D8 六、申請專利範圍 第85114013號「固態配置中電容器之製造方法」專利案 (89年2月修正) (請先聞讀背面之注意事項再填寫本頁} 六、申請專利範圍: .1. 一種固態配置中電容器之製造方法甚..特....徵爲: -形成一序.列層(4) 包...含......由...第.一材料(4.1.)及第二材(42.) 所製成之交錯層、L-其〜中.第一並料爲導電性且可使第 二材.麗農選擇.....性蝕避.’ -序列層在形成結構後;生成有側面之少一、層狀結 構(4’) _; -形.成—由—導-霞J且―威之^支....架.(5—)—丄_該—支架..至夕覆蓋有側面 之至少一邏層狀結„盞.(4·); -在層狀結構至少..形....成一開口,其中.也.第一及—第.二..材 ...料_.嚴作成之層(4r_,42)表面開口未霉..里; -二第二材料層1〇4_2 )可依據第一.材料.層(h)及支架(5)來 選擇性去除; ..... -由第一材料(41)及支_m).製-成…的層..之未覆..蓋表—面設 ,有二r.電.....容..器,介電質..(..彡); -在電容器介電質(6)表面上形成一閘電極(7)」_ 經濟部智慧財產局員工消費合作社印製 -第一材料(h)及支架(5)之製成的層之摻雜濃度爲大 於102〇 cnT3之摻p +多晶矽,而第二材料則辱小於 1019cm_3之摻,多晶矽; -此選擇性蝕刻例如可於一種含有乙二胺、鄰苯二酌·_、 吡畊及水之鹼金屬蝕刻溶液中進行,此溶液之濃度 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) A8 B8 C8 D8 申請專利範圍 在下列區域色較隹一升乙二胺、16〇公克鄰苯二 ’酣、6公克>壯哄Ί及一-1备3-..毫升之水;此外,含有1 〇 -至5()重量百分比之1^0丑.—溶液亦可甩作蝕刻溶液; 此'蝕刻具有對於p +及ρ·多晶矽爲至.,少1:5〇〇之選擇 性。積形 么如申請專利範圍第1項之方法,其中 -第一玉第料層乂 4 i)及(4 2)係由當多 成; -支架係由摻雜虼之選擇嘉晶成一長撤 3..如申請專利範圍第2項之方法,其 B2H6並在 (#先閱讀背面之注意事項再填寫本頁) 選擇磊晶成長辞利a^& i..CX2 Η 2 ' H c 1 ' lif 700 °C至750 °C之溫度範圍進行。 4. 如申請專利範圍第1項之方法,其中 -第一及第二材料層(24D及(2 42)由多晶矽當場沈積而 形成; -支架(2 5’)係由當場沈積及一摻雜多晶矽層(25)回蝕而 形成。 5. 如申請專利範圍第1 „至...4項中任一項之方法,其中 經濟部智慧財產局員工消費合作社印製 在層狀結構(4')內之開口,可將層狀結構分割,將支 9:". .... 架(5)分成間隙隔開之二部份。 6. 如申請專利範圍第1至4里中任一項之方法,其中 基材(1)包含一固態基材,其在序_列層(4)表面上見有 選擇電晶體(AT)、位元線(BL)、字元線(WL)及一隔離 層(2)。 -2- 本紙張Λ度適用中國國家標準(CNS ) A4^格(210X297公釐) 申請專利範圍 7.如申請專利範圍第5項之方法,其中 基材(1)包含一固態基材厂其在序—列-層(4)表面上見有 選擇電晶體4AT)、位元線(BL)、字元線(WL)及一隔* 離層(2)。 請 先 閱 讀 背 1¾ 之 注 意 事 項 再 1(1f 頁經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19546999A DE19546999C1 (de) | 1995-12-15 | 1995-12-15 | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396497B true TW396497B (en) | 2000-07-01 |
Family
ID=7780301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085114013A TW396497B (en) | 1995-12-15 | 1996-11-15 | Procedure for the manufacture of capacitor in a solid state arrangement |
Country Status (6)
Country | Link |
---|---|
US (1) | US5817553A (zh) |
EP (1) | EP0779656A3 (zh) |
JP (1) | JP3681490B2 (zh) |
KR (1) | KR100432772B1 (zh) |
DE (1) | DE19546999C1 (zh) |
TW (1) | TW396497B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027967A (en) * | 1997-07-03 | 2000-02-22 | Micron Technology Inc. | Method of making a fin-like stacked capacitor |
TW366594B (en) * | 1998-01-14 | 1999-08-11 | United Microelectronics Corp | Manufacturing method for DRAM capacitor |
DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
EP0954030A1 (de) * | 1998-04-30 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung |
DE19821777C1 (de) | 1998-05-14 | 1999-06-17 | Siemens Ag | Herstellverfahren für einen Kondensator in einer integrierten Speicherschaltung |
DE19821776C1 (de) * | 1998-05-14 | 1999-09-30 | Siemens Ag | Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung |
US6114201A (en) * | 1998-06-01 | 2000-09-05 | Texas Instruments-Acer Incorporated | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs |
US5907782A (en) * | 1998-08-15 | 1999-05-25 | Acer Semiconductor Manufacturing Inc. | Method of forming a multiple fin-pillar capacitor for a high density dram cell |
DE19842704C2 (de) * | 1998-09-17 | 2002-03-28 | Infineon Technologies Ag | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
DE19842682A1 (de) * | 1998-09-17 | 2000-04-06 | Siemens Ag | Kondensator mit einem Hoch-e-Dielektrikum oder einem Ferro-elektrikum nach dem Fin-Stack-Prinzip und Herstellverfahren |
DE19842684C1 (de) * | 1998-09-17 | 1999-11-04 | Siemens Ag | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren |
US6096620A (en) * | 1998-11-13 | 2000-08-01 | United Microelectronics Corp. | Method of fabricating dynamic random access memory capacitor |
US6261967B1 (en) | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
US6624018B1 (en) * | 2001-04-23 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a DRAM device featuring alternate fin type capacitor structures |
US7271058B2 (en) * | 2005-01-20 | 2007-09-18 | Infineon Technologies Ag | Storage capacitor and method of manufacturing a storage capacitor |
US8492874B2 (en) | 2011-02-04 | 2013-07-23 | Qualcomm Incorporated | High density metal-insulator-metal trench capacitor |
KR102083483B1 (ko) * | 2013-08-12 | 2020-03-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196365A (en) * | 1989-07-05 | 1993-03-23 | Fujitsu Limited | Method of making semiconductor memory device having stacked capacitor |
JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
DE69020852T2 (de) * | 1989-10-26 | 1996-03-14 | Ibm | Dreidimensionale Halbleiterstrukturen geformt aus ebenen Schichten. |
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
US5053351A (en) * | 1991-03-19 | 1991-10-01 | Micron Technology, Inc. | Method of making stacked E-cell capacitor DRAM cell |
KR0120547B1 (ko) * | 1993-12-29 | 1997-10-27 | 김주용 | 캐패시터 제조방법 |
US5637523A (en) * | 1995-11-20 | 1997-06-10 | Micron Technology, Inc. | Method of forming a capacitor and a capacitor construction |
-
1995
- 1995-12-15 DE DE19546999A patent/DE19546999C1/de not_active Expired - Fee Related
-
1996
- 1996-11-15 EP EP96118514A patent/EP0779656A3/de not_active Withdrawn
- 1996-11-15 TW TW085114013A patent/TW396497B/zh not_active IP Right Cessation
- 1996-12-03 KR KR1019960061178A patent/KR100432772B1/ko not_active IP Right Cessation
- 1996-12-11 JP JP34648796A patent/JP3681490B2/ja not_active Expired - Fee Related
- 1996-12-16 US US08/766,977 patent/US5817553A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0779656A3 (de) | 1999-11-17 |
DE19546999C1 (de) | 1997-04-30 |
KR100432772B1 (ko) | 2004-08-09 |
EP0779656A2 (de) | 1997-06-18 |
JPH09199689A (ja) | 1997-07-31 |
JP3681490B2 (ja) | 2005-08-10 |
KR970053612A (ko) | 1997-07-31 |
US5817553A (en) | 1998-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW396497B (en) | Procedure for the manufacture of capacitor in a solid state arrangement | |
TW304288B (en) | Manufacturing method of semiconductor memory device with capacitor | |
TW293947B (zh) | ||
US7582925B2 (en) | Integrated circuit devices including insulating support layers | |
TW461083B (en) | Memory-cells arrangement and its production method | |
US11417661B2 (en) | Integrated assemblies comprising stud-type capacitors | |
CN208127209U (zh) | 集成电路存储器及半导体集成电路器件 | |
TW459386B (en) | Memory with trench-capacitor and selection-transistor and its production method | |
CN113903741A (zh) | 半导体器件 | |
JP2004527920A (ja) | 垂直mosトランジスタを有するdramセル構成、およびこの構成を製作する方法 | |
KR101748949B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
WO2002029889A2 (en) | Vertical transistor dram cell and method of making the same | |
US9041154B2 (en) | Contact structure and semiconductor memory device using the same | |
CN111108619B (zh) | 电容器、包含电容器的集成组合件和形成集成组合件的方法 | |
JPH0426156A (ja) | 半導体装置の製造方法 | |
KR20100062609A (ko) | 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법 | |
TW441095B (en) | DRAM-cells arrangement and its production method | |
CN115064537A (zh) | 半导体装置 | |
US11616118B2 (en) | Integrated circuit semiconductor device | |
CN113921499A (zh) | 半导体器件及其制造方法 | |
CN115696913A (zh) | 半导体器件 | |
CN109841623A (zh) | 半导体存储器件 | |
US20090233437A1 (en) | Method of manufacturing semiconductor device and semiconductor device manufactured thereby | |
JP2013247138A (ja) | 半導体装置 | |
TW506121B (en) | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |