CN111108619B - 电容器、包含电容器的集成组合件和形成集成组合件的方法 - Google Patents

电容器、包含电容器的集成组合件和形成集成组合件的方法 Download PDF

Info

Publication number
CN111108619B
CN111108619B CN201880059070.0A CN201880059070A CN111108619B CN 111108619 B CN111108619 B CN 111108619B CN 201880059070 A CN201880059070 A CN 201880059070A CN 111108619 B CN111108619 B CN 111108619B
Authority
CN
China
Prior art keywords
conductive
capacitor
electrode
upper container
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880059070.0A
Other languages
English (en)
Other versions
CN111108619A (zh
Inventor
王国镇
天池浩志
服部耕太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111108619A publication Critical patent/CN111108619A/zh
Application granted granted Critical
Publication of CN111108619B publication Critical patent/CN111108619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Abstract

一些实施例包含电容器。所述电容器具有第一电极，所述第一电极具有下部柱状部分以及位于所述下部柱状部分上方的上部容器部分。所述下部柱状部分具有外表面。所述上部容器部分具有内表面和外表面。介电材料衬在所述上部容器部分的所述内表面和所述外表面上并且衬在所述下部柱状部分的所述外表面上。第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸。所述第二电极通过所述介电材料与所述第一电极间隔开。一些实施例包含具有电容器的组合件(例如，存储器阵列)。一些实施例包含形成电容器的方法。

Description

电容器、包含电容器的集成组合件和形成集成组合件的方法
技术领域
电容器、包含电容器的集成组合件和形成具有电容器的集成组合件的方法。
背景技术
存储器是一种类型的集成电路系统并且用于电子系统中以存储数据。集成存储器通常被制造成单独存储器格的一或多个阵列。存储器格被配置成将存储器以至少两种不同的可选择状态保留或存储。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些单独存储器格可以被配置成存储两个以上水平或状态的信息。
示例存储器是动态随机存取存储器(DRAM)。DRAM单元格可以各自包括与晶体管结合的电容器。存储于DRAM单元格的电容器上的电荷可以对应于存储位。
期望开发适合于在DRAM和/或其它集成电路系统中使用的改进的电容器。
附图说明
图1是示例电容器配置的图解性横截面视图。
图1A和1B分别是沿图1的线A-A和B-B的横截面视图。
图2是具有相邻的一对示例电容器配置的示例组合件的图解横截面视图。
图3-15是用于形成图2的示例组合件的示例方法的处于示例过程阶段的示例构造的图解性横截面视图。图15的构造与图2的组合件相同。
图14A是沿图14的线A-A的横截面视图。
图16是示例存储器阵列的区域的示意图。
具体实施方式
一些实施例包含电容器，其中第一电极(存储节点)包含位于下部柱状部分上方的上部容器部分。介电材料沿容器部分的内侧壁和外侧壁，并且沿柱状部分的外侧壁。第二电极(板电极)也沿容器部分的内侧壁和外侧壁，并且沿柱状部分的外侧壁，并且通过介电材料与第一电极间隔开。
一些实施例包含认识到，由于沿容器型电容器的相对于柱状型电容器的存储节点的存储节点的表面积增加，容器型电容器可以有益地提供与类似尺寸的柱状型电容器相比更高的电容。还认识到，由于由柱状形存储节点提供的刚性柱状型电容器与容器型电容器相比可以有益地在结构上更稳定。另外，认识到，由于与容器型电容器的制造相关的困难，可以存在跨容器型电容器的阵列的如与柱状型电容器相比更宽的电容扩散。
一些实施例包含具有存储节点的新的电容器配置，所述存储节点将容器型结构与柱状型结构组合。如此在减少(或甚至消除)与容器型配置和柱状型配置中的任一个配置或两个配置相关联的缺点的同时，可以实现与待实现的容器型配置相关联的益处连同与柱状型配置相关联的益处。在一些实施例中，电容器存储节点的下部部分具有柱状型配置，并且电容器存储节点的上部部分具有容器型配置。参照图1-16描述示例实施例。
参照图1、1A和1B，展示了示例组合件10的区域，此区域包括示例电容器12。
电容器12包含第一电极14、第二电极16和位于第一电极与第二电极之间的介电材料18。
第一电极14包含下部柱状部分20和位于所述下部柱状部分上方的上部容器部分22。导电衬垫24具有位于第一电极14的下部柱状部分20内的下部部分，并且具有位于第一电极14的上部容器部分22内的上部部分。
下部支柱部分20也包含被导电衬垫24侧向包围的导电填充材料26。
导电衬垫24可以包括任何适合的一或多种导电组合物，如例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些示例实施例中，导电衬垫24可以包括TiN(氮化钛)、基本上由TiN组成或由TiN组成，其中化学式表明主要成分，而非特定化学计量。
导电填充材料26可以包括任何适合的一或多种导电组合物，如例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些示例实施例中，导电填充材料26包括掺杂硅(例如，导电掺杂多晶硅，如例如，n型掺杂多晶硅)、基本上由掺杂硅组成或由掺杂硅组成。
第一电极14的下部柱状部分20具有外边缘13和沿此外边缘的外表面15。介电材料18可以被看作被配置为沿外表面15延伸的衬垫。
第一电极14的上部容器部分22包含向上开口的容器28。容器28包含对应于导电衬垫24的上部部分的侧壁30，并且包含对应于导电填充材料26的上表面3的底部。第一电极14的上部容器部分22具有沿侧壁30的外边缘27的外表面29，并且具有沿侧壁30的内边缘31以及沿导电填充材料26的上表面3延伸的内表面33。介电材料18衬在上部容器部分22的内表面33和外表面29上。
介电材料18可以包括任何适合的一或多种绝缘组合物，并且在一些实施例中可以包括二氧化硅、氮化硅、氧化锆、氧化铝等中的一或多种。在一些示例实施例中，介电材料18可以包括一或多种高k材料，其中术语“高k”意指大于二氧化硅的介电常数的介电常数。例如，在一些示例实施例中，介电材料18可以包括氧化锆、基本上由氧化锆组成或由氧化锆组成。
电容器12的第二电极16包括导电材料32。导电材料32可以包括任何适合的一或多种导电组合物，如例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些示例实施例中，导电材料32可以包括氮化钛、基本上由氮化钛组成或由氮化钛组成。
电容器12的第二电极16沿第一电极14的下部柱状部分20的外表面15，并且还沿第一电极14的上部容器部分22的内表面33和外表面29。第二电极16通过介电材料18与第一电极14间隔开。
在所展示的实施例中，开口34保持处于向上开口的容器28的中心内。在其它实施例中，开口34可以填充有材料。填充开口34的材料可以是导电材料(例如，在一些实施例中，可以提供导电掺杂硅以填充开口34)或者可以是绝缘材料。
电容器12由基底36支撑。基底36可以包括任何适合的一或多种材料，并且在一些实施例中包括与第一电极14电耦接的导电柱38。导电柱也可以与晶体管40的第一源极/漏极区域耦接(图1中示意性地示出了晶体管40)。晶体管40可以包括与字线WL电耦接的栅极，并且可以包括与数位线DL电耦接的第二源极/漏极区域。电容器12可以是存储器阵列(例如，类似于以下参考图16所讨论的DRAM阵列的存储器阵列)内利用的大量基本上相同的电容器中的一个电容器，其中术语“基本上相同”意指在合理的制造容差和测量容差内相同。
导电柱38可以延伸穿过绝缘材料41。此绝缘材料可以包括任何适合的组合物或组合物的组合，并且在一些实施例中可以包括二氧化硅。
基底36可以是半导体衬底的一部分，并且具体地可以由下面的半导体材料支撑。此半导体材料可以例如包括单晶硅、基本上由单晶硅组成或由单晶硅组成。术语“半导体衬底”意指包括半导体材料的任何构造，所述半导体材料包含但不限于块状半导体材料，如半导体晶片(单独或在包括其它材料的组合件中)和半导体材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任何支承结构，包含但不限于以上所描述的半导体衬底。在一些实施例中，晶体管40的源极/漏极区域可以延伸到半导体衬底的半导体材料中。
支撑结构42、44和46为电容器12提供侧向支撑。支撑结构42、44和46可以一起被视为用于形成支撑电容器12的绝缘晶格。在所展示的实施例中，第一支撑结构42沿电容器12的底部，第二支撑结构44相对于电容器12大致居中，并且第三支撑结构44沿电容器12的顶部。在其它实施例中，支撑结构可以设置在沿电容器12的其它定位处。同样，尽管展示了三个支撑结构42、44和46，但在其它实施例中，可以存在多于三个支撑结构或者少于三个支撑结构。
支撑结构42、44和46可以包括任何适合的一或多种组合物。在一些实施例中，支撑结构42、44和46的所有支撑结构可以是彼此相同的组合物，并且在其它实施例中，支撑结构中的至少一个支撑结构可以是相对于支撑结构中的一或多种其它支撑结构的不同的组合物。在一些实施例中，支撑结构中的所有支撑结构可以包括氮化硅、基本上由氮化硅组成或由氮化硅组成。支撑结构42、44和46可以具有任何适合的竖直厚度，并且可以是彼此相同的竖直厚度，或者可以具有相对于彼此不同的竖直厚度。在所展示的实施例中，上部支撑结构46被示出为具有与其它支撑结构42和44相比更大的竖直厚度。在一些实施例中，上部支撑结构46可以形成为与其它支撑结构相比更厚，因为其为容器部分22的上部部分提供稳定性，而其它支撑结构42和44提供沿容器部分22和柱状部分20的基底的支撑，并且容器部分22的上部部分与容器部分22和柱状部分20的基底相比可以在结构上更不稳定。
第一电极14的上部容器部分22可以连接到沿任何适合的界面的下部柱状部分20。在所展示的实施例中，台阶48在靠近上容器部分22与下部柱状部分20连接的定位处沿导电衬垫24。衬垫24可以被看作包括位于容器部分22内的上部部分，并且包括位于柱状部分20内的下部部分，并且因此，台阶48可以被看作靠近导电衬垫24的上部部分连接到导电衬垫的下部部分的定位。在一些实施例中，台阶48可以被看作包含导电衬垫24的上部部分的相对于导电衬垫的下部部分的内边缘49横向插入的区域51。可替代地，台阶48可以被看作包括导电衬垫24的上部部分的外边缘27的位于导电衬垫的下部部分的外边缘13的横向内侧的区域。
在所展示的实施例中，支撑结构44(即，支撑绝缘晶格的一部分)直接抵靠台阶48的外边缘。
下部柱状部分20可以被看作高度为H1，并且上部容器部分22可以被看作高度为H2。电容器12可以被看作总高度为H，所述H为高度H1与H2的和。下部柱状部分的相对高度优选地足以为电容器12提供足够的支撑，并且仍小到足以实现要由上部容器部分22提供的电容器12内的大量的电容。在一些实施例中，柱状部分20的第一高度H1将至少约为电容器12的总高度H的一半，并且在一些实施例中，将小于总高度H的约一半。在一些实施例中，柱状部分20的第一高度H1将处于总高度H的约10％到此总高度的约75％的范围内；处于总高度H的约10％到此总高度的约60％的范围内；处于总高度H的约10％到此总高度的约50％的范围内；处于总高度H的约25％到此总高度的约50％的范围内等。
图1的电容器12是在柱状型部分上方具有容器型部分的示例配置。在其它实施例中，可以利用其它配置。例如，图2示出了包括一对相邻的电容器12a和12b的组合件10a的区域，电容器12a和12b中的每一个电容器包括底部电极(14a、14b)，所述底部电极在柱状型下部部分(20a、20b)上方具有容器型上部部分(22a、22b)。
在一些实施例中，电容器12a可以被称为第一电容器，并且电容器12b可以被称为第二电容器。第一电容器12a具有第一底部电极14a。第一底部电极包含位于第一下部柱状部分20a上方的第一上部容器部分22a。第一下部柱状部分包括第一柱状外表面15a，并且第一上部容器部分包括第一容器内表面33a和第一容器外表面29a。第二电容器12b具有第二底部电极14b。第二底部电极包含位于第二下部柱状部分20b上方的第二上部容器部分22b。第二下部柱状部分包括第二柱状外表面15b，并且第二上部容器部分包括第二容器内表面33b和第二容器外表面29b。
介电材料18沿第一柱状外表面15a、第一容器内表面33a、第一容器外表面29a、第二柱状外表面15b、第二容器内表面33b和第二容器外表面29b。
第一电容器12a具有第一上部电极16a，所述第一上部电极沿第一底部电极14a延伸，并且通过介电材料18与第一底部电极间隔开。第二电容器12b具有第二上部电极16b，所述第二上部电极沿第二底部电极14b延伸，并且通过介电材料18与第二底部电极间隔开。在所展示的实施例中，上部电极16a和16b彼此电耦接，并且可以被看作为与电容器12a和12b两者相关联的共同上部电极55的区域。
共同上部电极55包括以上参照图1所描述的导电材料32，并且进一步包括另外的导电材料50。另外的导电材料50可以包括任何适合的一或多种导电组合物，如例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，另外的导电材料50可以包括导电掺杂硅(例如，n型多晶硅)、基本上由导电掺杂硅组成或由导电掺杂硅组成。
凹陷部52向下延伸到第一上部容器部分22a和第二上部容器部分22b，并且与此些第一上部容器部分和第二上部容器部分中的每一个上部容器部分部分地重叠。上部容器部分22a/22b的区域54是凹陷的，并且上部容器部分22a/22b的区域56未凹陷(即，保持非凹陷)。
导电互连件58与共同上部电极55电耦接，并且在所示出的实施例中具有直接位于上部容器部分22a/22b的凹陷区域54上方的部分。可以使用导电互连件58将共同上部电极55耦接到适合的参考电压(例如，接地、VCC/2等)。导电互连件58可以包括任何适合的组合物或组合物的组合。在所展示的实施例中，导电互连件58包含直接抵靠共同上部电极55的第一材料60，并且包含位于第一材料上方的第二材料62。第一材料60和第二材料62可以包括任何适合的一或多种导电组合物，如例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属的组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，第一材料60可以包括导电掺杂半导体材料(例如，导电掺杂硅)、基本上由导电掺杂半导体材料组成或由导电掺杂半导体材料组成，并且第二材料62可以是含金属的材料。在一些示例实施例中，第二材料62可以包括钨、基本上由钨组成或由钨组成。在一些实施例中，材料60和50可以包括彼此相同的组合物(例如，两者均可以为n型掺杂多晶硅)，并且因此可以彼此融合而非如图2所示的离散型分离材料。
支撑结构42、44和46被设置成邻近电容器12a和12b，并且可以被看作被配置为向电容器提供结构支撑的支撑绝缘晶格。在所示出的实施例中，绝缘晶格的上部支撑结构46直接抵靠第一上部容器部分22a和第二上部容器部分22b的非凹陷区域56的上部部分。
第一电容器12a和第二电容器12b分别包括第一台阶48a和第二台阶48b，此些台阶类似于以上参照图1所描述的台阶48。绝缘晶格的支撑结构44直接抵靠第一台阶48a和第二台阶48b。
第一电容器12a和第二电容器12b被示出为由基底36支撑。导电柱38a和38b与第一电容器12a和第二电容器12b的底部电极14a和14b耦接。类似于图1的晶体管40的晶体管可以通过导电柱38a和38b耦接到底部电极14a和14b(图2中未示出此些晶体管)。在一些实施例中，电容器12a和12b可以被看作代表跨存储器阵列(例如，类似于以下参照图16所讨论的DRAM阵列的存储器阵列)形成的大量电容器。
以上所描述的电容器可以用任何适合的处理制造。参照图3-15描述了可以用于形成图2的相邻的电容器12a和12b的示例处理。
参照图3，构造64包括形成于基底36上方的堆叠66。堆叠66包含支撑结构42、44和46，所述支撑结构可以被称为晶格层。晶格层42、44和46可以包括任何适合的组合物或组合物的组合，并且在一些实施例中可以包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
堆叠66包括位于第二牺牲材料70上方的第一牺牲材料68，并且在所示出的实施例中，第一牺牲材料和第二牺牲材料通过晶格层44彼此间隔开。第一牺牲材料68和第二牺牲材料70可以包括任何适合的一或多种组合物。在一些实施例中，第一牺牲材料可以包括二氧化硅或非晶硅、基本上由二氧化硅或非晶硅组成或由二氧化硅或非晶硅组成，并且第二牺牲材料可以包括硼磷硅酸盐玻璃、基本上由硼磷硅酸盐玻璃组成或由硼磷硅酸盐玻璃组成。
堆叠66的各个结构可以利用任何适合的处理形成，所述任何适合的处理包含，例如，原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)等。
堆叠66的各个结构可以形成为任何适合的竖直厚度。在一些实施例中，晶格层42和44将形成为处于约10纳米(nm)到约50nm的范围内的竖直厚度(例如，约20nm的竖直厚度)，晶格层46将形成为处于约150nm到约300nm的范围内的竖直厚度(例如，约200nm的竖直厚度)，第一牺牲材料68将形成为处于约400nm到约700nm的范围内的竖直厚度(例如，约450nm的竖直厚度)，并且第二牺牲材料70将形成为处于约500nm到约800nm的范围内的竖直厚度(例如，约600nm的竖直厚度)。
基底36包括导电柱38a和38b。在一些应用中，此些导电柱可以与晶体管(图3中未示出，但是此些晶体管可以类似于以上参照图1所描述的晶体管40)的源极/漏极区域耦接。
参照图4，通过堆叠66形成了开口72a和72b，以使导电柱38a和38b的上表面暴露。开口72a和72b可以被看作为相邻的一对第一开口。尽管仅示出了两个开口，但是应当理解，此些开口可以代表在集成电路系统的制造期间(例如，在与存储器阵列相关联的电容器的制造期间)通过堆叠形成的大量开口。
开口72a和72b可以利用任何适合的处理形成。例如，在一些实施例中，可以在堆叠66的上表面上方设置图案化掩模(未示出)，以限定开口72a和72b的定位。随后，可以利用一或多个适合的蚀刻将图案从图案化掩模转移到堆叠中，并且从而制造开口72a和72b，并且然后可以将掩模去除而留下图4所示的构造。在所展示的实施例中，蚀刻底切位于晶格层44下面的牺牲材料70，并且因此分别在开口72a和72b内形成在晶格层44之下延伸的插入区域73a和73b。如果用于使开口72a和72b延伸穿过第二牺牲材料70的蚀刻条件具有各向同性分量，即使所述条件主要是各向异性的，此些插入区域也可以产生。插入区域73a和73b的大小可以通过控制用于使开口72a和72b延伸穿过牺牲材料70的蚀刻的各向同性分量和各向异性分量的相对量来控制。
参照图5，开口72a和72b内形成了导电衬垫24以使开口变窄，并且提供了导电填充材料26以填充变窄的开口。最终，导电衬垫24被示出为包括对应于第一开口72a内的第一导电衬垫24a的区域和对应于第二开口72b内的第二导电衬垫24b的区域。在以下参照图9所描述的处理阶段，第一导电衬垫24a和第二导电衬垫24b将彼此分离。
第一导电衬垫24a具有沿第一插入区域73a延伸的第一台阶48a，并且第二导电衬垫24b具有沿第二插入区域73b延伸的第二台阶48b。
导电衬垫24和导电填充材料26可以包括以上参照图1所描述的组合物。
第一开口72a内的导电衬垫24a和导电填充材料26一起形成第一导电结构74a，并且第二开口72b内的导电衬垫24b和导电填充材料26一起形成第二导电结构74b。
参照图6，从堆叠66的上部表面上方去除了导电填充材料26。可以利用任何适合的处理实现此去除。在一些实施例中，此处理可以包含材料26的干法回蚀刻(例如，多晶硅在材料26为导电掺杂硅的应用中的干法回蚀刻)。
参照图7，堆叠66的上表面上方和导电结构74a和74b的上表面上方形成了绝缘材料76。绝缘材料76可以包括任何适合的一或多种组合物，并且在一些实施例中可以包括二氧化硅，基本上由二氧化硅组成或由二氧化硅组成。
参照图8，绝缘材料76上方形成材料78和80。材料78可以包括光刻胶，并且材料80可以是多层抗蚀剂系统(例如，可以包括聚甲基丙烯酸甲酯)。可以对光刻胶78进行光刻图案化，以使开口82延伸穿过其中。
参照图9，开口82延伸到导电结构74a和74b，并且延伸到第一牺牲材料68。开口82可以被称为第二开口。第二开口82与第一导电结构74a和第二导电结构74b部分地重叠，并且使第一牺牲材料68暴露。第二开口82可以被看作与导电结构74a和74b中的每一个导电结构部分地重叠，并且使导电结构的区域凹陷，而使其它区域不凹陷。
参照图10，去除了材料76、80和78(图9)，并且也去除了第二牺牲材料68(图9)。材料68、76、78和80的去除可以通过任何适合的蚀刻或蚀刻的组合来实现。
在去除第一牺牲材料68(图9)之后，使处于导电结构74a与74b之间的晶格层44的区域暴露，此暴露区域在图10的处理阶段被标记为区域84。
参照图11，去除了晶格层44的暴露区域84(图10)，并且然后去除了第二牺牲材料70(图10)。
参照图12，从第一导电结构74a和第二导电结构74b中的每一个导电结构去除了导电填充材料26的一部分，以使第一导电结构和第二导电结构分别形成为第一底部电极14a和第二底部电极14b。可以通过任何适合的处理去除导电填充材料26。在一些实施例中，导电填充材料26包括多晶硅，并且利用四甲基氢氧化铵(TMAH)用湿法蚀刻去除。可以通过调节蚀刻剂浓度、蚀刻时间、温度等控制被去除的导电填充材料26的量。因此，被去除的导电填充材料26的量可以针对特定应用而定制。
第一底部电极14a具有第一下部柱状区域20a，所述第一下部柱状区域包括被第一导电衬垫24a的下部区域侧向包围的导电填充材料26的剩余部分。第一底部电极14a还具有包括第一导电衬垫24a的上部区域的第一上部容器区域22a。
第二底部电极14b具有第二下部柱状区域20b，所述第二下部柱状区域包括被第二导电衬垫24b的下部区域侧向包围的导电填充材料26的剩余部分。第二底部电极14b还具有包括第二导电衬垫24b的上部区域的第二上部容器区域22b。
参照图13，介电材料18形成为沿第一底部电极14a和第二底部电极14b。
参照图14，提供导电材料32和50以形成共同上部电极55。共同上部电极55沿介电材料18延伸，并且通过介电材料18与第一底部电极14a和第二底部电极14b间隔开。
开口86形成为延伸到上部电极55。在一些实施例中，开口86可以被看作处于底部电极14a和14b的凹陷区域上方。例如，底部电极14a和14b的凹陷区域被图解性地展示为大致位于图14中标记为“R”的区域内。开口86跨此区域R延伸。图14A示出了沿图14的线A-A的横截面并且图解性地展示了区域R相对于所示出的实施例的大致位置。
参照图15，导电互连件58形成为延伸到开口86(开口86在图14中被标记)并且与上部电极55电耦接。在所展示的实施例中，导电互连件58包括以上参考图2所描述的第一材料60和第二材料62。在一些实施例中，第一材料60可以包括直接抵靠上部电极55的导电掺杂半导体材料，并且第二材料62可以是含金属的材料。例如，材料60可以包括导电掺杂硅，并且材料62可以包括钨。
以上所描述的电容器可以用于如例如DRAM阵列等的存储器阵列。图16示意性地展示了示例DRAM阵列。所述阵列包含沿所述阵列的行延伸的多个字线WL1、WL2和WL3，并且包含沿所述阵列的列延伸的多个数位线DL1、DL2和DL3。存储器格90包括晶体管40与电容器12的组合。所述电容器可以具有图1的配置或图2的配置。如果电容器具有图2的配置，则电容器中的一些电容器将具有配置12a(图2)，而其它电容器具有配置12b(图2)。
图16的晶体管40中的每一个晶体管具有与字线(WL1、WL2、WL3)中的一个字线耦接的栅电极，并且具有与数位线(DL1、DL2、DL3)中的一个数位线耦接的源极/漏极区域。晶体管40中的每一个晶体管也具有与电容器12中的一个电容器电耦接的源极/漏极区域。电容器12中的每一个电容器具有与相关晶体管40的源极/漏极区域电耦接的存储节点(或底部电极)，并且具有与参考电压92电耦接的第二电极(或上部电极)。参考电压92可以是例如接地、VCC/2等。
图16的示意性展示示出了九个存储器格90。此些存储器格可以是大存储器阵列的一部分，并且可以代表所述阵列内的数百个、数千个、数百万个、数十亿个等存储器格。
以上所讨论的组合件和结构可以用于集成电路内(术语“集成电路”意指由半导体衬底支撑的电子电路)，并且可以并入到电子系统中。此些电子系统可以用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，并且可以包含多层多芯片模块。电子系统可以是广泛范围的系统中的任何系统，如例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞行器等。
除非另有说明，否则本文所描述的各种材料、物质、组合物等可以用现在已知的或待开发的任何适合的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“绝缘”可以用于描述具有电绝缘性质的材料。所述术语在本公开中被视为是同义的。在某些情况下使用术语“介电”并且在其它情况下使用术语“绝缘”(或“电绝缘”)可以用于在本公开内提供语言变化以简化下面的权利要求书内的前提基础，并且不用于表明任何显著的化学差异或电气差异。
各个实施例在附图中的特定朝向仅用于说明目的，并且在一些应用中，所述实施例可以相对于所示出的朝向旋转。本文提供的描述和下面的权利要求书涉及在各个特征之间具有所描述的关系的任何结构，而不论所述结构是处于附图的特定朝向中还是相对于此朝向旋转。
除非另有说明，否则所附展示的横截面视图仅示出横截面的平面内的特征，并且未示出横截面的平面后面的材料，以简化附图。
当结构在上文被称为“位于另一结构上”或“抵靠另一结构”时，所述结构可以直接位于另一结构上或者也可以存在中间结构。相比之下，当结构被称为“直接位于另一结构上”或“直接抵靠另一结构”时，不存在中间结构。
结构(例如，层、材料等)可以被称为“竖直延伸”以表明所述结构通常从下面的基底(例如，衬底)向上延伸。竖直延伸的结构可以相对于基底的上表面基本上正交地延伸或不延伸。
一些实施例包含电容器，所述电容器包含第一电极，所述第一电极具有下部柱状部分和位于所述下部柱状部分上方的上部容器部分。所述下部柱状部分具有外表面。所述上部容器部分具有内表面和外表面。介电材料衬在所述上部容器部分的所述内表面和所述外表面上并且衬在所述下部柱状部分的所述外表面上。第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸。所述第二电极通过所述介电材料与所述第一电极间隔开。
一些实施例包含具有下部柱状部分的电容器。所述下部柱状部分包含导电衬垫的下部部分，并且包含被所述导电衬垫的所述下部部分侧向包围的导电填充材料。所述下部柱状部分具有沿所述导电衬垫的所述下部部分的外边缘的外表面。上部容器部分位于所述下部柱状部分上方。所述上部容器部分包括向上开口的导电容器。所述向上开口的导电容器包括对应于所述导电衬垫的上部部分的侧壁，并且包括对应于所述导电填充材料的上表面的底部。所述上部容器部分具有沿所述侧壁的内边缘和沿所述导电填充材料的所述上表面的内表面，并且具有沿所述侧壁的外边缘的外表面。所述电容器的第一电极包括所述下部柱状部分和所述上部容器部分。介电材料衬在所述上部容器部分的所述内表面和所述外表面上，并且衬在所述下部柱状部分的所述外表面上。所述电容器的第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸。所述第二电极通过所述介电材料与所述第一电极间隔开。
一些实施例包含包括一对相邻的电容器的组合件。所述相邻的电容器中的一个电容器为第一电容器，并且所述相邻的电容器中的另一个电容器为第二电容器。所述第一电容器包括第一底部电极，所述第一底部电极包含位于第一上部容器部分之下的第一下部柱状部分。所述第一下部柱状部分包括第一柱状外表面。所述第一上部容器部分包括第一容器内表面和第一容器外表面。所述第二电容器包括第二底部电极，所述第二底部电极包含位于第二上部容器部分之下的第二下部支柱部分。所述第二下部柱状部分包括第二柱状外表面。所述第二上部容器部分包括第二容器内表面和第二容器外表面。介电材料沿所述第一柱状外表面、所述第一容器内表面、所述第一容器外表面、所述第二柱状外表面、所述第二容器内表面和所述第二容器外表面。共同上部电极沿所述第一底部电极和所述第二底部电极延伸，并且通过所述介电材料与所述第一底部电极和所述第二底部电极间隔开。凹陷部向下延伸到所述第一上部容器部分和所述第二上部容器部分并且与所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分部分地重叠。所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分的区域是凹陷的，并且所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分的其它区域是非凹陷的。导电互连件与所述共同上部电极电耦接并且位于所述第一上部容器部分和所述第二上部容器部分的凹陷区域上方。
一些实施例包含形成组合件的方法。形成堆叠以包括位于第二牺牲材料上方的第一牺牲材料，并且以包括位于所述第一牺牲材料与所述第二牺牲材料之间的晶格层。形成一对相邻的第一开口，以延伸穿过所述第一牺牲材料和所述第二牺牲材料并且穿过所述晶格层。形成沿所述相邻的第一开口的内表面的导电衬垫，以使所述相邻的第一开口变窄。所述相邻的第一开口中的一个第一开口内的所述导电衬垫为第一导电衬垫，并且所述相邻的第一开口中的另一个第一开口内的所述导电衬垫为第二导电衬垫。在所述变窄的相邻的第一开口内形成导电填充材料，以填充所述变窄的相邻的第一开口。所述相邻的第一开口中的所述一个第一开口内的所述导电填充材料连同所述第一导电衬垫一起形成第一导电结构，并且所述相邻的第一开口中的所述另一个第一开口内的所述导电填充材料连同所述第二导电衬垫一起形成第二导电结构。形成第二开口以与所述第一导电结构和所述第二导电结构部分地重叠。所述第二开口延伸到所述第一导电结构和所述第二导电结构的所述导电填充材料，并且延伸到所述第一牺牲材料。去除所述第一牺牲材料以使所述第一导电结构与所述第二导电结构之间的所述晶格层的区域暴露。去除所述晶格层的所述暴露区域，并且然后去除所述第二牺牲材料。去除来自所述第一导电结构和所述第二导电结构中的每一个导电结构的所述导电填充材料的一部分，以使所述第一导电结构和所述第二导电结构分别形成为第一底部电极和第二底部电极。所述第一底部电极具有第一下部柱状区域，所述第一下部柱状区域包括被所述第一导电衬垫的下部区域侧向包围的所述导电填充材料的第一剩余部分，并且具有第一上部容器区域，所述第一上部容器区域位于所述第一下部柱状区域上方并且包括所述第一导电衬垫的上部区域。所述第二底部电极具有第二下部柱状区域，所述第二下部柱状区域包括被所述第二导电衬垫的下部区域侧向包围的所述导电填充材料的第二剩余部分，并且具有第二上部容器区域，所述第二上部容器区域位于所述第二下部柱状区域上方并且包括所述第二导电衬垫的上部区域。沿所述第一底部电极和所述第二底部电极形成介电材料。沿所述介电材料形成共同上部电极，并且通过所述介电材料使所述共同上部电极与所述第一底部电极和所述第二底部电极间隔开。

Claims (24)

1.一种电容器，其包括：
下部柱状部分，所述下部柱状部分具有外表面；
上部容器部分，所述上部容器部分位于所述下部柱状部分上方，所述上部容器部分包括内表面和外表面，所述电容器的第一电极包括所述下部柱状部分和所述上部容器部分；
介电材料，所述介电材料衬在所述上部容器部分的所述内表面和所述外表面上并且衬在所述下部柱状部分的所述外表面上；以及
所述电容器的第二电极，所述第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸，所述第二电极通过所述介电材料与所述第一电极间隔开。
2.根据权利要求1所述的电容器，其中所述下部柱状部分具有第一高度，所述上部容器部分具有第二高度，并且所述第一高度和所述第二高度一起等于所述第一电极的总高度；并且其中所述第一高度为所述总高度的至少约一半。
3.根据权利要求1所述的电容器，其中所述下部柱状部分具有第一高度，所述上部容器部分具有第二高度，并且所述第一高度和所述第二高度一起等于所述第一电极的总高度；并且其中所述第一高度小于所述总高度的约一半。
4.根据权利要求1所述的电容器，其中所述下部柱状部分具有第一高度，所述上部容器部分具有第二高度，并且所述第一高度和所述第二高度一起等于所述第一电极的总高度；并且其中所述第一高度处于所述总高度的约10％到所述总高度的约75％的范围内。
5.一种电容器，其包括：
下部柱状部分，所述下部柱状部分包含导电衬垫的下部部分，并且包含被所述导电衬垫的所述下部部分侧向包围的导电填充材料，所述下部柱状部分具有沿所述导电衬垫的所述下部部分的外边缘的外表面；
上部容器部分，所述上部容器部分位于所述下部柱状部分上方，所述上部容器部分包括向上开口的导电容器，所述向上开口的导电容器包括对应于所述导电衬垫的上部部分的侧壁，并且包括对应于所述导电填充材料的上表面的底部，所述上部容器部分具有沿所述侧壁的内边缘和沿所述导电填充材料的所述上表面的内表面，并且具有沿所述侧壁的外边缘的外表面，所述电容器的第一电极包括所述下部柱状部分和所述上部容器部分；
介电材料，所述介电材料衬在所述上部容器部分的所述内表面和所述外表面上并且衬在所述下部柱状部分的所述外表面上；以及
所述电容器的第二电极，所述第二电极沿所述上部容器部分的所述内表面和所述外表面以及沿所述下部柱状部分的所述外表面延伸，所述第二电极通过所述介电材料与所述第一电极间隔开。
6.根据权利要求5所述的电容器，其中所述导电衬垫包括金属并且所述导电填充材料包括掺杂半导体材料。
7.根据权利要求6所述的电容器，其中所述导电衬垫包括钛并且所述导电填充材料包括掺杂硅。
8.根据权利要求7所述的电容器，其中所述导电衬垫包括TiN。
9.根据权利要求5所述的电容器，其包括台阶，所述台阶沿所述导电衬垫靠近所述导电衬垫的所述上部部分连接到所述导电衬垫的所述下部部分的位置，所述台阶包含所述导电衬垫的所述上部部分的相对于所述导电衬垫的所述下部部分的内边缘侧向插入的区域。
10.根据权利要求9所述的电容器，其包括绝缘晶格，所述绝缘晶格直接抵靠台阶的外边缘。
11.一种组合件，其包括：
一对相邻的电容器，所述相邻的电容器中的一个电容器为第一电容器，并且所述相邻的电容器中的另一个电容器为第二电容器，
所述第一电容器包括第一底部电极，所述第一底部电极包含位于第一上部容器部分之下的第一下部柱状部分，所述第一下部柱状部分包括第一柱状外表面，所述第一上部容器部分包括第一容器内表面和第一容器外表面，
所述第二电容器包括第二底部电极，所述第二底部电极包含位于第二上部容器部分之下的第二下部柱状部分，所述第二下部柱状部分包括第二柱状外表面，所述第二上部容器部分包括第二容器内表面和第二容器外表面；
介电材料，所述介电材料沿所述第一柱状外表面、所述第一容器内表面、所述第一容器外表面、所述第二柱状外表面、所述第二容器内表面和所述第二容器外表面；
共同上部电极，所述共同上部电极沿所述第一底部电极和所述第二底部电极延伸，并且通过所述介电材料与所述第一底部电极和所述第二底部电极间隔开；
凹陷部，所述凹陷部向下延伸到所述第一上部容器部分和所述第二上部容器部分并且与所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分部分地重叠，所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分的区域是凹陷的，并且所述第一上部容器部分和所述第二上部容器部分中的每一个上部容器部分的其它区域是非凹陷的；以及
导电互连件，所述导电互连件与所述共同上部电极电耦接并且位于所述第一上部容器部分和所述第二上部容器部分的凹陷区域上方。
12.根据权利要求11所述的组合件，其包括绝缘晶格，所述绝缘晶格直接抵靠所述第一上部容器部分和所述第二上部容器部分的所述非凹陷区域。
13.根据权利要求11所述的组合件，其中所述导电互连件包含直接抵靠所述共同上部电极的导电掺杂半导体材料，并且包含直接抵靠所述导电掺杂半导体材料的含金属的材料。
14.根据权利要求13所述的组合件，其中所述导电掺杂半导体材料包括导电掺杂硅，并且其中所述含金属的材料包括钨。
15.根据权利要求11所述的组合件，其包括第一台阶，所述第一台阶靠近所述第一下部柱状部分连接到所述第一上部容器部分的位置，并且包括第二台阶，所述第二台阶靠近所述第二下部柱状部分连接到所述第二上部容器部分的位置，所述第一台阶包括所述第一容器外表面的相对于所述第一柱状外表面的区域插入的区域，所述第二台阶包括所述第二容器外表面的相对于所述第二柱状外表面的区域插入的区域。
16.根据权利要求15所述的组合件，其包括绝缘晶格，所述绝缘晶格直接抵靠所述第一台阶和所述第二台阶。
17.一种形成组合件的方法，其包括：
形成堆叠，所述堆叠包括位于第二牺牲材料上方的第一牺牲材料，并且包括位于所述第一牺牲材料与所述第二牺牲材料之间的晶格层；
形成一对相邻的第一开口，所述一对相邻的第一开口延伸穿过所述第一牺牲材料和所述第二牺牲材料并且穿过所述晶格层；
形成沿所述相邻的第一开口的内表面的导电衬垫，以使所述相邻的第一开口变窄，所述相邻的第一开口中的一个第一开口内的所述导电衬垫为第一导电衬垫，并且所述相邻的第一开口中的另一个第一开口内的所述导电衬垫为第二导电衬垫；
在所述变窄的相邻的第一开口内形成导电填充材料，以填充所述变窄的相邻的第一开口，所述相邻的第一开口中的所述一个第一开口内的所述导电填充材料连同所述第一导电衬垫一起形成第一导电结构，并且所述相邻的第一开口中的所述另一个第一开口内的所述导电填充材料连同所述第二导电衬垫一起形成第二导电结构；
形成第二开口以与所述第一导电结构和所述第二导电结构部分地重叠，所述第二开口延伸到所述第一导电结构和所述第二导电结构的所述导电填充材料，并且延伸到所述第一牺牲材料；
去除所述第一牺牲材料以使所述第一导电结构与所述第二导电结构之间的所述晶格层的区域暴露；
去除所述晶格层的所述暴露区域，并且然后去除所述第二牺牲材料；
从所述第一导电结构和所述第二导电结构中的每一个导电结构去除所述导电填充材料的一部分，以使所述第一导电结构和所述第二导电结构分别形成为第一底部电极和第二底部电极，所述第一底部电极具有第一下部柱状区域，所述第一下部柱状区域包括被所述第一导电衬垫的下部区域侧向包围的所述导电填充材料的第一剩余部分，并且具有第一上部容器区域，所述第一上部容器区域位于所述第一下部柱状区域上方并且包括所述第一导电衬垫的上部区域，所述第二底部电极具有第二下部柱状区域，所述第二下部柱状区域包括被所述第二导电衬垫的下部区域侧向包围的所述导电填充材料的第二剩余部分，并且具有第二上部容器区域，所述第二上部容器区域位于所述第二下部柱状区域上方并且包括所述第二导电衬垫的上部区域；
形成沿所述第一底部电极和所述第二底部电极的介电材料；以及
形成共同上部电极，所述共同上部电极沿所述介电材料并且通过所述介电材料与所述第一底部电极和所述第二底部电极间隔开。
18.根据权利要求17所述的方法，其中所述形成所述一对相邻的所述第一开口产生在所述相邻的第一开口中的所述一个第一开口内延伸到所述晶格层下方的第一插入区域，并且产生在所述相邻的第一开口中的所述另一个第一开口内延伸到所述晶格层下方的第二插入区域，其中所述第一导电衬垫具有沿所述第一插入区域延伸的第一台阶，并且其中所述第二导电衬垫具有沿所述第二插入区域延伸的第二台阶。
19.根据权利要求17所述的方法，其中所述晶格层包括氮化硅。
20.根据权利要求17所述的方法，其中所述第一牺牲材料包括二氧化硅，并且所述第二牺牲材料包括硼磷硅酸盐玻璃。
21.根据权利要求17所述的方法，其中所述第一牺牲材料包括非晶硅，并且所述第二牺牲材料包括硼磷硅酸盐玻璃。
22.根据权利要求17所述的方法，其包括形成与所述共同上部电极电耦接的导电互连件。
23.根据权利要求22所述的方法，其中所述导电互连件包含直接抵靠所述共同上部电极的导电掺杂半导体材料，并且包含直接抵靠所述导电掺杂半导体材料的含金属的材料。
24.根据权利要求23所述的方法，其中所述导电掺杂半导体材料包括导电掺杂硅，并且其中所述含金属的材料包括钨。
CN201880059070.0A 2017-11-16 2018-07-12 电容器、包含电容器的集成组合件和形成集成组合件的方法 Active CN111108619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/814,882 US10290422B1 (en) 2017-11-16 2017-11-16 Capacitors and integrated assemblies which include capacitors
US15/814,882 2017-11-16
PCT/US2018/041737 WO2019099066A1 (en) 2017-11-16 2018-07-12 Capacitors, integrated assemblies including capacitors, and methods of forming integrated assemblies

Publications (2)

Publication Number Publication Date
CN111108619A CN111108619A (zh) 2020-05-05
CN111108619B true CN111108619B (zh) 2023-10-20

Family

ID=66431364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880059070.0A Active CN111108619B (zh) 2017-11-16 2018-07-12 电容器、包含电容器的集成组合件和形成集成组合件的方法

Country Status (3)

Country Link
US (2) US10290422B1 (zh)
CN (1) CN111108619B (zh)
WO (1) WO2019099066A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177266B2 (en) * 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
CN114188301A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体结构及其制作方法
CN112071841A (zh) * 2020-09-17 2020-12-11 芯盟科技有限公司 半导体结构及其形成方法
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11355531B1 (en) 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874303A (zh) * 2007-11-26 2010-10-27 美光科技公司 半导体构造、形成电容器的方法及形成dram阵列的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010051131A1 (en) * 1996-06-19 2001-12-13 Evan C. Unger Methods for delivering bioactive agents
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
DE102005047111B3 (de) * 2005-09-30 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung eines MIM-Kondensators
US7449739B2 (en) 2006-01-25 2008-11-11 Infineon Technologies Ag Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor
US7659602B2 (en) 2008-06-02 2010-02-09 Qimonda Ag Semiconductor component with MIM capacitor
KR101810531B1 (ko) 2011-11-23 2017-12-20 삼성전자 주식회사 반도체 장치 및 그 제조 방법
WO2015117222A1 (en) 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
US9230966B2 (en) * 2014-04-09 2016-01-05 Nanya Technology Corp. Capacitor and method of manufacturing the same
US9997520B2 (en) 2015-07-31 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with capacitor and method for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874303A (zh) * 2007-11-26 2010-10-27 美光科技公司 半导体构造、形成电容器的方法及形成dram阵列的方法

Also Published As

Publication number Publication date
CN111108619A (zh) 2020-05-05
US10566136B2 (en) 2020-02-18
US20190221366A1 (en) 2019-07-18
US10290422B1 (en) 2019-05-14
US20190148066A1 (en) 2019-05-16
WO2019099066A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN111108619B (zh) 电容器、包含电容器的集成组合件和形成集成组合件的方法
US7829410B2 (en) Methods of forming capacitors, and methods of forming DRAM arrays
US6537870B1 (en) Method of forming an integrated circuit comprising a self aligned trench
US5959322A (en) Isolated SOI memory structure with vertically formed transistor and storage capacitor in a substrate
CN110383477B (zh) 具有与存取装置耦合的主体连接线的设备
US20200203357A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
US11094699B1 (en) Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
US11417661B2 (en) Integrated assemblies comprising stud-type capacitors
CN104979163A (zh) 电容器及其制作方法
US20200286895A1 (en) Integrated Assemblies Having Shield Lines Between Digit Lines, and Methods of Forming Integrated Assemblies
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
US11626406B2 (en) Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
WO2021041027A1 (en) An array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
CN114078779A (zh) 集成电路存储器及其制备方法、半导体集成电路器件
EP3762966A1 (en) Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
US20090114970A1 (en) Embedded dram with increased capacitance and method of manufacturing same
US20020127795A1 (en) Semiconductor device having trench capacitor and method for manufacturing the same
US5783848A (en) Memory cell
JPH07202023A (ja) 半導体記憶装置及びその製造方法
CN116507120A (zh) 半导体结构及其制造方法
CN116940109A (zh) 存储器、半导体结构及其形成方法
JPH02134866A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant