CN114188301A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114188301A
CN114188301A CN202010963896.9A CN202010963896A CN114188301A CN 114188301 A CN114188301 A CN 114188301A CN 202010963896 A CN202010963896 A CN 202010963896A CN 114188301 A CN114188301 A CN 114188301A
Authority
CN
China
Prior art keywords
layer
lower electrode
electrode
dielectric layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010963896.9A
Other languages
English (en)
Inventor
朱柄宇
洪海涵
余崟魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010963896.9A priority Critical patent/CN114188301A/zh
Priority to PCT/CN2021/103800 priority patent/WO2022052596A1/zh
Priority to US17/504,800 priority patent/US11984357B2/en
Publication of CN114188301A publication Critical patent/CN114188301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底，所述基底内具有导电结构；依次层叠的第一下电极和第二下电极，所述第一下电极位于所述第二下电极和所述基底之间，所述第一下电极呈柱状，所述第二下电极呈凹槽状，所述第一下电极与所述导电结构电连接；第一介电层和第一上电极，所述第一介电层覆盖所述第一下电极的侧壁表面，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；第二介电层和第二上电极，所述第二介电层覆盖所述第二下电极的内壁和底面，所述第二上电极填充于所述第二下电极的凹槽内。本发明提供了一种新的电容结构，有利于提高单个电容结构的电容值。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着半导体结构尺寸微缩，要增大单个电容结构的电容值或保持单个电容的电容值变得越来越困难。在使用同一介电层材料时，只有增加电极板表面积或减薄介电层厚度才能实现电容值的增加，但是后者可能会导致漏电流过高的问题。
因此，改变电容结构以增加电极板表面积，是当前增大电容结构的电容值的重要发展方向。
发明内容
本发明实施例提供了一种半导体结构及其制作方法，有利于提高单个电容结构的电容值。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底内具有导电结构；依次层叠的第一下电极和第二下电极，所述第一下电极位于所述第二下电极和所述基底之间，所述第一下电极呈柱状，所述第二下电极呈凹槽状，所述第一下电极与所述导电结构电连接；第一介电层和第一上电极，所述第一介电层覆盖所述第一下电极的侧壁表面，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；第二介电层和第二上电极，所述第二介电层覆盖所述第二下电极的内壁和底面，所述第二上电极填充于所述第二下电极的凹槽内。
另外，在垂直于所述基底表面的方向上，所述第一下电极的顶面的正投影位于所述第二下电极的底面的正投影内。如此，有利于保证在第二下电极的形成位置具有一定的位置偏差的情况下，第一下电极13的顶面与第二下电极的底面有较大的接触面积，保证第一下电极与第二下电极之间具有良好的信号传输效果，从而提高半导体结构的性能。
另外，所述半导体结构还包括：支撑层，所述支撑层位于相邻所述第一下电极之间。支撑层的设置有利于避免第一下电极的高宽比较大而发生倾倒或坍塌，同时有利于提高第一下电极相对于基底的最大高度，使得第一下电极具有较大的侧壁表面积，进而可利用第一下电极形成具有较大电容值的电容结构。
另外，所述支撑层包括第一支撑层和第二支撑层，所述第一支撑层位于所述第一下电极底部之间，所述第二支撑层位于所述第一下电极顶部之间。采用分别位于第一下电极底部之间和顶部之间的多层支撑层支撑第一下电极，有利于避免第一下电极底部或顶部发生倾斜，进而保证第一下电极具有较好的结构稳定性。
另外，所述支撑层还包括第三支撑层，所述第三支撑层位于所述第二下电极底部之间，所述第三支撑层用于支撑所述第二下电极。第三支撑层的设置有利于避免第二下电极底部发生倾斜，进而保证第二下电极具有较好的结构稳定性。
另外，相邻所述第二下电极底部之间的所述第三支撑层沿所述基底表面方向上的尺寸小于相邻所述第一下电极顶部之间的所述第二支撑层沿所述基底表面方向上的尺寸。
另外，相邻所述第二下电极底部之间的所述第三支撑层沿所述基底表面方向上的尺寸相同；所述第一下电极顶部之间的所述第二支撑层沿所述基底表面方向上的尺寸不同。
另外，沿所述基底表面方向上的尺寸较大的所述第一下电极顶部之间的所述第二支撑层与其下方的所述第一上电极直接接触；沿所述基底表面方向上的尺寸较小的所述第一下电极顶部之间的所述第二支撑层与其下方的所述第一介电层直接接触。
另外，部分所述第二支撑层与所述第三支撑层为一体化结构。
另外，所述第一介电层包覆所述第一上电极，且所述第一介电层具有暴露所述第一上电极的过孔；所述支撑层具有回填部，所述回填部填充所述过孔。
另外，所述第一上电极位于相邻所述第一介电层之间，所述第一上电极内具有第一空隙。
另外，所述半导体结构还包括：隔离层，所述隔离层位于相邻所述第二下电极之间，且所述隔离层内具有第二空隙。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底，所述基底内具有导电结构；形成与所述导电结构电连接的第一下电极，所述第一下电极呈柱状；在所述第一下电极侧壁表面依次形成第一介电层和第一上电极，所述第一介电层位于所述第一下电极和所述第一上电极之间；在形成所述第一上电极之后，在所述第一下电极远离所述基底的一侧形成第二下电极，所述第二下电极呈凹槽状；在所述第二下电极内壁和底面形成第二介电层，并形成填充所述第二下电极的凹槽的第二上电极。
另外，形成所述第一下电极的步骤包括：在所述基底上形成第一介质层，所述第一介质层包括在垂直于所述基底方向上依次层叠的第一支撑层、第一牺牲层和第二支撑层；依次刻蚀所述第二支撑层、所述第一牺牲层和所述第一支撑层，形成暴露所述导电结构的第一电极槽；填充所述第一电极槽，形成第一下电极。
另外，形成所述第一介电层和所述第一上电极的工艺步骤包括：刻蚀所述第二支撑层，形成过孔；通过所述过孔进行湿法刻蚀工艺，去除所述第一牺牲层；通过所述过孔进行第一沉积工艺，在所述第一下电极侧壁表面形成第一介电层；通过所述过孔进行第二沉积工艺，在所述第一介电层远离所述第一下电极的一侧形成第一上电极。
另外，在形成所述第一上电极之后，回填所述过孔，形成回填部。
另外，形成所述第二下电极的工艺步骤包括：在所述第一下电极远离所述基底的一侧形成第二介质层；刻蚀所述第二介质层，形成暴露所述第一下电极的第二电极槽，在垂直于所述基底表面的方向上，所述第一下电极的顶面的正投影位于所述第二电极槽的底面的正投影内；进行第三沉积工艺，形成覆盖所述第二电极槽侧壁和底面的所述第二下电极。
另外，第二介质层包括依次层叠的第三支撑层和第二牺牲层；所述刻蚀所述第二介质层，包括：依次刻蚀所述第二牺牲层和所述第三支撑层。
另外，在形成所述第二下电极之后，去除位于相邻第二下电极之间的第二牺牲层；在所述第二下电极外壁形成隔离膜，相邻所述隔离膜之间具有第二空隙；对所述第二空隙顶部进行封口，形成封口层，所述封口层、所述隔离膜以及所述第二空隙构成隔离层。
另外，所述在形成所述第二下电极之后，去除位于相邻第二下电极之间的第二牺牲层之前，还包括：在形成所述第二下电极的所述第二电极槽中填充第三介质层。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，半导体结构包括依次层叠的第一下电极和第二下电极，第一下电极用于构成第一类电容结构，第二下电极用于构成第二类电容结构，第一类电容结构与第二类电容结构串联，如此，在半导体结构的电容值维持不变的情况，形成任一类电容结构时无需刻蚀深宽比过大的沟道，有利于保证每一类电容结构的沟道结构满足预设的结构要求，避免出现刻蚀缺陷；同时，由于每一类电容结构的沟道长度可以做到相对较短，有利于避免电容结构在形成过程中因为具有较高的深宽比而发生倾倒或坍塌，进而降低工艺难度，保证半导体结构具有较高的结构稳定性；此外，由于半导体结构由不同类的电容结构串联而成，因此，相对于单一类的电容结构，本发明实施例提供的电容结构可具有更大的电容值。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图23为本发明一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；
图24至图25为本发明又一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图23为本发明一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
参考图1，提供基底110，基底110内具有导电结构111；在基底110上形成第一介质层120。
导电结构111既可以是位于基底110内的独立导电结构，也可以是基底110的导电接触区域，例如基底110的材料为多晶硅，导电结构111为基底110的掺杂区。
本实施例中，第一介质层120包括在垂直于基底110的方向上依次层叠的第一支撑层121、第一牺牲层122和第二支撑层123，第一支撑层121的硬度和第二支撑层123的硬度大于第一牺牲层122的硬度。第一支撑层121和第二支撑层123用于支撑后续形成的第一下电极，有利于避免第一下电极发生倾倒或坍塌。
其中，第一支撑层121和第二支撑层123的材料包括氮化物，第一支撑层121和第二支撑层123可采用化学气相沉积工艺或原子层沉积工艺进行单片式或炉管式的机台反应形成；第一牺牲层122的材料包括氧化物或硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)，第一牺牲层122可采用化学气相沉积工艺形成。
本实施例中，第一下电极之间具有两层支撑层，第一支撑层121位于后续形成的第一下电极底部之间，第二支撑层123位于后续形成的第一下电极顶部之间。如此，能够对第一下电极底部和顶部同时进行支撑和固定，进一步避免第一下电极发生倾倒或坍塌；同时，由于第一支撑层121和第二支撑层123分别位于第一介质层120顶部和底部，第一牺牲层122可作为一个整体存在而非被分割为多个间隔的膜层，如此，有利于降低后续去除牺牲层122的难度，以及降低通过支撑层上的过孔均匀沉积第一介电层的难度，保证半导体结构具有良好的电学性能。
在其他实施例中，第一下电极之间仅具有单层支撑层，单层支撑层既可以位于第一下电极底部之间，也可以位于第一下电极顶部之间，还可以位于第一下电极之间的任意位置。
本实施例中，由于第一下电极形成于第一介质层120中，因此，第一介质层120在垂直于基底110方向上的厚度等同于后续所要形成的用于填充第一下电极的沟道长度。本实施例对第一介质层120在垂直于基底110表面方向上的厚度没有具体限定，第一介质层120在垂直于基底110表面方向上的厚度可以为1000nm～1500nm，例如1100nm、1250nm或1400nm。
参考图2，依次刻蚀第二支撑层123、第一牺牲层122和第一支撑层121，形成暴露导电结构111的第一电极槽124。
第一电极槽124用于填充导电材料形成第一下电极。
本实施中，多个分立的第一电极槽124呈阵列排布；在其他实施例中，仅具有单个第一电极槽或多个分立的第一电极槽无规律排布。
用于刻蚀形成第一电极槽124的掩膜版可以使用平版印刷术制成，也可以使用双重成像技术制成；此外，刻蚀第一介质层120的刻蚀剂可以是包含SF6、CFx、Cl2和Ar的混合气体，其中Ar主要起到清扫作用；此外，刻蚀工艺包括偏压刻蚀工艺，采用偏压刻蚀工艺进行刻蚀有利于提高第一电极槽124的位置精度，进而使得不同的导电结构之间具有较好的信号传输效果。
参考图3和图4，填充第一电极槽124(参考图2)，形成第一下电极膜130；回刻第一下电极膜130，形成的第一下电极13。
本实施例中，采用沉积工艺形成第一下电极膜130，第一下电极膜130填充满第一电极槽124并覆盖第二支撑层123顶面；采用平坦化工艺或者干法刻蚀工艺去除覆盖第二支撑层123顶面的第一下电极膜130，形成多个分立的第一下电极13。
其中，第一下电极13的材料包括钛、氮化钛或钨等导电材料，第一下电极13既可以是由单一材料构成的单层结构，也可以是由多层导电膜层组成的叠层结构。
参考图5和图6，刻蚀第二支撑层123，形成过孔125，过孔125暴露出第一牺牲层122。
本实施例中，通过具有开口图案125a的掩膜版对第二支撑层123进行刻蚀工艺，开口图案125a的数量为两个，开口图案125a的形状为圆形；在其他实施例中，开口图案的数量还可以是一个或两个以上，开口图案的形状还可以是正方形、六边形等形状。
其中，开口图案125a的数量和投影面积可以根据后续需要刻蚀去除的第一牺牲层122在垂直于基底110表面方向上的正投影面积进行设定，第一牺牲层122的正投影面积越大，开口图案125a的数量越多和/或开口图案125a的投影面积越大。如此，有利于缩短后续刻蚀去除第一牺牲层122的工艺时间，提高工艺效率。
本实施例中，在垂直于基底110表面的方向上，每一开口图案125a的正投影不仅覆盖多个第一下电极13之间的区域，还与至少一第一下电极13的正投影部分重合。如此，有利于扩大单一过孔125的大小，刻蚀剂可通过较大的过孔125以更快的速率刻蚀第一牺牲层122，缩短刻蚀工艺耗时。
此外，相邻的三个第一下电极13呈等边三角排列，开口图案125a的中心的正投影与每一第一下电极13的中心轴线距离相等。如此，有利于避免过孔125的刻蚀对不同的第一下电极13造成不同的影响，保证不同第一下电极13具有相同或相近的性能，有利于提高半导体结构的性能稳定性。
本实施例中，第一下电极13包括位于中心位置的第一部分13a和环绕于第一部分13a且与第二支撑层123接触的第二部分13b，在刻蚀第二支撑层123的过程中，由于同一刻蚀工艺对第二支撑层123和第一下电极13的刻蚀选择比无法做到无限大，这导致刻蚀剂会刻蚀去除接触到的第二部分13b。如此，在截面方向AA上，过孔125的宽度大于相邻第一下电极13之间的第二支撑层123的宽度。
参考图7，通过过孔125进行湿法刻蚀工艺，去除第一牺牲层122(参考图6)。
由于湿法刻蚀工艺是通过刻蚀液对第一牺牲层122进行刻蚀，在刻蚀完成后的去除刻蚀液的工艺步骤中，流动的刻蚀液会对第一下电极13施加压应力。设置第一支撑层121和第二支撑层123，有利于避免该压应力导致第一下电极13发生倾倒或者坍塌，保证第一下电极13具有良好的结构稳定性。
参考图8，通过过孔125进行第一沉积工艺，形成第一介电膜131a。
第一沉积工艺包括气相沉积工艺或原子层沉积工艺，第一介电膜131a的覆盖区域与气相前驱物或承载前驱物的载气的可接触区域相同。具体地，第一介电膜131a覆盖第一下电极13的侧壁表面和顶面、第一支撑层121的顶面以及第二支撑层123的顶面和底面。
本实施例中，第一介电膜131a的材料具有高介电常数，第一介电膜131a的材料包括ZrO、AlO、HfO、SiO、NbO或SiN中的至少一者，第一介电膜131a既可以由单一材料构成的单层结构，也可以是由多层导电膜层组成的叠层结构，叠层结构可采用炉管式或单片式的原子层沉积工艺形成。
参考图9，通过过孔125(参考图8)进行第二沉积工艺，在第一介电膜131a远离第一下电极13的一侧形成第一上电极膜132a。
第二沉积工艺包括气相沉积工艺或原子层沉积工艺，第一上电极膜132a的覆盖区域与气相前驱物或承载前驱物的载气的可接触区域相同。
本实施例中，在形成第一上电极膜132a的过程中，可通过控制第二沉积工艺的沉积速率，使得第一上电极膜132a内具有位于相邻第一下电极13之间的第一间隙132b。第一间隙132b的设置有利于降低相邻电容因耦合作用而产生的误码率。
其中，形成第一间隙132b的工艺步骤可包括：先进行沉积速率较慢的第二沉积工艺，以在第一介电膜131a远离第一下电极13一侧形成第一上电极膜132a，第一上电极膜132a内具有未进行沉积的间隙；当未进行沉积的间隙的大小满足预设要求时，加快第二沉积工艺的沉积速率，以实现快速封口，形成第一间隙132b。
参考图10和图11，依次刻蚀第一上电极膜132a(参考图9)和第一介电膜131a(参考图9)，形成第一上电极132和第一介电层131。
第一下电极13、第一介电层131以及第一上电极132构成第一类电容结构，即柱形电容结构。
本实施例中，依次刻蚀位于第二支撑层123顶部的部分第一上电极膜132a以及位于第二支撑层123内的部分第一上电极膜132a，即刻蚀去除过孔125内的第一上电极膜132a，形成第一上电极132。刻蚀去除过孔125内的第一上电极膜132a的目的在于预留空间以填充绝缘介质，使得第一上电极132与后续形成的第二下电极电隔离，避免不同电容结构之间的信号干扰等问题，保证半导体结构具有较好的信号稳定性。
本实施例中，刻蚀第一介电膜131a的目的在于暴露出第一上电极132顶面，以使第一下电极132能够与后续形成的第二下电极电连接，以及减薄半导体结构的厚度，使得半导体结构具有较小的封装尺寸。
本实施例中，第一介电层131覆盖过孔125侧壁。当第一介电层131覆盖过孔125侧壁时，在横截方向AA(未图示)上，后续填充过孔125形成的回填部的宽度由第一介电层131的厚度决定，回填部的宽度可以大于、小于或等于相邻第一下电极13顶部之间的第二支撑层123的宽度。
在其他实施例中，参考图12，第一介电层231仅位于过孔225底部。
当第一介电层231仅位于过孔225底部时，后续填充满过孔225的回填部用于隔离第一上电极232和后续形成的第二下电极，以及隔离相邻第一下电极23；此外，由于在横截方向AA(未图示)上，过孔225的宽度大于位于相邻第一下电极23之间的第二支撑层223的宽度，因此，后续填充于过孔225内的回填部的宽度大于位于相邻第一下电极23之间的第二支撑层223的宽度，即第一下电极23之间的第二支撑层223沿基底210表面方向上的尺寸不同。
相应地，沿基底210表面方向上的尺寸较大的第一下电极23之间的第二支撑层223，即回填部与其下方的第一上电极232直接接触，沿基底210表面方向上的尺寸较小的第一下电极23顶部之间的第二支撑层223与其下方的第一介电层231直接接触。
参考图13，在第一下电极13远离基底110的一侧形成第二介质层14。
本实施例中，第二介质层14包括位于依次层叠的第三支撑膜141a和第二牺牲层142，第三支撑膜141a用于形成第三支撑层，以支撑和固定后续形成的第二下电极，有利于避免后续形成的第二下电极倾倒或坍塌。
本实施例中，在沉积形成第三支撑膜141a的过程中，还对过孔125(参考图11)进行回填，形成第二支撑层123的回填部，回填部用于隔离第一上电极132和后续形成的第二下电极。
由于后续是在第二介质层14内形成第二下电极，因此第二介质层14的在垂直于基底110方向上的厚度决定了后续形成的第二下电极的高度。需要说明的是，本文并不对第一下电极13的厚度、第二下电极的厚度以及两者的大小关系进行限制。
参考图14，刻蚀第二介质层14(参考图13)，形成暴露第一下电极13顶面的第二电极槽14a。
本实施例中，在垂直于基底110表面的方向，第一下电极13的顶面的正投影位于第二电极槽14a的底面的正投影内。如此，有利于保证在第二下电极的形成位置具有一定的位置偏差的情况下，第一下电极13的顶面与后续形成的第二下电极的底面有较大的接触面积，保证第一下电极13与第二下电极之间具有良好的信号传输效果。
本实施例中，在形成第二电极槽14a的过程中，刻蚀掉部分第三支撑膜141a(参考图13)，形成第三支撑层141，第三支撑层141位于相邻第二电极槽14a的底部之间。由于第二电极槽141的底部尺寸大于第一下电极13的顶部尺寸，因此，相邻第二下电极底部之间的第三支撑层141沿基底110表面方向上的尺寸小于相邻第一下电极13顶部之间的第二支撑层123沿基底110表面方向上的尺寸。
本实施例中，由于回填部是在形成第三支撑膜141a(参考图13)时同时形成的，因此回填部与第三支撑层141为一体化结构；此外，与第二支撑层123不同的是，相邻第二电极槽14a底部之间的第三支撑层141沿基底110表面方向上的尺寸相同。
参考图15和图16，进行第三沉积工艺，形成覆盖第二电极槽14a侧壁和底面以及覆盖第二牺牲层142顶面的第二下电极膜151a；向第二电极槽14a内填充第三介质层143。
第三介质层143的填充有利于避免后续工艺步骤对位于第二电极槽14a底部和侧壁的第二下电极膜151a造成损伤，保证第二下电极膜151a具有较好的电学特性；此外，第三介质层143还起到支撑第二下电极151侧壁的作用，避免第二下电极膜151a侧壁在刻蚀掉第二牺牲层142之后发生倾倒或坍塌。
参考图17，进行平坦化工艺，去除覆盖第二牺牲层142顶面的第二下电极膜151a，形成多个分立的第二下电极151。
本实施例中，平坦化工艺后的第三介质层143顶面与第二下电极151顶面平齐；在其他实施例中，平坦化工艺后的第三介质层顶面低于第二下电极顶面。
参考图18，去除位于相邻第二下电极151之间的第二牺牲层142(参考图17)。
本实施例中，刻蚀第二牺牲层142以预留空间形成新的隔离层，隔离层的介电常数小于第二牺牲层142的介电常数。如此，有利于屏蔽相邻第二下电极151之间的信号干扰，降低因耦合效应而产生的误码率。
在其他实施例中，第二牺牲层具有较低的介电常数时，也可以以剩余的第二牺牲层作为隔离层，以减少工艺步骤。
参考图19，在第二下电极151外壁形成隔离膜144，相邻隔离膜144之间具有第二空隙145；对第二空隙145顶部进行封口，形成封口层146，封口层146、隔离膜144以及第二空隙145构成隔离层147。
本实施例中，可采用原子层沉积工艺或化学气相沉积工艺形成覆盖第二下电极151外壁和第三支撑层141顶面的隔离膜144，隔离膜144用于隔离相邻第二下电极151，避免相邻第二下电极151在发生倾斜的情况下电接触，保证半导体结构具有较高的性能稳定性；空气具有最小的介电常数，设置包含空气间隙145的隔离层147，有利于减小隔离层147的介电常数，进而降低相邻第二下电极151因耦合效应而产生的误码率。
本实施例中，隔离层147的材料具有低介电常数，隔离层147的材料包括硅化钴、氧化碳或氮化物等。
参考图20，去除第三介质层143(参考图19)，暴露出第二下电极151底面和内壁。
参考图21，采用沉积工艺，在第二下电极151底面和内壁形成第二介电层152，第二介电层152还位于隔离层144顶面。
本实施例中，第二介电层152的材料具有高介电常数，第二介电层152的材料类型或结构与第一介电层131可以相同或不同。
参考图22，填充第二电极槽14a，形成第二上电极153。
本实施例中，第二上电极153同时位于多个第二下电极151的凹槽内，即第二上电极153同时作为多个电容的上电极板。
第二上电极153、第二介电层152以及第二下电极151构成第二类电容结构，即凹状电容结构。
参考图23，形成隔离结构16，并使得第二上电极153连接第一信号端171，第一上电极132连接第二信号端172，第一信号端171和第二信号端172可通过调整电压信号，控制串联的第一类电容结构和第二类电容结构的电容，进而实现数据信息的存储。
本实施例中，半导体结构包括依次层叠的第一下电极和第二下电极，第一下电极用于构成第一类电容结构，第二下电极用于构成第二类电容结构，第一类电容结构与第二类电容结构串联，如此，在保证半导体结构具有一固定电容值的情况下，形成任一类电容结构时无需刻蚀深宽比过大的沟道，有利于保证每一类电容结构的沟道结构满足预设的结构要求，避免出现刻蚀缺陷；同时，由于每一类电容结构的沟道长度可以做到相对较短，有利于避免电容结构在形成过程中因为具有较高的深宽比而发生倾倒或坍塌，进而降低工艺难度，保证半导体结构具有较高的结构稳定性；此外，由于半导体结构由不同类的电容结构串联而成，相对于单一类的电容结构，本发明实施例提供的电容结构可具有更大的电容值。
本发明又一实施例还提供一种半导体结构的制作方法，与前一实施例不同的是，本实施例中，在进行平坦化工艺之后，进行回填。以下将结合图24至图25进行详细说明，图24至图25为本发明又一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。与上一实施例相同或者相应的部分，可参考上一实施例的相应说明，以下不做赘述。
参考图24，在进行平坦化工艺之后，第三介质层343的顶面低于第二下电极351的顶面。
由于刻蚀剂的刻蚀选择比问题，第二下电极351的刻蚀速率与第三介质层343的刻蚀速率之间存在差异；同时由于第三介质层343通常为较易刻蚀去除的介质材料，第二下电极351通常为较难刻蚀去除的金属材料，在刻蚀第二下电极膜以形成多个分立的第二下电极351时，第三介质层343通常会发生过刻蚀，即第三介质层343的顶面低于第二下电极351的顶面。
本实施例中，为避免后续进行的刻蚀工艺对第三介质层343暴露出的第二下电极351内壁表面造成损伤，需要对第二下电极351内凹槽进行回填，以使第三介质层343的顶面与第二下电极351的顶面平齐。
需要说明的是，第三介质层343的顶面与第二下电极351的顶面平齐，还有利于避免后续进行的沉积工艺向第二下电极351的凹槽内填充其他材料，从而避免后续需要利用多种刻蚀剂刻蚀不同材料才能暴露出第二下电极351的内壁和底面，有利于缩短工艺周期。
参考图25，对第二下电极351内的凹槽进行回填。
本实施例中，在进行回填之后，进行回刻工艺或平坦化工艺，以使第三介质层343的顶面与第二下电极351的顶面平齐。
本实施例中，在进行平坦化工艺之后，对第二下电极的凹槽进行回填和回刻，保证第三介质层的顶面与第二下电极的顶面平齐，从而避免第二下电极内壁受到损伤，以及缩短后续暴露出第二下电极内壁和底面的工艺时间。
相应地，本发明实施例还提供一种半导体结构，该半导体结构可采用上述半导体结构的制作方法制成。
参考图23，半导体结构包括：基底110，基底110内具有导电结构111；依次层叠的第一下电极13和第二下电极151，第一下电极13位于第二下电极151和基底110之间，第一下电极13呈柱状，第二下电极151呈凹槽状，第一下电极13与导电结构111电连接；第一介电层131和第一上电极132，第一介电层131覆盖第一下电极13的侧壁表面，第一上电极132位于第一介电层131远离第一下电极13的一侧；第二介电层152和第二上电极153，第二介电层152覆盖第二下电极151的内壁和底面，第二上电极153填充于第二下电极151的凹槽内。本实施例中，在垂直于基底110表面的方向上，第一下电极13的顶面的正投影位于第二下电极151的正投影内。
本实施例中，半导体结构还包括：支撑层，支撑层位于相邻第一下电极13之间，支撑层支撑第一下电极13。
具体地，支撑层包括第一支撑层121和第二支撑层123，第一支撑层121位于第一下电极13底部之间，第二支撑层123位于第一下电极13顶部之间。
支撑层还包括第三支撑层141，第三支撑层141位于第二下电极151底部之间，第三支撑层141用于支撑第二下电极151。
本实施例中，相邻第二下电极151底部之间的第三支撑层141沿基底110表面方向上的尺寸小于相邻第一下电极13顶部之间的第二支撑层123沿基底110表面方向上的尺寸。
本实施例中，相邻第二下电极151底部之间的第三支撑层141沿基底110表面方向上的尺寸相同，相邻第一下电极13顶部之间的第二支撑层123沿基底110表面方向上的尺寸不同。具体地，沿基底110表面方向上的尺寸较大的第一下电极13顶部之间的第二支撑层123与其下方的第一上电极132直接接触；沿基底110表面方向上的尺寸较小的第一下电极13顶部之间的第二支撑层123与其下方的第一介电层131直接接触。
本实施例中，部分第二支撑层123与第三支撑层141为一体化结构。
本实施例中，第一介电层131包覆第一上电极132，且第一介电层131具有暴露第一上电极132的过孔(未标示)；支撑层具有回填部，回填部填充过孔。
本实施例中，第一上电极132位于相邻第一介电层131之间，第一上电极132内具有第一间隙(未标示)。
本实施例中，半导体结构还包括隔离层147，隔离层147位于相邻第二下电极151之间，隔离层147内具有第二空隙145。
本实施例中，半导体结构由不同类的电容结构串联而成，相对于单一类的电容结构，本发明实施例提供的电容结构可具有更大的电容值。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基底，所述基底内具有导电结构；
依次层叠的第一下电极和第二下电极，所述第一下电极位于所述第二下电极和所述基底之间，所述第一下电极呈柱状，所述第二下电极呈凹槽状，所述第一下电极与所述导电结构电连接；
第一介电层和第一上电极，所述第一介电层覆盖所述第一下电极的侧壁表面，所述第一上电极位于所述第一介电层远离所述第一下电极的一侧；
第二介电层和第二上电极，所述第二介电层覆盖所述第二下电极的内壁和底面，所述第二上电极填充于所述第二下电极的凹槽内。
2.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述第一下电极的顶面的正投影位于所述第二下电极的底面的正投影内。
3.根据权利要求1所述的半导体结构，其特征在于，还包括：支撑层，所述支撑层位于相邻所述第一下电极之间。
4.根据权利要求3所述的半导体结构，其特征在于，所述支撑层包括第一支撑层和第二支撑层，所述第一支撑层位于所述第一下电极底部之间，所述第二支撑层位于所述第一下电极顶部之间。
5.根据权利要求4所述的半导体结构，其特征在于，所述支撑层还包括第三支撑层，所述第三支撑层位于所述第二下电极底部之间，所述第三支撑层用于支撑所述第二下电极。
6.根据权利要求5所述的半导体结构，其特征在于，相邻所述第二下电极底部之间的所述第三支撑层沿所述基底表面方向上的尺寸小于相邻所述第一下电极顶部之间的所述第二支撑层沿所述基底表面方向上的尺寸。
7.根据权利要求5所述的半导体结构，其特征在于，相邻所述第二下电极底部之间的所述第三支撑层沿所述基底表面方向上的尺寸相同；所述第一下电极顶部之间的所述第二支撑层沿所述基底表面方向上的尺寸不同。
8.根据权利要求7所述的半导体结构，其特征在于，沿所述基底表面方向上的尺寸较大的所述第一下电极顶部之间的所述第二支撑层与其下方的所述第一上电极直接接触；沿所述基底表面方向上的尺寸较小的所述第一下电极顶部之间的所述第二支撑层与其下方的所述第一介电层直接接触。
9.根据权利要求5所述的半导体结构，其特征在于，部分所述第二支撑层与所述第三支撑层为一体化结构。
10.根据权利要求3所述的半导体结构，其特征在于，所述第一介电层包覆所述第一上电极，且所述第一介电层具有暴露所述第一上电极的过孔；所述支撑层具有回填部，所述回填部填充所述过孔。
11.根据权利要求1所述的半导体结构，其特征在于，所述第一上电极位于相邻所述第一介电层之间，所述第一上电极内具有第一空隙。
12.根据权利要求1-11任一所述的半导体结构，其特征在于，还包括：隔离层，所述隔离层位于相邻所述第二下电极之间，且所述隔离层内具有第二空隙。
13.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底内具有导电结构；
形成与所述导电结构电连接的第一下电极，所述第一下电极呈柱状；
在所述第一下电极侧壁表面依次形成第一介电层和第一上电极，所述第一介电层位于所述第一下电极和所述第一上电极之间；
在形成所述第一上电极之后，在所述第一下电极远离所述基底的一侧形成第二下电极，所述第二下电极呈凹槽状；
在所述第二下电极内壁和底面形成第二介电层，并形成填充所述第二下电极的凹槽的第二上电极。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成所述第一下电极的步骤包括：在所述基底上形成第一介质层，所述第一介质层包括在垂直于所述基底方向上依次层叠的第一支撑层、第一牺牲层和第二支撑层；依次刻蚀所述第二支撑层、所述第一牺牲层和所述第一支撑层，形成暴露所述导电结构的第一电极槽；填充所述第一电极槽，形成第一下电极。
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，形成所述第一介电层和所述第一上电极的工艺步骤包括：刻蚀所述第二支撑层，形成过孔；通过所述过孔进行湿法刻蚀工艺，去除所述第一牺牲层；通过所述过孔进行第一沉积工艺，在所述第一下电极侧壁表面形成第一介电层；通过所述过孔进行第二沉积工艺，在所述第一介电层远离所述第一下电极的一侧形成第一上电极。
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，在形成所述第一上电极之后，回填所述过孔，形成回填部。
17.根据权利要求14所述的半导体结构的制作方法，其特征在于，形成所述第二下电极的工艺步骤包括：在所述第一下电极远离所述基底的一侧形成第二介质层；刻蚀所述第二介质层，形成暴露所述第一下电极的第二电极槽，在垂直于所述基底表面的方向上，所述第一下电极的顶面的正投影位于所述第二电极槽的底面的正投影内；进行第三沉积工艺，形成覆盖所述第二电极槽侧壁和底面的所述第二下电极。
18.根据权利要求17所述的半导体结构的制作方法，其特征在于，第二介质层包括依次层叠的第三支撑层和第二牺牲层；所述刻蚀所述第二介质层，包括：依次刻蚀所述第二牺牲层和所述第三支撑层。
19.根据权利要求17所述的半导体结构的制作方法，其特征在于，在形成所述第二下电极之后，去除位于相邻第二下电极之间的第二牺牲层；在所述第二下电极外壁形成隔离膜，相邻所述隔离膜之间具有第二空隙；对所述第二空隙顶部进行封口，形成封口层，所述封口层、所述隔离膜以及所述第二空隙构成隔离层。
20.根据权利要求19所述的半导体结构的制作方法，其特征在于，所述在形成所述第二下电极之后，去除位于相邻第二下电极之间的第二牺牲层之前，还包括：
在形成所述第二下电极的所述第二电极槽中填充第三介质层。
CN202010963896.9A 2020-09-14 2020-09-14 半导体结构及其制作方法 Pending CN114188301A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010963896.9A CN114188301A (zh) 2020-09-14 2020-09-14 半导体结构及其制作方法
PCT/CN2021/103800 WO2022052596A1 (zh) 2020-09-14 2021-06-30 半导体结构及其制作方法
US17/504,800 US11984357B2 (en) 2020-09-14 2021-10-19 Semiconductor structure and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010963896.9A CN114188301A (zh) 2020-09-14 2020-09-14 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114188301A true CN114188301A (zh) 2022-03-15

Family

ID=80600851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010963896.9A Pending CN114188301A (zh) 2020-09-14 2020-09-14 半导体结构及其制作方法

Country Status (2)

Country Link
CN (1) CN114188301A (zh)
WO (1) WO2022052596A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449739B2 (en) * 2006-01-25 2008-11-11 Infineon Technologies Ag Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor
KR101917816B1 (ko) * 2012-05-08 2019-01-29 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
WO2015117222A1 (en) * 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
US10290422B1 (en) * 2017-11-16 2019-05-14 Micron Technology, Inc. Capacitors and integrated assemblies which include capacitors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116406164A (zh) * 2023-06-09 2023-07-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN116406164B (zh) * 2023-06-09 2023-10-20 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2022052596A1 (zh) 2022-03-17

Similar Documents

Publication Publication Date Title
CN107910330B (zh) 动态随机存取存储器阵列及其版图结构、制作方法
US11610611B2 (en) Dynamic random access memory and method for manufacturing the dram having a bottom surface of a bit line contact structure higher than a top surface of a dielectric layer formed on a buried word line
US11984472B2 (en) Double-sided capacitor structure and method for forming the same
US20220293721A1 (en) Manufacturing method of semiconductor device and semiconductor device
WO2022188330A1 (zh) 半导体结构的形成方法及半导体结构
CN113707611B (zh) 存储器的形成方法及存储器
CN111463211B (zh) 三维存储器及其制备方法
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
US11984357B2 (en) Semiconductor structure and its manufacturing method
CN114188301A (zh) 半导体结构及其制作方法
CN113471148B (zh) 半导体结构的制造方法
CN115810578A (zh) 半导体结构及其形成方法
CN113299651A (zh) 半导体结构制备方法和半导体结构
CN117529105B (zh) 半导体结构及其形成方法
KR100532959B1 (ko) 반도체 소자의 캐패시터 형성방법
US6890815B2 (en) Reduced cap layer erosion for borderless contacts
CN217361582U (zh) 半导体装置
US20230232615A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US11942522B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20230262964A1 (en) Memory cell structure, memory array structure, semiconductor structure and manufacturing method thereof
WO2024045268A1 (zh) 半导体结构的制作方法及半导体结构
US20220059563A1 (en) Semiconductor storage device and method for manufacturing semiconductor storage device
WO2023130698A1 (zh) 半导体结构及其制备方法
KR100195837B1 (ko) 반도체 소자의 미세콘택 형성방법
CN118280822A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination