CN110383477B - 具有与存取装置耦合的主体连接线的设备 - Google Patents

具有与存取装置耦合的主体连接线的设备 Download PDF

Info

Publication number
CN110383477B
CN110383477B CN201880015646.3A CN201880015646A CN110383477B CN 110383477 B CN110383477 B CN 110383477B CN 201880015646 A CN201880015646 A CN 201880015646A CN 110383477 B CN110383477 B CN 110383477B
Authority
CN
China
Prior art keywords
line
extending
semiconductor pillar
along
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880015646.3A
Other languages
English (en)
Other versions
CN110383477A (zh
Inventor
D·C·潘迪
刘海涛
C·穆利
S·D·唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110383477A publication Critical patent/CN110383477A/zh
Application granted granted Critical
Publication of CN110383477B publication Critical patent/CN110383477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一些实施例包含一种具有与竖直延伸半导体柱相关联的晶体管的设备。所述晶体管包含位于所述竖直延伸半导体柱内的上部源极/漏极区域、位于所述竖直延伸半导体柱内的下部源极/漏极区域及位于所述竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述晶体管还包含沿着所述沟道区域的栅极。字线与所述晶体管的所述栅极耦合。数字线与所述晶体管的所述下部源极/漏极区域耦合。可编程装置与所述晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线具有穿透到所述竖直延伸半导体材料柱中的横向边缘。所述主体连接线具有不同于所述半导体材料柱的组成。

Description

具有与存取装置耦合的主体连接线的设备
技术领域
具有与存取装置耦合的主体连接线的设备。
背景技术
集成式存储器可配置为存储器单元的阵列。每一存储器单元可包含与可编程装置组合的存取晶体管。例如，实例性存储器单元可包括与一电容器组合的一存取晶体管(所谓的1T1C存储器单元)，可包括与一电容器组合的两个存取晶体管(所谓的2T1C存储器单元)等。
在一些应用中，存取晶体管可为竖直装置，且可包括竖直地位于一对源极/漏极区域之间的沟道区域。与其它配置(例如，平面晶体管装置)相比，此类竖直装置可有利地占据较小占用面积，这可实现较紧密包装及较高集成水平。竖直存取晶体管可能有问题地发生浮动主体效应；如由卡马尔M.卡尔达(Kamal M.Karda)作为第一发明人且让与美光技术有限公司(Micron Technology,Inc.)的第8,878,271号美国专利中所描述。浮动主体效应是由竖直存取晶体管的沟道区域位于不与参考电压电耦合的半导体材料主体(即，其“浮动”而非设定为特定参考电压)内导致。浮动主体效应可导致经降级电荷保持、电力分布问题及/或跨越存储器阵列的其它问题。
开发减轻与竖直存取装置相关联的浮动主体效应的架构及开发用于制作此类架构的方法将是合意的。
附图说明
图1是实例性存储器阵列的图解性俯视图。图1A及1B分别是沿着图1的线A-A及B-B的图解性横截面侧视图。图1C是沿着图1A及1B的线C-C的图解性横截面图。图1A还沿着图1B及1C的线A-A；且图1B还沿着图1A及1C的线B-B。
图2是实例性存储器阵列的图解性俯视图。图2A及2B分别是沿着图2的线A-A及B-B的图解性横截面侧视图。图2C是沿着图2A及2B的线C-C的图解性横截面图。图2A还沿着图2B及2C的线A-A；且图2B还沿着图2A及2C的线B-B。
图3是实例性存储器阵列的图解性俯视图。图3A及3B分别是沿着图3的线A-A及B-B的图解性横截面侧视图。图3C是沿着图3A及3B的线C-C的图解性横截面图。图3A还沿着图3B及3C的线A-A；且图3B还沿着图3A及3C的线B-B。
图4到19是可用于制作实例性存储器阵列的实例性制作序列的实例性处理级处的实例性构造的图解性俯视图。图4A到19A及4B到19B分别是沿着图4到19的线A-A及B-B的图解性横截面侧视图。图4A到19A还沿着图4B到19B的线A-A，且图4B到19B还沿着图4A到19A的线B-B。
具体实施方式
一些实施例包含其中竖直存取装置的主体区域通过主体连接线电耦合到参考电压的设备。所述竖直存取装置可包括半导体材料的竖直延伸柱，且所述主体连接线可直接接触所述竖直延伸柱内的所述半导体材料。所述主体连接线可包括不同于所述竖直延伸柱内的所述半导体材料的组成。例如，所述主体连接线可包括多晶硅，而所述竖直延伸柱内的所述半导体材料包括单晶硅。在一些应用中，所述主体连接线可具有穿透到所述竖直延伸柱的所述半导体材料中的横向边缘。参考图1到19描述实例性实施例。
参考图1到1C，构造(即，设备)10包含具有多个存储器单元14的存储器阵列12。阵列12包括沿着轴5的方向的行及沿着轴7的方向的列。字线WL1、WL2及WL3沿着存储器阵列的行延伸，且数字线(位线)BL1、BL2及BL3沿着存储器的列延伸。图1中以虚线(即，虚影)视图图解说明字线及数字线以指示其位于其它材料下面。
每一存储器单元14包含存取晶体管16(标示于图1A中)及可编程装置18。在所图解说明实施例中，可编程装置18是电荷存储装置(具体来说，电容器)，但在其它实施例中可为可存储数据的任何适合装置。
晶体管16各自与竖直延伸半导体柱17相关联，其中柱17从半导体材料22的基底20向上延伸。半导体材料22可包括任何适合半导体材料，且在一些实施例中可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。柱17对应于半导体材料22从基底20向上延伸的突出部。
柱17及相关联存取晶体管16布置成包括沿着轴5的行及沿着轴7的列的阵列12。
晶体管16中的每一者包括位于柱17内的上部源极/漏极区域24、位于柱17内的下部源极/漏极区域26及位于上部源极/漏极区域24与下部源极/漏极区域26之间的沟道区域28。以虚线图解性地图解说明源极/漏极区域24/26的大致边界。在所展示实施例中，下部源极/漏极区域26与数字线合并，如图1A中所展示，其中下部源极/漏极区域26与数字线BL2合并。
存取晶体管16包括沿着沟道区域28的栅极30。在所图解说明实施例中，柱17具有沿着图1A的横截面的两个相对侧壁，如相对于中心柱17所图解说明。此中心柱具有第一侧壁19及与所述第一侧壁成相对关系的第二侧壁21。栅极30具有沿着所述第一侧壁的第一部分31及沿着所述第二侧壁的第二部分33。所述第一与第二部分在所图解说明横截面外部的位置处彼此电耦合，且一起作为单个栅极来操作。图1A中通过使第一部分31及第二部分33耦合到同一字线WL2来图解性地图解说明此情况。在一些实施例中，字线可视为包括存取晶体管16的栅极，且在所图解说明实施例中，栅极30展示为被字线WL1、WL2及WL3的区域所包括。字线WL2可视为包括包含第一栅极部分31的第一部分且包括包含第二栅极部分33的第二部分。
字线及相关联栅极30可包括任何适合导电材料；举例来说，各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗等)中的一或多者。
数字线BL1、BL2及BL3与存取晶体管的下部源极/漏极区域26耦合，且沿着柱17的底部区域延伸；其中图1B展示沿着柱17的底部区域延伸的数字线。
可编程装置18与存取晶体管16的上部源极/漏极区域24电耦合。在所图解说明实施例中，可编程装置18是具有与源极/漏极区域24耦合的下部节点的电容器。
柱17通过绝缘材料32沿着轴5的行方向彼此间隔开。绝缘材料32可包括任何适合组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
介入行34沿着轴5的方向延伸且沿着轴7的列方向分离柱17。行34包含位于字线WL1、WL2及WL3下面的绝缘阶梯部36。阶梯部36可包括任何适合绝缘组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
电介质材料38提供于栅极30与柱17的半导体材料22之间。电介质材料38可称为栅极电介质，且可包括任何适合组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
主体连接线40位于字线WL1、WL2及WL3上方且与所述字线平行地延伸。主体连接线40包括可为任何适合组合物的导电材料42。在一些实施例中，材料42包括经导电掺杂硅(例如，n型掺杂硅或p型掺杂硅)。主体连接线40可包括不同于柱17的半导体材料22的组成。例如，在一些实施例中，半导体材料22包括单晶硅、基本上由单晶硅组成或由单晶硅组成；且主体连接线40的导电材料42包括多晶硅、基本上由多晶硅组成或由多晶硅组成。
主体连接线40在柱17内直接接触存取晶体管16的主体区域。在所图解说明实施例中，主体连接线40具有穿透到柱17中的横向边缘43。
主体连接线40可全部与共同参考电压44耦合，如图1C中所图解性地图解说明。替代地，主体连接线可分组成多个子群组，其中每一子群组经配置以接收独立于施加到不同子群组的电压的电压。在图1C的实施例中，参考电压44可为任何适合参考电压，举例来说，包含接低电压、共同板电压等。
应注意，栅极部分31及33中的每一者位于单独主体连接线下方。在一些实施例中，栅极部分31上方的主体连接线可称为具有在栅极部分31与33之间延伸到柱17的第一侧壁19中的横向边缘43的第一主体连接线，且栅极部分33上方的主体连接线可称为具有延伸到此柱的第二侧壁21中的横向边缘43的第二主体连接线。还应注意，每一主体连接线40位于两个单独字线的部分上方。例如，图1A的中心主体连接线40位于字线WL1的部分及字线WL2的部分上方。在一些实施例中，此主体连接线40可视为位于一个字线(其中所述一个字线是WL1)的第一部分上方且位于邻近所述一个字线的第二字线(其中所述第二字线是WL2)的第二部分上方。
绝缘区域46位于主体连接线40下面。绝缘区域46可包括任何适合组合物或组合物的组合；举例来说，包含氮化硅、二氧化硅等中的一或多者。在一些实施例中，沿着电介质材料38及字线WL1、WL2及WL3提供氮化物衬里48(展示于图1A中)。图1A中以虚线图解说明氮化物衬里48以指示其在一些实施例中可为任选的。氮化物衬里48可包括任何适合组合物，且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。绝缘区域46内的氮化物衬里48可称为下部氮化物衬里，因为其位于主体连接线40下面。此些下部氮化物衬里48可直接接触主体连接线40的底部表面。
绝缘区域50位于主体连接线40上方。绝缘区域50可包括任何适合组合物或组合物的组合；举例来说，包含氮化硅、二氧化硅等中的一或多者。在一些实施例中，电介质材料38在绝缘区域50内沿着柱17的侧壁延伸；且沿着电介质材料38及相应地沿着柱17提供氮化物衬里52。图1A中展示且以虚线图解说明绝缘区域50内的氮化物衬里52及电介质材料38以指示其在一些实施例中可为任选的。氮化物衬里52可包括任何适合组合物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。氮化物衬里52可称为上部氮化物衬里，因为其位于主体连接线40上面。此些上部氮化物衬里52可直接接触主体连接线40的上部表面。
图1到1C的实施例展示包括沿着阵列12的列延伸的经导电掺杂区域的数字线BL1、BL2及BL3。在其它实施例中，所述数字线可具有其它配置。例如，图2到2C展示类似于上文相对于图1到1C所论述的构造10的构造10a，但其中数字线包括沿着轴7的列延伸的含金属线54。在所图解说明实施例中，数字线包含与含金属线54组合的与下部源极/漏极区域26合并的经导电掺杂区域56。在其它实施例中，数字线可仅包含含金属线54，其中此线直接抵靠源极/漏极区域26。
图1到1C及2到2C的实施例涉及其中电容器18与存取晶体管成一一对应的存储器单元；或者换句话说，涉及1晶体管1电容器(1T1C)存储器单元。在其它应用中，可制作其它类型的存储器单元。例如，图3到3C展示类似于上文相对于图2到2C所论述的构造10a的构造10b，但其中存储器单元是2晶体管1电容器(2T1C)存储器单元。具体来说，每一电容器18跨越两个存取晶体管16桥接，且数字线由布置成成对集的比较位线BL1a、BL1b及BL2a代替。例如，比较位线BL1a与BL1b是成对集，且延伸到感测放大器(SA)，所述感测放大器(SA)将比较位线BL1a的电性质与比较位线BL1b的那些电性质进行比较。
上文参考图1到1C、2到2C及3到3C所描述的架构可利用任何适合处理来形成。例如，图4到19描述可用于形成图1到1C中所展示的类型的架构的实例性处理。
参考图4到4B，构造100包括具有衬垫氧化物60及上方的硬掩模62的半导体材料22。衬垫氧化物60可包括任何适合组合物；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。硬掩模62可包括任何适合组合物；且在一些实施例中可包括包含硅、氮及碳的组合物，基本上由所述组合物组成，或者由所述组合物组成。
经图案化遮蔽材料64位于硬掩模62上方。遮蔽材料64可包括任何适合组合物或组合物的组合；且在一些实施例中可包括经光刻图案化光致抗蚀剂。遮蔽材料64具有延伸穿过其中的沟槽66，其中此些沟槽沿着轴7的列方向延伸。
半导体材料22可具有提供于其中以形成经掺杂区域61的掺杂剂。以虚线指示经掺杂区域61的大致下部边界。经掺杂区域61可经图案化成上文参考图1到1C所描述的上部源极/漏极区域24，且因此可包括供在此些源极/漏极区域中利用的适合掺杂剂。并且，在一些实施例中，经掺杂区域63可提供于半导体材料22内经掺杂区域61下面，且可经适当掺杂以并入到上文参考图1到1C所描述的沟道区域28中。以虚线指示经掺杂区域63的大致下部边界。
参考图5到5B，沟槽66延伸穿过材料60及62，且延伸到半导体材料22中以将所述半导体材料图案化成具有从其向上延伸的导轨68的基底20。导轨68沿着轴7的列方向延伸，且通过沟槽66彼此间隔开。
参考图6到6B，在沟槽66内形成绝缘材料32。绝缘材料32可对应于(举例来说)旋涂电介质(SOD)；且在一些实施例中可包括氧化硅、基本上由氧化硅组成或由氧化硅组成。在所图解说明实施例中，经平面化表面65跨越硬掩模62及绝缘材料32延伸。此经平面化表面是利用任何适合处理(举例来说，包含化学-机械抛光(CMP))而形成。
参考图7到7B，在经平面化表面65上方形成经图案化遮蔽材料70。遮蔽材料70可包括任何适合组合物或组合物的组合；且在一些实施例中，可包括经光刻图案化光致抗蚀剂。遮蔽材料70具有延伸穿过其中的沟槽72，其中此些沟槽沿着轴5的行方向延伸。
参考图8到8B，沟槽72延伸穿过材料60及62，且延伸到材料22及32中以形成沿着轴5的行方向延伸的导轨74。导轨74的形成将半导体材料22图案化成柱17；其中包括半导体材料22的柱17的每一导轨74与绝缘材料32的区域交替。导轨74的形成还将经掺杂区域61(图7到7B)图案化成上部源极/漏极区域24，且将经掺杂区域63(图7到7B)图案化成沟道区域28。
随后，将掺杂剂植入沟槽72中以形成下部源极/漏极区域26以及数字线BL1、BL2及BL3。以虚线图解性地指示数字线的下部区域。
参考图9到9B，沿着半导体材料22的经暴露表面形成栅极电介质材料38。在一些实施例中，栅极电介质材料38包括二氧化硅且是从含硅材料22的经暴露表面热生长而成。替代地或另外，栅极电介质材料38中的至少一些可利用其它适合方法形成；举例来说，包含原子层沉积(ALD)、化学气相沉积(CVD)等中的一或多者。
参考图10到10B，沿着沟槽72的底部提供绝缘材料76以形成绝缘阶梯部36，且在此些绝缘阶梯部上方提供导电材料78。绝缘材料76可包括任何适合组合物；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。导电材料78可包括任何适合组合物；举例来说，各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅，经导电掺杂锗等)中的一或多者。
参考图11到11B，将导电材料78图案化成字线WL1、WL2、WL3及相关联晶体管栅极30。
参考图12到12B，在导轨74上方及在沟槽72内所述导轨之间形成含氮材料80。含氮材料80可包括氮化物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
在沟槽72内形成绝缘材料82。绝缘材料82可包括任何适合组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
绝缘材料82凹陷于沟槽72内以具有字线WL1、WL2及WL3上面的上部表面83。上部表面83可设定于任何适合水平面处，且最终界定上文参考图1到1C所描述的主体连接线40的位置。
绝缘材料82及含氮材料80形成上文参考图1到1C所展示的类型的绝缘区域46。
参考图13到13B，利用相对于材料62、32、38及82选择性针对含氮材料80的一或多个适合蚀刻使材料80凹陷到大约绝缘材料82的上部表面83的水平面。例如，在一些实施例中，材料80由氮化硅组成，材料62包括SiNC(其中配方指示主要成分而非特定化学计量)，且材料32、38及82由二氧化硅组成；且因此可相对于材料32、38、62及82利用相对于二氧化硅及SiNC选择性针对氮化硅的任何蚀刻来选择性地移除材料80。在图13到13B的处理级处保留的含氮材料80配置为上文参考图1到1C所描述的下部氮化物衬里48。
参考图14到14B，在导轨74上方及在沟槽72内形成绝缘材料84，且在绝缘材料84上方形成含氮材料86。
绝缘材料84可包括任何适合组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
含氮材料86可包括与含氮材料80相同的组成；且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
参考图15到15B，利用“冲压”蚀刻而蚀刻含氮材料86，这从水平表面上方移除材料86且形成在材料86下方延伸的间隙88。在图15到15B的处理级处保留的含氮材料86配置为上文参考图1到1C所描述的上部氮化物衬里52。
参考图16到16B，利用使用氟的气相蚀刻(及/或另一适合蚀刻)来使间隙88延伸到柱17的半导体材料22中。在所图解说明实施例中，此蚀刻还移除其它材料的经暴露氧化物中的一些(例如，从硬掩模62上方移除氧化物84)。
参考图17到17B，在沟槽72内提供导电材料42且使其凹陷到沟槽72内的所要高度处。导电材料42配置为上文参考图1到1C所描述的主体连接线40；且在一些实施例中可包括经适当掺杂多晶硅(例如，n型掺杂多晶硅或p型掺杂多晶硅)、基本上由所述经适当掺杂多晶硅组成或由所述经适当掺杂多晶硅组成。主体连接线40可与图1C中所描述的类型的共同参考电压44(此共同参考电压未展示于图17到17B中)耦合。
参考图18到18B，在沟槽72内形成绝缘材料90。绝缘材料38、84、86及90一起形成上文参考图1到1C所描述的绝缘区域50。绝缘材料90可包括任何适合组合物或组合物的组合；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
参考图19到19B，构造100经受CMP及/或其它适当处理以移除硬掩模材料60及衬垫氧化物62(图18到18B)且形成所图解说明的经平面化上部表面91。图19到19B的构造类似于上文参考图1到1C所描述的构造。
上文所论述的存储器阵列及结构可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块以及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统中的任一者，例如相机、无线装置、显示器、芯片集、机顶盒、游戏、照明装置、交通工具、时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等。
除非另有规定，否则本文中所描述的各种材料、物质、组合物等可利用现在已知或尚有待于开发的任何适合方法(举例来说，包含原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等)而形成。
术语“电介质”及“绝缘”可用以描述具有绝缘电性质的材料。所述术语在本发明中视为同义的。在一些情形下利用术语“电介质”且在其它情形下利用术语“绝缘”(或“电绝缘”)可用以在本发明内提供语言变化，从而在所附权利要求书内简化前置基础，且并非用以指示任何显著化学或电差异。
图式中的各个实施例的特定定向仅出于说明性目的，且可在一些应用中相对于所展示的定向旋转所述实施例。本文中所提供的说明及所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而不管结构是处于图式的特定定向中还是相对于此定向旋转。
所附图解说明的横截面图仅展示横截面的平面内的特征，且为了简化图式不展示横截面的平面背后的材料，除非另有指示。
当结构在上文中称为“位于”另一结构“上”或“抵靠”另一结构时，其可直接位于所述另一结构上或还可存在介入结构。与此相反，当结构称为“直接位于”另一结构“上”或“直接抵靠”另一结构时，不存在介入结构。
结构(例如，层、材料等)可称为“竖直延伸”以指示结构从下伏基底(例如，衬底)大体上向上延伸。竖直延伸结构可相对于基底的上部表面基本上正交地延伸，或并不如此。
一些实施例包含一种具有与竖直延伸半导体柱相关联的晶体管的设备。所述晶体管包含位于所述竖直延伸半导体柱内的上部源极/漏极区域、位于所述竖直延伸半导体柱内的下部源极/漏极区域及位于所述竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述晶体管还包含沿着所述沟道区域的栅极。字线与所述晶体管的所述栅极耦合。数字线与所述晶体管的所述下部源极/漏极区域耦合。可编程装置与所述晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线具有穿透到所述竖直延伸半导体材料柱中的横向边缘。所述主体连接线具有不同于所述半导体材料柱的组成。
一些实施例包含一种具有布置成包括行及列的阵列的存取晶体管的设备。所述存取晶体管中的每一者与竖直延伸半导体柱相关联，且包括位于所述相关联的竖直延伸半导体柱内的上部源极/漏极区域、位于所述相关联的竖直延伸半导体柱内的下部源极/漏极区域及位于所述相关联的竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述存取晶体管中的每一者还包括沿着所述沟道区域的栅极。字线沿着所述行延伸且包括所述存取晶体管的所述栅极。数字线沿着所述列延伸且与所述存取晶体管的所述下部源极/漏极区域耦合。可编程装置与所述存取晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线具有穿透到所述竖直延伸半导体材料柱中的横向边缘且包括不同于所述竖直延伸半导体材料柱的组成。
一些实施例包含一种具有布置成包括行及列的阵列的存取晶体管的设备。所述存取晶体管中的每一者与竖直延伸半导体柱相关联，且包括位于所述相关联的竖直延伸半导体柱内的上部源极/漏极区域、位于所述相关联的竖直延伸半导体柱内的下部源极/漏极区域及位于所述相关联的竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述存取晶体管中的每一者还包括沿着所述沟道区域的第一侧的第一栅极部分及沿着所述沟道区域的相对第二侧的第二栅极部分。字线沿着所述行延伸且包括所述存取晶体管的栅极。所述字线中的每一者沿着所述行中的一者具有包括所述第一栅极部分的第一部分，且沿着所述行中的所述一者具有包括所述第二栅极部分的第二部分。数字线沿着所述列延伸且与所述存取晶体管的所述下部源极/漏极区域耦合。可编程装置与所述存取晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线直接抵靠所述竖直延伸半导体材料柱且包括不同于所述竖直延伸半导体材料柱的组成。上部氮化物衬里沿着所述竖直延伸半导体柱且位于所述主体连接线上方。下部氮化物衬里沿着所述字线且位于所述主体连接线下方。所述主体连接线直接接触所述上部氮化物衬里及所述下部氮化物衬里两者。

Claims (22)

1.一种设备，其包括：
晶体管，其与竖直延伸半导体柱相关联且包括位于所述竖直延伸半导体柱内的上部源极/漏极区域、位于所述竖直延伸半导体柱内的下部源极/漏极区域及位于所述竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域；所述晶体管还包括沿着所述沟道区域的栅极；
字线，其与所述晶体管的所述栅极耦合；
数字线，其与所述晶体管的所述下部源极/漏极区域耦合；
可编程装置，其与所述晶体管的所述上部源极/漏极区域耦合；及
主体连接线，其位于所述字线上方且与所述字线平行地延伸；所述主体连接线具有穿透到所述竖直延伸半导体柱中的横向边缘；所述主体连接线包括不同于所述半导体柱的组成。
2.根据权利要求1所述的设备，其中所述主体连接线包括多晶硅且所述竖直延伸半导体柱包括单晶硅。
3.根据权利要求1所述的设备，其包括沿着所述半导体柱且位于所述主体连接线上方的上部氮化物衬里，且包括沿着所述字线且位于所述主体连接线下方的下部氮化物衬里；所述主体连接线直接接触所述上部氮化物衬里及所述下部氮化物衬里两者。
4.根据权利要求1所述的设备，其中所述竖直延伸半导体柱包括沿着横截面的一对相对侧壁，其中所述相对侧壁是第一侧壁及第二侧壁；其中所述栅极具有沿着所述第一侧壁的第一部分及沿着所述第二侧壁的第二部分；其中所述主体连接线是一对主体连接线中的一者，其中所述一对主体连接线是第一主体连接线及第二主体连接线；其中所述第一主体连接线位于所述栅极的所述第一部分上方且延伸到所述竖直延伸半导体柱的所述第一侧壁中；其中所述第二主体连接线位于所述栅极的所述第二部分上方且延伸到所述竖直延伸半导体柱的所述第二侧壁中；且其中所述第一及第二主体连接线包括彼此相同的组成。
5.一种设备，其包括：
存取晶体管，其布置成包括行及列的阵列；所述存取晶体管中的每一者与竖直延伸半导体柱相关联且包括位于所述相关联的竖直延伸半导体柱内的上部源极/漏极区域、位于所述相关联的竖直延伸半导体柱内的下部源极/漏极区域及位于所述相关联的竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域；所述存取晶体管中的每一者还包括沿着所述沟道区域的栅极；
字线，其沿着所述行延伸且包括所述存取晶体管的所述栅极；
数字线，其沿着所述列延伸且与所述存取晶体管的所述下部源极/漏极区域耦合；
可编程装置，其与所述存取晶体管的所述上部源极/漏极区域耦合；及
主体连接线，其位于所述字线上方且与所述字线平行地延伸；所述主体连接线具有穿透到所述竖直延伸半导体柱中的横向边缘且包括不同于所述竖直延伸半导体柱的组成。
6.根据权利要求5所述的设备，其中所述主体连接线全部保持在共同电压下。
7.根据权利要求5所述的设备，其中所述主体连接线包括多晶硅且所述竖直延伸半导体柱包括单晶硅。
8.根据权利要求5所述的设备，其中所述可编程装置包括电荷存储装置。
9.根据权利要求5所述的设备，其中所述可编程装置包括电容器。
10.根据权利要求9所述的设备，其中所述电容器与存取晶体管一起构成1晶体管1电容器1T1C存储器单元。
11.根据权利要求9所述的设备，其中所述电容器与存取晶体管一起构成2晶体管1电容器2T1C存储器单元。
12.根据权利要求5所述的设备，其中所述竖直延伸半导体柱从半导体材料的基底向上延伸；且其中所述数字线包括沿着所述列且在所述半导体柱的下部区域内的所述半导体材料的基底上面延伸的经导电掺杂区域。
13.根据权利要求5所述的设备，其中所述竖直延伸半导体柱从半导体材料的基底向上延伸；且其中所述数字线包括沿着所述列且在所述半导体柱的下部区域内的所述半导体材料的基底上面延伸的含金属线。
14.根据权利要求5所述的设备，其中所述竖直延伸半导体柱从半导体材料的基底向上延伸；且其中所述数字线包括沿着所述列且在所述半导体柱的下部区域内的所述半导体材料的基底上面延伸的含金属线，且包括位于所述含金属线上面且沿着所述含金属线延伸的经导电掺杂区域。
15.一种设备，其包括：
存取晶体管，其布置成包括行及列的阵列；所述存取晶体管中的每一者与竖直延伸半导体柱相关联且包括位于所述相关联的竖直延伸半导体柱内的上部源极/漏极区域、位于所述相关联的竖直延伸半导体柱内的下部源极/漏极区域及位于所述相关联的竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域；所述存取晶体管中的每一者还包括沿着所述沟道区域的第一侧的第一栅极部分及沿着所述沟道区域的相对第二侧的第二栅极部分；
字线，其沿着所述行延伸且包括所述存取晶体管的栅极；所述字线中的每一者具有第一部分和第二部分，其中所述第一部分沿着所述行中的一者包括所述第一栅极部分，且所述第二部分沿着所述行中的所述一者包括所述第二栅极部分；
数字线，其沿着所述列延伸且与所述存取晶体管的所述下部源极/漏极区域耦合；
可编程装置，其与所述存取晶体管的所述上部源极/漏极区域耦合；
主体连接线，其位于所述字线上方且与所述字线平行地延伸；所述主体连接线直接抵靠所述竖直延伸半导体柱且包括不同于所述竖直延伸半导体柱的组成；
上部氮化物衬里，其沿着所述竖直延伸半导体柱且位于所述主体连接线上方；
下部氮化物衬里，其沿着所述字线且位于所述主体连接线下方；且
所述主体连接线直接接触所述上部氮化物衬里及所述下部氮化物衬里两者。
16.根据权利要求15所述的设备，其中所述主体连接线具有穿透到所述竖直延伸半导体柱中的横向边缘；且其中每一主体连接线位于一个字线的第一部分上方且位于邻近所述一个字线的第二字线的第二部分上方。
17.根据权利要求15所述的设备，其中所述主体连接线包括多晶硅且所述竖直延伸半导体柱包括单晶硅。
18.根据权利要求15所述的设备，其中所述上部氮化物衬里通过二氧化硅与所述竖直延伸半导体柱间隔开。
19.根据权利要求15所述的设备，其中所述上部及下部氮化物衬里由氮化硅组成。
20.根据权利要求15所述的设备，其中所述可编程装置包括电容器。
21.根据权利要求20所述的设备，其中所述电容器与存取晶体管一起构成1晶体管1电容器1T1C存储器单元。
22.根据权利要求20所述的设备，其中所述电容器与存取晶体管一起构成2晶体管1电容器2T1C存储器单元。
CN201880015646.3A 2017-06-26 2018-02-13 具有与存取装置耦合的主体连接线的设备 Active CN110383477B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762525106P 2017-06-26 2017-06-26
US62/525,106 2017-06-26
PCT/US2018/018059 WO2019005218A1 (en) 2017-06-26 2018-02-13 APPARATUS HAVING CONNECTED CONNECTION LINES TO ACCESS DEVICES

Publications (2)

Publication Number Publication Date
CN110383477A CN110383477A (zh) 2019-10-25
CN110383477B true CN110383477B (zh) 2022-12-20

Family

ID=64693484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015646.3A Active CN110383477B (zh) 2017-06-26 2018-02-13 具有与存取装置耦合的主体连接线的设备

Country Status (4)

Country Link
US (2) US10269805B2 (zh)
KR (1) KR102222955B1 (zh)
CN (1) CN110383477B (zh)
WO (1) WO2019005218A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910379B2 (en) * 2019-03-15 2021-02-02 Micron Technology, Inc. Integrated assemblies comprising memory cells and shielding material between the memory cells, and methods of forming integrated assemblies
US11177389B2 (en) * 2019-07-30 2021-11-16 Micron Technology, Inc. Integrated transistors having gate material passing through a pillar of semiconductor material, and methods of forming integrated transistors
US11152371B2 (en) * 2019-08-13 2021-10-19 Micron Technology, Inc. Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems
US11373913B2 (en) * 2019-09-03 2022-06-28 Micron Technology, Inc. Method of forming an array of vertical transistors
US11302697B2 (en) * 2020-01-28 2022-04-12 Integrated Silicon Solution, (Cayman) Inc. DRAM with selective epitaxial cell transistor
US11527623B2 (en) * 2020-07-28 2022-12-13 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11735672B2 (en) * 2021-03-29 2023-08-22 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
JP7498794B2 (ja) * 2021-08-30 2024-06-12 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその形成方法
WO2023070638A1 (en) * 2021-10-31 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元
CN101140950A (zh) * 2006-09-08 2008-03-12 奇梦达股份公司 晶体管、存储单元阵列以及制造晶体管的方法
CN101226960A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列
CN106537601A (zh) * 2014-04-04 2017-03-22 美光科技公司 晶体管

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19718721C2 (de) * 1997-05-02 1999-10-07 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5977579A (en) 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6794699B2 (en) * 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7271433B1 (en) 2004-09-02 2007-09-18 Micron Technology, Inc. High-density single transistor vertical memory gain cell
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
JP2010141259A (ja) * 2008-12-15 2010-06-24 Elpida Memory Inc 半導体装置及びその製造方法
KR20130065264A (ko) 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
US8541826B2 (en) * 2011-12-23 2013-09-24 Tsinghua University Memory array structure and method for forming the same
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR101932229B1 (ko) 2012-08-28 2019-03-21 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR20140073892A (ko) * 2012-12-07 2014-06-17 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8878271B2 (en) * 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
US9236394B2 (en) * 2013-11-08 2016-01-12 Conversant Intellectual Property Management Inc. Three dimensional nonvolatile memory cell structure with upper body connection
US9704871B2 (en) * 2014-09-18 2017-07-11 Micron Technology, Inc. Semiconductor device having a memory cell and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元
CN101140950A (zh) * 2006-09-08 2008-03-12 奇梦达股份公司 晶体管、存储单元阵列以及制造晶体管的方法
CN101226960A (zh) * 2007-01-18 2008-07-23 三星电子株式会社 具有垂直沟道的存取器件和相关半导体器件以及制备存取器件的方法
CN101901809A (zh) * 2009-03-03 2010-12-01 旺宏电子股份有限公司 用于fn隧穿编程及擦除的三维存储器阵列
CN106537601A (zh) * 2014-04-04 2017-03-22 美光科技公司 晶体管

Also Published As

Publication number Publication date
CN110383477A (zh) 2019-10-25
KR102222955B1 (ko) 2021-03-05
WO2019005218A1 (en) 2019-01-03
KR20200008023A (ko) 2020-01-22
US10622361B2 (en) 2020-04-14
US20180374855A1 (en) 2018-12-27
US20190181143A1 (en) 2019-06-13
US10269805B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
CN110383477B (zh) 具有与存取装置耦合的主体连接线的设备
US10896909B2 (en) Integrated assemblies, and methods of forming integrated assemblies
JP2002094027A (ja) 半導体記憶装置とその製造方法
US10535710B2 (en) Methods of forming integrated circuitry
US11581317B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
US11508734B2 (en) Integrated assemblies, and methods of forming integrated assemblies
JP2003031686A (ja) 半導体記憶装置およびその製造方法
WO2019125711A1 (en) Assemblies having conductive structures along pillars of semiconductor material, and methods of forming integrated circuitry
US20220157828A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US11004494B2 (en) Memory arrays, and methods of forming memory arrays
US20200105311A1 (en) Integrated Assemblies Which Include Non-Conductive-Semiconductor-Material and Conductive-Semiconductor-Material, and Methods of Forming Integrated Assemblies
CN110993604A (zh) 形成集成式组合件的方法
CN112913011A (zh) 包含到有源区支柱的含金属互连件的集成式组合件以及形成集成式组合件的方法
CN112951826A (zh) 集成组合件及形成集成组合件的方法
US20210125997A1 (en) Integrated Assemblies, and Methods of Forming Integrated Assemblies
CN111668161A (zh) 形成集成组合件的方法
US11476256B2 (en) Integrated assemblies having body contact regions proximate transistor body regions; and methods utilizing bowl etches during fabrication of integrated assemblies
US11557591B2 (en) Transistors, memory arrays, and methods used in forming an array of memory cells individually comprising a transistor
CN117119792A (zh) 用于在半导体结构中埋入导体线的方法和半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant