CN112951826A - 集成组合件及形成集成组合件的方法 - Google Patents

集成组合件及形成集成组合件的方法 Download PDF

Info

Publication number
CN112951826A
CN112951826A CN202011039795.9A CN202011039795A CN112951826A CN 112951826 A CN112951826 A CN 112951826A CN 202011039795 A CN202011039795 A CN 202011039795A CN 112951826 A CN112951826 A CN 112951826A
Authority
CN
China
Prior art keywords
region
along
insulating
digit line
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011039795.9A
Other languages
English (en)
Inventor
N·考希克
F·A·席赛克-艾吉
D·C·潘迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112951826A publication Critical patent/CN112951826A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及集成组合件及形成集成组合件的方法。一些实施例包含集成组合件，所述集成组合件具有存储器阵列且具有沿着第一方向延伸穿过所述存储器阵列的数字线。绝缘间隔件沿着所述数字线的侧壁。所述绝缘间隔件沿着所述数字线连续地延伸穿过所述存储器阵列。导电区域通过介入区域与所述数字线横向地间隔开。所述导电区域被配置为沿着所述第一方向彼此间隔开的分段。所述介入区域包含所述绝缘间隔件的区域且包含邻近所述绝缘间隔件的所述区域的空隙区域。所述空隙区域被配置为沿着所述第一方向通过绝缘结构彼此间隔开的空隙区域分段。存储元件与所述导电区域相关联。一些实施例包含形成集成组合件的方法。

Description

集成组合件及形成集成组合件的方法
技术领域
集成组合件(例如，DRAM)。在数字线与导电结构之间具有空隙区域的集成组合件。形成集成组合件的方法。
背景技术
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。实例性存储器是DRAM(动态随机存取存储器)。DRAM单元可各自包括与电容器组合的晶体管。DRAM单元可布置在阵列中；其中字线沿着阵列的行延伸，且其中数字线沿着阵列的列延伸。所述字线可与存储器单元的晶体管耦合。每一存储器单元可通过字线中的一者与位线中的一者的组合唯一地寻址。
DRAM架构可具有耦合到作用区域的部分的数字线，且可具有与延伸到作用区域的其它部分的互连件耦合的电容器。所述互连件可接近于数字线，且寄生电容可有问题地出现在互连件与数字线之间。将期望开发出减轻或甚至完全防止此寄生电容的架构；且开发出形成此些架构的方法。
发明内容
本发明的方面提供一种集成组合件，其中所述集成组合件包括：数字线，其沿着第一方向延伸；所述数字线中的每一者具有拥有第一垂直厚度的含金属区域；空隙区域，其邻近所述数字线且通过绝缘间隔件与所述数字线间隔开；所述空隙区域具有为所述第一垂直厚度至少约两倍大的第二垂直厚度；导电区域，其通过包括所述空隙区域的介入区域与所述数字线横向地间隔开；及存储元件，其与所述导电区域相关联。
本发明的另一方面提供一种集成组合件，其中所述集成组合件包括：存储器阵列；数字线，其沿着第一方向延伸穿过所述存储器阵列；绝缘间隔件，其沿着所述数字线的侧壁；所述绝缘间隔件沿着所述数字线连续地延伸穿过所述存储器阵列；导电区域，其通过介入区域与所述数字线横向地间隔开；所述导电区域被配置为沿着所述第一方向彼此间隔开的分段；所述介入区域包含所述绝缘间隔件的区域且包含邻近所述绝缘间隔件的所述区域的空隙区域；所述空隙区域被配置为沿着所述第一方向通过绝缘结构彼此间隔开的空隙区域分段；及存储元件，其与所述导电区域相关联。
本发明的另一方面提供一种形成集成组合件的方法，其中所述方法包括：形成包含沿着横截面通过间隔区域彼此间隔开的一对数字线的构造；所述数字线中的每一者具有顶部表面及从所述顶部表面向下延伸的一对相对侧壁表面；所述构造包含在所述顶部表面上方的第一绝缘材料；所述第一绝缘材料与数字线一起形成沿着垂直于所述横截面的第一方向延伸的梁；所述梁具有侧壁表面；所述数字线具有含金属区域；所述构造包含在所述数字线的所述含金属区域下面且在所述间隔区域内的存储元件触点；沿着所述侧壁表面形成轨；所述轨中的每一者包括夹置在一对面板之间的膜，且包括在所述膜及所述面板上方的绝缘帽盖；所述对面板为接近所述数字线的所述侧壁表面中的一者的内部面板及在所述膜的与所述内部面板相对的侧上的外部面板；蚀刻到所述外部面板中以暴露所述膜；所述蚀刻是在远离所述横截面的一或多个区域中进行；在所述蚀刻之后，所述轨保留沿着所述膜的所述横截面在所述面板的所述对之间且在所述绝缘帽盖下方的配置；移除所述膜中的至少一些膜以沿着所述横截面在所述轨内留下空隙；所述轨内的所述空隙沿着所述横截面在所述轨的所述面板之间且在所述轨的所述绝缘帽盖下方；暴露所述存储元件触点；及形成在所述存储元件触点上方且与所述存储元件触点耦合的存储元件。
附图说明
图1到1C是实例性构造的区域处于实例性处理阶段处的图解性视图。图1是图解性俯视图。图1A及1B是分别沿着图1的线A-A及B-B的图解性横截面侧视图。图1C是分别沿着图1A及1B的线C-C的图解性横截面俯视图。图1A及1B分别沿着图1C的线A-A及B-B。图1A沿着图1B的线A-A，且图1B沿着图1A的B-B。
图2到2B是图1到1C的实例性构造的区域处于图1到1C的实例性处理阶段之后的实例性处理阶段处的图解性视图。图2是图解性俯视图。图2A及2B是分别沿着图2的线A-A及B-B的图解性横截面侧视图。图2A沿着图2B的线A-A，且图2B沿着图2A的B-B。
图3到3B是图1到1C的实例性构造的区域处于图2到2B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图3是图解性俯视图。图3A及3B是分别沿着图3的线A-A及B-B的图解性横截面侧视图。图3A沿着图3B的线A-A，且图3B沿着图3A的B-B。
图4到4B是图1到1C的实例性构造的区域处于图3到3B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图4是图解性俯视图。图4A及4B是分别沿着图4的线A-A及B-B的图解性横截面侧视图。图4A沿着图4B的线A-A，且图4B沿着图4A的B-B。
图5到5B是图1到1C的实例性构造的区域处于图4到4B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图5是图解性俯视图。图5A及5B是分别沿着图5的线A-A及B-B的图解性横截面侧视图。图5A沿着图5B的线A-A，且图5B沿着图5A的B-B。
图6到6C是图1到1C的实例性构造的区域处于图5到5B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图6是图解性俯视图。图6A及6B是分别沿着图6及6C的线A-A及B-B的图解性横截面侧视图。图6C是沿着图6A及6B的线C-C的图解性俯视横截面图。图6A沿着图6B的线A-A，且图6B沿着图6A的B-B。
图7、7A及7A-1是图1到1C的实例性构造的区域处于图5到5B的实例性处理阶段之后且替代图6到6C的实例性处理阶段的实例性处理阶段处的图解性视图。图7是图解性俯视图。图7A及7A-1是分别沿着图7的线A-A及A-1-A-1的图解性横截面侧视图。
图8到8C是图1到1C的实例性构造的区域处于图6到6C的实例性处理阶段之后的实例性处理阶段处的图解性视图。图8是图解性俯视图。图8A及8B是分别沿着图8及8C的线A-A及B-B的图解性横截面侧视图。图8C是沿着图8A及8B的线C-C的图解性俯视横截面图。图8A沿着图8B的线A-A，且图8B沿着图8A的B-B。
图9到9C是图1到1C的实例性构造的区域处于图8到8C的实例性处理阶段之后的实例性处理阶段处的图解性视图。图9是图解性俯视图。图9A及9B是分别沿着图9及9C的线A-A及B-B的图解性横截面侧视图。图9C是沿着图9A及9B的线C-C的图解性俯视横截面图。图9A沿着图9B的线A-A，且图9B沿着图9A的B-B。
图10到10B是图1到1C的实例性构造的区域处于图9到9C的实例性处理阶段之后的实例性处理阶段处的图解性视图。图10是图解性俯视图。图10A及10B是分别沿着图10的线A-A及B-B的图解性横截面侧视图。图10A沿着图10B的线A-A，且图10B沿着图10A的B-B。
图11到11B是图1到1C的实例性构造的区域处于图10到10B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图11是图解性俯视图。图11A及11B是分别沿着图11的线A-A及B-B的图解性横截面侧视图。图11A沿着图11B的线A-A，且图11B沿着图11A的B-B。
图12及12A是图1到1C的实例性构造的区域处于图11到11B的实例性处理阶段之后的实例性处理阶段处的图解性视图。图12是图解性俯视图。图12A是沿着图12的线A-A的图解性横截面侧视图。
图13是根据实例性实施例的图12及12A的组合件的图解性横截面俯视图。图13的横截面沿着图12A的线D-D，且图12A的横截面沿着图13的线12A-12A。
图14是根据另一实例性实施例的图12及12A的组合件的图解性横截面俯视图。图14的横截面沿着图12A的线D-D，且图12A的横截面沿着图14的线12A-12A。
具体实施方式
一些实施例包含其中空隙沿着数字线的侧壁且介于所述数字线与延伸到存储元件(例如，电容器)的导电互连件之间的架构。与常规架构相比，所述空隙可减轻问题寄生电容。一些实施例包含形成集成组合件的方法。参考图1到14而描述实例性实施例。
参考图1到1C，图解说明实例性集成组合件10的一部分。此组合件可以任何适合方法形成。组合件10包含从半导体基底14向上延伸的多个作用区域12(本文中也称为作用区域柱)。作用区域12中的一些作用区域被标记为12a-f，使得其可相对于彼此且相对于所述作用区域中的其它者而进行区分。全部作用区域12可大致等同于彼此；其中术语“大致等同”意指在制作及测量的合理公差内等同。在图1中以虚线(透视图)图解说明作用区域12，以便指示其在其它材料下方。
作用区域12及半导体基底14包括半导体材料16。此半导体材料可包括任何适合组合物；且在一些实施例中可包括硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物等中的一或多者、基本上由所述一或多者组成、或者由所述一或多者组成；其中术语III/V半导体材料指代包括选自周期表的第III族及第V族(其中第III族及第V族为旧命名法，且现称为第13族及第15族)的元素的半导体材料。在一些实施例中，半导体材料16可包括经适当掺杂硅、基本上由经适当掺杂硅组成、或者由经适当掺杂硅组成。所述硅可呈任何适合形式；且在一些实施例中可为单晶硅。在一些实施例中，作用区域的半导体材料16可称为作用区域材料。
基底14可称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于块体半导体材料，例如半导体晶片(单独的或处于包括其它材料的组合件中)，以及半导体材料层(单独的或处于包括其它材料的组合件中)。术语“衬底”指代任何支撑结构，包含但不限于上文所描述的半导体衬底.
作用区域12通过包括绝缘材料18及28的介入区域彼此间隔开。
绝缘材料18可包括任何适合组合物或组合物的组合。为简化图式，绝缘材料18被展示为是均匀的。在一些实施例中，绝缘材料18可包括两种或更多种离散材料。举例来说，绝缘材料18可包括在包括二氧化硅的下伏块体区域上方的氮化物层(例如，氮化硅层)。
绝缘材料28可包括任何适合组合物。为简化图式，绝缘材料28被展示为是均匀的，但可包括两种或更多种离散材料。在一些实施例中，绝缘材料28可包括二氧化硅或氮化硅、基本上由二氧化硅或氮化硅组成、或者由二氧化硅或氮化硅组成。绝缘材料28的至少一部分可为与绝缘材料18的至少一部分相同的组合物，或者可为相对于绝缘材料18的至少一部分不同的组合物。
字线(即，存取线)20沿着第一方向(由x轴表示)延伸。所述第一方向可对应于存储器阵列的行方向。图1中以虚线(透视图)图解说明字线20以指示其在其它材料下方。字线邻近于作用区域柱12。
字线20包括导电材料24。导电材料24可包括任何适合导电组合物；例如，举例来说，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)及/或经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗等)中的一或多者。
绝缘材料28在字线20上方。
栅极电介质材料30围绕字线20的下部区域延伸且介于字线与作用区域12之间。栅极电介质材料30可包括任何适合组合物；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成、或者由二氧化硅组成。
字线20包括沿着作用区域12的晶体管栅极。所述晶体管栅极被合并到晶体管中，所述晶体管包含作用区域柱12内的沟道区域及对应于接触区域32及34的源极/漏极区域(下文所描述)。
数字线(即，感测线、位线)22沿着第二方向(由y轴表示)延伸，所述第二方向可对应于存储器阵列的列方向。所述第二方向(即，列方向)可正交于第一方向(即，行方向)，或者可简单地跨越第一方向。
所述数字线22在作用区域柱12上方。
数字线22包括在经导电掺杂半导体材料38上方的含金属区域36。半导体材料38可包括硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物等中的一或多者、基本上由所述一或多者组成、或者由所述一或多者组成。在一些实施例中，半导体材料38可包括经适当掺杂硅、基本上由经适当掺杂硅组成、或者由经适当掺杂硅组成。所述硅可呈任何适合形式；且在一些实施例中可为多晶、非晶等中的一或多者。在一些实施例中，经导电掺杂半导体材料可为经n型掺杂的(例如，可为掺杂有磷的硅)。
含金属区域36包括含金属材料40。含金属材料40可包括任何适合组合物；例如，举例来说，各种“纯”或“元素”金属(例如，钛、钨、钴、镍、铂、钌等；单独的、处于混合物中、处于合金中等)中的一或多者、各种含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)中的一或多者等。
含金属区域36中的每一者具有垂直厚度T1。此垂直厚度可具有任何适合尺寸，且在一些实施例中可具有在从约15纳米(nm)到约30nm的范围内的尺寸。垂直厚度T1可称为第一垂直厚度以将其与本发明稍后提及的其它垂直厚度进行区分。
绝缘材料42在数字线22上方。绝缘材料42可包括任何适合组合物；且在一些实施例中可包括氮化硅，基本上由氮化硅组成、或者由氮化硅组成。
绝缘材料42与数字线22一起被图案化为沿着y轴方向延伸的梁44。在一些实施例中，梁44可被视为沿着垂直于图1A的横截面的第一方向延伸。沿着图1A的横截面的所述梁中的每一者具有侧壁表面43。
梁44可通过任何适合方法形成。举例来说，在一些实施例中，材料38、40及42可形成为跨越组合件10的下伏材料的扩展部，且接着此扩展部可利用掩模(未展示)及一或多种适合蚀刻来图案化。
沿着图1A的横截面的数字线22中的每一者具有顶部表面41以及从此顶部表面向下延伸的一对相对侧壁表面37及39。绝缘材料42直接抵靠顶部表面41而形成。
数字线22可视为通过间隔区域46彼此间隔开，其中此些间隔区域展示为沿着图1A的横截面。
作用区域(即，作用区域柱)12中的每一者可视为包括一对存储元件接触区域34之间的数字线接触区域32。在一些实施例中，区域32及34可统称为接触区域。
字线20包括将存储元件接触区域34与数字线接触区域32栅极地耦合的晶体管栅极。在图1C中指示数字线接触区域32及存储元件接触区域34以帮助读者理解字线20相对于数字线接触区域32及存储元件接触区域34的位置。然而，应理解，数字线接触区域32及存储元件接触区域34在作用区域上实际上比图1C的区段更高，如图1A及1B中所指示。
数字线接触区域32与数字线22耦合。存储元件接触区域34最终与存储元件(例如，电容器)耦合，如下文更详细地描述。存储元件接触区域34在数字线22的含金属区域36下面且在间隔区域46内，如沿着图1A的横截面所展示。
参考图2到2B，内部(第一)面板48是沿着梁44的侧壁表面43而形成，且具体来说是沿着数字线22的含金属区域36的第一及第二侧壁表面37及39而形成。膜(层、材料等)50是沿着内部面板48而形成。外部(第二)面板52是沿着膜50而形成。绝缘帽盖54在梁44上方形成，且跨越结构48、50及52。
面板48及52可包括任何适合组合物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成、或者由氮化硅组成。
绝缘帽盖54可包括任何适合组合物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成、或者由氮化硅组成。
膜50可包括任何适合组合物；且在一些实施例中可包括低k材料；其中术语低k意指电介质常数小于通常与二氧化硅相关联的电介质常数(即，小于3.9)。在一些实施例中，膜50可包括多孔二氧化硅。在一些实施例中，膜50可包括掺杂碳的二氧化硅；其中所述碳以从约8原子％到约13原子％的范围内的浓度存在。在一些实施例中，膜50中的一些膜或全部膜最终被移除，且因此膜50可为牺牲材料。如果整个膜50被移除，那么膜可包括可相对于面板48及52、绝缘帽盖54以及膜50下方的材料18的区域而被选择性地移除的任何材料。在一些实施例中，材料18可包括上部表面，所述上部表面包括氮化硅。因此，邻近膜50的全部表面可包括氮化硅，且牺牲材料50可包括可相对于氮化硅被选择性地移除的任何材料。
在一些实施例中，面板48及52以及绝缘帽盖54中的一或多者可包括相同组合物；且在其它实施例中，面板48及52以及绝缘帽盖54中的一或多者可包括相对于面板48及52以及绝缘帽盖54中的另一者不同的组合物。在一些实施例中，绝缘材料42、面板48及52以及绝缘帽盖54可全部包括氮化硅。然而，甚至在此些实施例中，如果此氮化硅通过不同方法形成(即，如果氮化硅的一部分通过化学气相沉积形成到第一密度，同时第二氮化物的另一部分通过原子层沉积形成到第二密度)，那么各种结构的氮化硅可通过适当分析来进行区分。
结构48、50及52可视为被配置为轨56。而且，结构48、50及52上方的绝缘帽盖54的区域可视为轨56的部分。
图2中以虚线视图展示数字线22以指示此些数字线在绝缘帽盖54下方。
图1C的横截面未相对于图2到2B的工艺步骤或未相对于剩余处理阶段中的任一者而展示，这是因为在所图解说明处理阶段期间沿着此横截面无显著改变。
参考图3到3B，牺牲材料58在轨56之间的间隔区域46内形成。牺牲材料58可包括任何适合组合物；且在一些实施例中可包括n型硅(例如，n型非晶硅及/或n型多晶硅)、基本上由n型硅组成、或者由n型硅组成。
在所图解说明实施例中，组合件10经受平面化(即，化学机械抛光)以形成跨越绝缘帽盖54及材料58而延伸的平面化表面59。
参考图4到4B，掩蔽结构60在平面化表面59上方形成。掩蔽结构60包括掩蔽材料62。掩蔽材料62可包括任何适合组合物；且在一些实施例中可包括光刻图案化的光致抗蚀剂。
掩蔽结构60被配置为沿着x轴方向延伸的线性结构。掩蔽结构通过间隙64彼此间隔开。平面化表面59的部分暴露在间隙64内。平面化表面59的经暴露部分包含绝缘帽盖54的区域及牺牲材料58的区域。
参考图5到5B，牺牲材料58的经暴露区域经移除以形成延伸到绝缘材料18的开口66。随后，所述开口加衬有牺牲间隔件68。所述间隔件包括间隔件材料70。间隔件材料70可包括任何适合组合物；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成、或者由二氧化硅组成。
在所图解说明实施例中，间隔件68跨越间隙64内的绝缘帽盖54而延伸。在其它实施例中，所述间隔件可不跨越此些绝缘帽盖而延伸。
参考图6到6C，开口72被蚀刻穿过外部面板48的侧(如图6C中所展示)。此可视为将开口66延伸穿过外部面板48的区域。
开口72可借助相对于间隔件68的材料70对外部面板48的材料具选择性的蚀刻而形成。在一些实施例中，外部面板48包括与绝缘帽盖54不同的组合物，且因此所述蚀刻亦可相对于绝缘帽盖54对外部面板48具选择性。在其它实施例(下文参考图7所描述)中，绝缘帽盖54可形成为比外部面板48厚，使得即使绝缘帽盖包括与外部面板相同的组合物，所述蚀刻也将在向下穿透绝缘帽盖之前穿透外部面板。
开口72暴露膜50的部分。值得注意的是，用于暴露膜的部分的蚀刻是在远离上文所描述的沿着线A-A的横截面的区域中进行(如可参考展示远离线A-A的区域中的开口72的图6C所理解)。因此，上文所描述的沿着A-A的横截面的配置被保留(如图6A中所展示)，使得组合件10沿着此横截面的区域具有保持在包含内部面板48与外部面板52之间的膜50的配置中的轨56。
为简化图式，图6C中未展示作用区12(图6)。
图7、7A及7A-1展示组合件10处于如上文参考图6到6C所描述的同一处理阶段处。然而，绝缘帽盖54被展示为形成为比外部面板52厚，此可使得外部面板52能够被移除，同时将绝缘帽盖54留在膜50及内部面板48的剩余部分上方，甚至在其中绝缘帽盖54及外部面板52包括彼此相同的组合物的配置中。图7A-1展示沿着图7的线A-1-A-1的横截面，且展示蚀刻穿过外部面板52的开口72(图7A中所展示)。
参考图8到8C，组合件10展示为处于图6到6C的处理阶段之后的处理阶段处。间隔件68(图6到6C)是借助相对于绝缘帽盖54、面板48及下伏绝缘材料18的上部表面对此些间隔件具选择性的蚀刻来移除。在一些实施例中，间隔件68可包括二氧化硅；绝缘帽盖54、面板48及下伏绝缘材料18的上部表面可全部包括氮化硅。在所图解说明实施例中，在间隔件68的移除期间，膜50未被蚀刻。在其它实施例中，在间隔件68的移除期间，膜50可至少部分地被蚀刻。
参考图9到9C，膜50(图8到8C)经移除以将空隙74留在轨56内。在所图解说明实施例中，整个膜50被移除。在其它实施例中，膜50的仅某一部分可被移除。
膜50可借助任何适合处理来移除。在一些实施例中，膜50包括低k氧化物(例如，多孔二氧化硅、掺杂碳的二氧化硅等)且可借助相对于面板48及52、绝缘帽盖54以及绝缘材料18的上部表面的氮化物(氮化硅)对氧化物(二氧化硅)具选择性的蚀刻来移除。
参考图10到10B，在间隙64内提供绝缘材料76(图9到9C)，且接着移除掩蔽材料62(图9到9C)。绝缘材料76可包括任何适合组合物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成、或者由氮化硅组成。
参考图11到11B，牺牲材料58(图10到10B)经移除以留下开口78。
参考图12及12A，开口78的横向外围(图11-11B)加衬有绝缘材料80。材料80可包括任何适合组合物；且在一些实施例中可包括氮化硅、基本上由氮化硅组成、或者由氮化硅组成。
存储元件触点(即，存储元件接触区域)34暴露在开口78的底部处(图11A)，且接着在开口内形成导电材料82。导电材料82与存储元件触点34电耦合，且在所展示实施例中直接抵靠存储元件触点34的半导体材料16。
导电材料82可包括任何适合组合物；且在一些实施例中可包括经导电掺杂硅、基本上由经导电掺杂硅组成、或者由经导电掺杂硅组成。在一些实施例中，导电材料82可称为存储元件互连件材料，或简称为互连件材料。
存储元件84通过导电材料82与存储元件触点34电耦合。存储元件可为具有至少两种可检测状态的任何适合装置；且在一些实施例中可为(举例来说)电容器、电阻存储器装置、导电桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。在所展示实施例中，所述存储元件为电容器。所述电容器各自具有与导电材料82耦合的一个节点，且具有与参考电压源(展示为三角形)耦合的另一节点。所述参考电压源可处于任何适合参考电压处；举例来说，包含接地、VCC/2等。
所述存储元件可视为由存储器阵列85的存储器单元构成。存储器单元中的每一者通过数字线22中的一者及字线20(其中上文参考图1到1C描述所述字线)中的一者唯一地寻址。在一些实施例中，存储器阵列可包括动态随机存取存储器(DRAM)；其中每一存储器单元包括与存储元件组合的存取晶体管。所述存取晶体管对应于上文参考图1到1C所描述的晶体管。
在一些实施例中，材料82可视为对应于通过包括空隙区域74的介入区域86与数字线22横向地间隔开的导电区域。在一些实施例中，面板48可视为沿着数字线22的侧壁的绝缘间隔件，其中此些绝缘间隔件沿着数字线22连续地延伸贯穿存储器阵列85。
导电区域82被配置为沿着y轴方向(其可称为第一方向)彼此横向地间隔开的分段，如图12中所展示。
在一些实施例中，数字线22可视为延伸到下伏支撑材料18上方的第一高度H1，且空隙区域74可视为延伸到此下伏支撑材料上方的第二高度H2。所述第二高度可比所述第一高度大至少约30nm。
图12A的所图解说明实施例的优点是，空隙区域74至少与数字线22一样高，且因此沿着与互连件材料82重叠的数字线的整个尺寸提供绝缘。此可减轻或防止数字线与互连件材料82之间的非期望寄生电容。在一些实施例中，数字线的含金属区域36具有上文参考图1A所描述的第一垂直厚度T1，且空隙区域74具有大于所述第一垂直厚度的第二垂直厚度T2。所述第二垂直厚度可为所述第一垂直厚度的至少约两倍大，如沿着图12A的横截面所展示。
图13展示图12A的组合件10沿着线D-D的视图。此展示配置为沿着数字线22的侧壁连续地延伸的绝缘间隔件的面板48，且展示配置为沿着y轴方向通过包括绝缘材料76(例如，氮化硅)的绝缘结构92彼此间隔开的空隙区域分段90的空隙区域74。导电区域82被配置为分段94，所述分段由绝缘材料80环绕且沿着y轴方向通过包括绝缘结构92的区域彼此间隔开。
在一些实施例中，面板48及52可分别视为第一及第二绝缘间隔件；其中此些第一与第二绝缘间隔件通过空隙区域74彼此间隔开。在一些实施例中，第二绝缘间隔件52可视为介于空隙区域74与导电区域82之间。所述第一及第二绝缘间隔件(例如，面板48及52)可包括彼此相同的组合物，或可包括相对于彼此不同的组合物。
在一些实施例中，衬里材料80可视为对应于环绕导电区域82的第三绝缘间隔件。此些第三绝缘间隔件的区域可视为介于第二绝缘间隔件52与导电区域82之间。所述第三绝缘间隔件(例如，材料80)可包括与所述第一及第二绝缘间隔件(例如，面板48及52)中的一者或两者相同的组合物，或者可包括与所述第一及第二绝缘间隔件中的一者或两者不同的组合物。
图13的实施例具有经移除以形成空隙区域分段90的全部膜50(图2A)。在其它实施例中，膜50中的一些膜可保持在空隙区域分段90内，如图14中所展示。图14的实施例可通过在图9-9C的处理阶段处利用定时蚀刻来移除膜50而实现，使得膜50的仅某一些部分被移除。膜50的剩余部分可对应于柱96，所述柱有助于跨越空隙区域分段90的支撑，使得所述空隙区域分段不会发生非所期望的塌陷。如果此塌陷是不太可能的，那么可省略柱96。
在一些实施例中，柱96可视为将空隙区域分段90细分成空隙区域对，其中此些对包含柱96的一个侧上的第一空隙区域98及柱96的相对侧上的第二空隙区域100。
在所图解说明实施例中，绝缘结构92被配置为沿着x轴方向(其也可称为第二方向)延伸的条。
上文所论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可合并到电子系统中。此些电子系统可用于(举例来说)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块以及专用模块中，且可包含多层、多芯片模块。所述电子系统可为宽广范围的系统(例如，相机、无线装置、显示器、芯片集、机顶盒、游戏、照明、交通工具、时钟、电视、行动电话、个人计算机、汽车、工业控制系统、航空器等)中的任一者。
除非另有规定，否则本文中所描述的各种材料、物质、组合物等可借助现已知晓或尚有待开发的任何适合方法(举例来说，包含原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等)而形成。
术语“电介质”及“绝缘”可用于描述具有电绝缘性质的材料。在本发明中将所述术语视为同义的。可在一些例项中利用术语“电介质”且在其它例项中利用术语“绝缘”(或“电绝缘”)以在本发明内提供语言变更，从而在以下权利要求书内简化前置基础，且并非用以指示任何显著化学或电差异。
术语“电连接”及“电耦合”两者可用于本发明中。将所述术语视为同义的。可在一些例项中利用一个术语且在其它例项中利用另一术语以在本发明内提供语言变更，从而在以下权利要求书内简化前置基础。
图式中的各种实施例的特定定向仅出于说明性目的，且可在一些应用中相对于所展示定向旋转所述实施例。本文中所提供的描述及所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，而不管结构是处于图式的特定定向中还是相对于此定向旋转。
除非另有指示，否则所附图解性说明的横截面视图仅展示横截面的平面内的特征，且为简化图式而未展示横截面的平面后面的材料。
当结构在上文被称为“在”另一结构“上”、“邻近”或“抵靠”另一结构时，其可直接在所述另一结构上或者也可存在介入结构。相比来说，当结构被称为“直接在”另一结构“上”、“直接邻近”或“直接抵靠”另一结构时，不存在介入结构。术语“正下方”、“正上方”等不指示直接物理接触(除非另有明确陈述)，而是指示竖直对准。
结构(例如，层、材料等)可称为“垂直延伸”以指示结构从下伏基底(例如，衬底)大体上向上延伸。垂直延伸的结构可相对于基底的上部表面而大致正交地延伸，或并非如此。
一些实施例包含具有沿着第一方向延伸的数字线的集成组合件。所述数字线中的每一者具有拥有第一垂直厚度的含金属区域。空隙区域邻近于所述数字线且通过绝缘间隔件与所述数字线间隔开。所述空隙区域具有为所述第一垂直厚度至少约两倍大的第二垂直厚度。导电区域通过包括所述空隙区域的介入区域与所述数字线横向地间隔开。存储元件与所述导电区域相关联。
一些实施例包含具有存储器阵列且具有沿着第一方向延伸穿过所述存储器阵列的数字线的集成组合件。绝缘间隔件沿着所述数字线的侧壁。所述绝缘间隔件沿着所述数字线连续地延伸穿过所述存储器阵列。导电区域通过介入区域与所述数字线横向地间隔开。所述导电区域被配置为沿着所述第一方向彼此间隔开的分段。所述介入区域包含所述绝缘间隔件的区域且包含邻近所述绝缘间隔件的所述区域的空隙区域。所述空隙区域被配置为沿着所述第一方向通过绝缘结构彼此间隔开的空隙区域分段。存储元件与所述导电区域相关联。
一些实施例包含形成集成组合件的方法。一种构造形成为包含沿着横截面通过间隔区域彼此间隔开的一对数字线。所述数字线中的每一者具有顶部表面及从所述顶部表面向下延伸的一对相对侧壁表面。所述构造包含在所述顶部表面上方的第一绝缘材料。所述第一绝缘材料与数字线一起形成沿着垂直于所述横截面的第一方向延伸的梁。所述梁具有侧壁表面。所述数字线具有含金属区域。所述构造包含在所述数字线的所述含金属区域下面且在所述间隔区域内的存储元件触点。轨沿着所述侧壁表面而形成。所述轨中的每一者包括夹置在一对面板之间的膜，且包括在所述膜及面板上方的绝缘帽盖。所述对面板为接近所述数字线的所述侧壁表面中的一者的内部面板及所述膜的与所述内部面板相对的侧上的外部面板。所述外部面板被蚀刻成用以暴露所述膜。所述蚀刻是在远离所述横截面的一或多个区域中进行。在所述蚀刻之后，所述轨保留沿着所述膜的所述横截面在所述面板的所述对之间且在绝缘帽盖下方的配置。所述膜中的至少一些膜经移除以将空隙留在沿着所述横截面的所述轨内。所述轨内的所述空隙沿着所述横截面在所述轨的所述面板之间且在所述轨的所述绝缘帽盖下方。所述存储元件触点被暴露。形成在所述存储元件触点上方且与所述存储元件触点耦合的存储元件。
按照条例，已在语言上关于结构及方法特征较特定或较不特定地描述本文中所揭示的标的物。然而，应理解，由于本文中所揭示的手段包括实例性实施例，因此权利要求书不限于所展示及所描述的特定特征。因此，权利要求书是由字面措辞来提供完整范围，且根据等效内容的教义适当地予以解释。

Claims (33)

1.一种集成组合件，其包括：
数字线，其沿着第一方向延伸；所述数字线中的每一者具有拥有第一垂直厚度的含金属区域；
空隙区域，其邻近所述数字线且通过绝缘间隔件与所述数字线间隔开；所述空隙区域具有为所述第一垂直厚度至少约两倍大的第二垂直厚度；
导电区域，其通过包括所述空隙区域的介入区域与所述数字线横向地间隔开；及
存储元件，其与所述导电区域相关联。
2.根据权利要求1所述的集成组合件，其中所述数字线延伸到第一高度，且其中所述空隙区域延伸到高于所述第一高度至少约30nm的第二高度。
3.根据权利要求2所述的集成组合件，其中所述第一垂直厚度小于或等于约30nm。
4.根据权利要求1所述的集成组合件，其包括从基底向上延伸的作用区域柱；所述作用区域柱中的每一者具有一对存储元件接触区域，且具有在所述存储元件接触区域之间的数字线接触区域；所述数字线与所述数字线接触区域耦合，且所述导电区域与所述存储元件接触区域耦合。
5.根据权利要求4所述的集成组合件，其中所述数字线的所述含金属区域通过经导电掺杂半导体材料耦合到所述数字线接触区域。
6.根据权利要求5所述的集成组合件，其中所述经导电掺杂半导体材料包括经导电掺杂硅。
7.根据权利要求1所述的集成组合件，其中所述存储元件为电容器。
8.一种集成组合件，其包括：
存储器阵列；
数字线，其沿着第一方向延伸穿过所述存储器阵列；
绝缘间隔件，其沿着所述数字线的侧壁；所述绝缘间隔件沿着所述数字线连续地延伸穿过所述存储器阵列；
导电区域，其通过介入区域与所述数字线横向地间隔开；所述导电区域被配置为沿着所述第一方向彼此间隔开的分段；所述介入区域包含所述绝缘间隔件的区域且包含邻近所述绝缘间隔件的所述区域的空隙区域；所述空隙区域被配置为沿着所述第一方向通过绝缘结构彼此间隔开的空隙区域分段；及
存储元件，其与所述导电区域相关联。
9.根据权利要求8所述的集成组合件，其包括向上延伸穿过所述空隙区域分段且将所述空隙区域分段中的每一者细分成空隙区域对的绝缘材料的柱。
10.根据权利要求9所述的集成组合件，其中所述柱的所述绝缘材料包括低k组合物。
11.根据权利要求9所述的集成组合件，其中所述柱的所述绝缘材料包括多孔二氧化硅。
12.根据权利要求9所述的集成组合件，其中所述柱的所述绝缘材料包括掺杂碳的二氧化硅。
13.根据权利要求12所述的集成组合件，其中所述碳以从约8原子％到约13原子％的范围内的浓度存在于所述掺杂碳的二氧化硅中。
14.根据权利要求8所述的集成组合件，其中所述绝缘结构被配置为沿着正交于所述第一方向的第二方向延伸的条，且其中所述条具有介于所述经间隔开导电区域之间的区域。
15.根据权利要求8所述的集成组合件，其中所述绝缘结构包括氮化硅。
16.根据权利要求8所述的集成组合件，其中所述绝缘间隔件为第一绝缘间隔件，且其中所述介入区域包含所述第一绝缘间隔件的区域且包含第二绝缘间隔件的区域，所述第二绝缘间隔件在所述空隙区域与所述导电区域之间。
17.根据权利要求16所述的集成组合件，其中所述第一及第二绝缘间隔件包括彼此相同的组合物。
18.根据权利要求16所述的集成组合件，其中所述第一及第二绝缘间隔件包括氮化硅。
19.根据权利要求16所述的集成组合件，其中所述第一及第二绝缘间隔件包括相对于彼此不同的组合物。
20.根据权利要求16所述的集成组合件，其中所述介入区域包含第三绝缘间隔件的区域；且其中所述第三绝缘间隔件在所述第二绝缘间隔件与所述导电区域之间。
21.根据权利要求20所述的集成组合件，其中所述第一、第二及第三绝缘间隔件中的至少一者包括与所述第一、第二及第三绝缘间隔件中的另一者相同的组合物。
22.根据权利要求21所述的集成组合件，其中所述第一、第二及第三绝缘间隔件包括氮化硅。
23.根据权利要求20所述的集成组合件，其中所述第一、第二及第三绝缘间隔件中的至少一者包括相对于所述第一、第二及第三第三绝缘间隔件中的另一者不同的组合物。
24.一种形成集成组合件的方法，其包括：
形成包含沿着横截面通过间隔区域彼此间隔开的一对数字线的构造；所述数字线中的每一者具有顶部表面及从所述顶部表面向下延伸的一对相对侧壁表面；所述构造包含在所述顶部表面上方的第一绝缘材料；所述第一绝缘材料与数字线一起形成沿着垂直于所述横截面的第一方向延伸的梁；所述梁具有侧壁表面；所述数字线具有含金属区域；所述构造包含在所述数字线的所述含金属区域下面且在所述间隔区域内的存储元件触点；
沿着所述侧壁表面形成轨；所述轨中的每一者包括夹置在一对面板之间的膜，且包括在所述膜及所述面板上方的绝缘帽盖；所述对面板为接近所述数字线的所述侧壁表面中的一者的内部面板及在所述膜的与所述内部面板相对的侧上的外部面板；
蚀刻到所述外部面板中以暴露所述膜；所述蚀刻是在远离所述横截面的一或多个区域中进行；在所述蚀刻之后，所述轨保留沿着所述膜的所述横截面在所述面板的所述对之间且在所述绝缘帽盖下方的配置；
移除所述膜中的至少一些膜以沿着所述横截面在所述轨内留下空隙；所述轨内的所述空隙沿着所述横截面在所述轨的所述面板之间且在所述轨的所述绝缘帽盖下方；
暴露所述存储元件触点；及
形成在所述存储元件触点上方且与所述存储元件触点耦合的存储元件。
25.根据权利要求24所述的方法，其中所述蚀刻不从所述轨中的每一者的所述膜上方移除所述绝缘帽盖。
26.根据权利要求24所述的方法，其中所述轨中的每一者的所述膜包括低k材料。
27.根据权利要求26所述的方法，其中所述轨中的每一者的所述膜包括多孔二氧化硅。
28.根据权利要求26所述的方法，其中所述轨中的每一者的所述膜包括掺杂碳的二氧化硅。
29.根据权利要求28所述的方法，其中所述碳以从约8原子％到约13原子％的范围内的浓度存在于所述掺杂碳的二氧化硅中。
30.根据权利要求24所述的方法，其中所述轨中的每一者的整个所述膜被移除以形成所述空隙。
31.根据权利要求24所述的方法，其中所述轨中的每一者的所述膜的仅某一部分被移除以形成所述空隙。
32.根据权利要求24所述的方法，其中所述面板及所述绝缘帽盖包括氮化硅。
33.根据权利要求24所述的方法，其中：
所述数字线的所述含金属区域沿着所述横截面具有第一垂直厚度；且
所述空隙沿着所述横截面具有为所述第一垂直厚度至少约两倍大的第二垂直厚度。
CN202011039795.9A 2019-12-10 2020-09-28 集成组合件及形成集成组合件的方法 Withdrawn CN112951826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/709,030 2019-12-10
US16/709,030 US11195560B2 (en) 2019-12-10 2019-12-10 Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies

Publications (1)

Publication Number Publication Date
CN112951826A true CN112951826A (zh) 2021-06-11

Family

ID=76209817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011039795.9A Withdrawn CN112951826A (zh) 2019-12-10 2020-09-28 集成组合件及形成集成组合件的方法

Country Status (2)

Country Link
US (2) US11195560B2 (zh)
CN (1) CN112951826A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195560B2 (en) * 2019-12-10 2021-12-07 Micron Technology, Inc. Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314111A (zh) * 2016-07-14 2019-02-05 美光科技公司 在一对导线之间侧向地形成竖向延伸导体的方法
CN110168726A (zh) * 2017-01-06 2019-08-23 美光科技公司 集成存储器、集成组合件及形成存储器阵列的方法
CN110506333A (zh) * 2017-04-17 2019-11-26 美光科技公司 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7772672B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Semiconductor constructions
US7948021B2 (en) * 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
KR102621751B1 (ko) * 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102369630B1 (ko) * 2018-01-03 2022-03-03 삼성전자주식회사 메모리 소자 및 이의 제조방법
US11329062B2 (en) * 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10658367B1 (en) * 2018-12-03 2020-05-19 Micron Technology, Inc. Integrated assemblies which include metal-containing interconnects to active-region pillars, and methods of forming integrated assemblies
KR20200142908A (ko) * 2019-06-14 2020-12-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11195560B2 (en) * 2019-12-10 2021-12-07 Micron Technology, Inc. Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies
US11171146B2 (en) * 2019-12-12 2021-11-09 Micron Technology, Inc. Memory devices and methods of forming memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314111A (zh) * 2016-07-14 2019-02-05 美光科技公司 在一对导线之间侧向地形成竖向延伸导体的方法
CN110168726A (zh) * 2017-01-06 2019-08-23 美光科技公司 集成存储器、集成组合件及形成存储器阵列的方法
CN110506333A (zh) * 2017-04-17 2019-11-26 美光科技公司 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法

Also Published As

Publication number Publication date
US20220036927A1 (en) 2022-02-03
US11195560B2 (en) 2021-12-07
US20210174840A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
CN110383477B (zh) 具有与存取装置耦合的主体连接线的设备
US11127744B2 (en) Memory devices and methods of forming memory devices
CN112071839A (zh) 存储器阵列、集成组合件、形成位线的方法以及形成集成组合件的方法
US11508734B2 (en) Integrated assemblies, and methods of forming integrated assemblies
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
US11069687B2 (en) Integrated assemblies having shield lines between digit lines, and methods of forming integrated assemblies
CN111527595A (zh) 具有沿着半导体材料支柱的导电结构的组件以及形成集成电路的方法
US10825484B2 (en) Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
KR20030080234A (ko) 트렌치 커패시터 및 그 제조 방법
US20220036927A1 (en) Integrated Assemblies Having Void Regions Between Digit Lines and Conductive Structures, and Methods of Forming Integrated Assemblies
CN112913011A (zh) 包含到有源区支柱的含金属互连件的集成式组合件以及形成集成式组合件的方法
CN110993604A (zh) 形成集成式组合件的方法
US20220406785A1 (en) Integrated Assemblies Having Voids Along Regions of Gates, and Methods of Forming Conductive Structures
CN111799259A (zh) 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法
CN114245938A (zh) 具有穿过半导体材料立柱的栅极材料的集成晶体管，及形成集成晶体管的方法
CN111668161A (zh) 形成集成组合件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210611

WW01 Invention patent application withdrawn after publication