CN110506333A - 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法 - Google Patents

集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法 Download PDF

Info

Publication number
CN110506333A
CN110506333A CN201780089460.8A CN201780089460A CN110506333A CN 110506333 A CN110506333 A CN 110506333A CN 201780089460 A CN201780089460 A CN 201780089460A CN 110506333 A CN110506333 A CN 110506333A
Authority
CN
China
Prior art keywords
conductive path
lateral
insulating material
carbon
conductor wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780089460.8A
Other languages
English (en)
Inventor
S·博尔萨里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110506333A publication Critical patent/CN110506333A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种在一对结构之间横向形成竖向延伸的导体的方法包括：形成一对结构，所述对结构个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线。在垂直横截面中，所述导电线及所述导电通路分别具有相对侧。在所述垂直横截面中沿着所述导电通路及所述导电线的所述相对侧形成竖向延伸的绝缘材料。所述形成所述绝缘材料包括：在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外形成横向内绝缘体材料，所述横向内绝缘体材料包括硅、氧及碳。在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外形成横向中间绝缘体材料，所述横向中间绝缘体材料包括硅及氧。所述横向中间绝缘体材料包括比所述横向内绝缘体材料更少的碳(如果有的话)。在所述垂直横截面中从所述横向中间绝缘体材料的相对侧横向向外形成横向外绝缘体材料，所述横向外绝缘体材料包括硅、氧及碳。所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳。在所述垂直横截面中在所述绝缘材料之间且沿着所述绝缘材料横向形成竖向延伸的导体材料。本发明还揭示包含独立于制作方法的结构的额外方法方面。

Description

集成电路构造及在一对结构之间横向形成竖向延伸的导体的 方法
技术领域
本文中所揭示的实施例涉及集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法。
背景技术
存储器是一种类型的集成电路，且在计算机系统中用于存储数据。存储器可制作于个别存储器单元的一或多个阵列中。存储器单元可使用数字线(其还可称为位线、数据线、感测线)及存取线(其还可称为字线)而被写入或读取。感测线可沿着阵列的多列与存储器单元导电地互连，且存取线可沿着阵列的多行与存储器单元导电地互连。每一存储器单元可通过感测线与存取线的组合而唯一地寻址。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不存在电力的情况下存储数据达延长的时间周期。非易失性存储器常规地指定为具有至少大约10年的保持时间的存储器。易失性存储器耗散且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保持时间。无论如何，存储器单元经配置而以至少两种不同可选择状态存留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上电平或状态的信息。
一种类型的存储器单元具有至少一个晶体管及至少一个电容器。在一些此类结构中，一个导电通路从感测线向下延伸到晶体管的一个源极/漏极区域(例如，电路节点)。另外，另一导电通路可横向邻近一个导电通路，且从电容器的存储节点向下延伸到晶体管的另一源极/漏极区域。遗憾地，寄生电容横向存在于一个导电通路与另一导电通路之间。此寄生电容可不利地影响电路性能。其它电路中的横向介于导电通路之间的寄生电容也可不利地影响电路性能。
附图说明
图1是根据本发明的实施例的过程中的衬底片段的图解性俯视截面图，且是穿过图2中的线1-1而截取的。
图2是穿过图1中的线2-2截取的截面图。
图3是穿过图2中的线3-3截取的截面图。
图4是穿过图1到3中的线4-4截取的截面图。
图5是穿过图1到3中的线5-5截取的截面图。
图6是在由图2展示的处理步骤之后的处理步骤处的如图2中所展示的衬底的视图。
图7是在由图6展示的处理步骤之后的处理步骤处的图6衬底的视图。
图8是在由图7展示的处理步骤之后的处理步骤处的图7衬底的视图。
图9是在由图8展示的处理步骤之后的处理步骤处的图8衬底的视图，且是穿过图10中的线9-9截取的。
图10是穿过图9中的线10-10截取的截面图。
图11是在由图10展示的处理步骤之后的处理步骤处的图10衬底的视图，且是穿过图12中的线11-11截取的。
图12是穿过图11中的线12-12截取的截面图。
图13是在由图12展示的处理步骤之后的处理步骤处的图12衬底的视图，或可视为由图12展示的实施例的替代实施例。
具体实施方式
本发明的实施例囊括在一对结构之间横向形成竖向延伸的导体的方法及独立于制造方法的集成电路构造。首先参考图1到13描述方法实施例。
参考图1到5，衬底结构8的实例性片段包括阵列或阵列区10，在一个实施例中，所述阵列或阵列区可包括相对于基底衬底11而制作的存储器单元。衬底11可包括导电性/导体/导电材料(即，本文中，电材料)、半导电性/半导体/半导电材料及绝缘性/绝缘体/绝缘材料(即，本文中，电材料)中的任何一或多者。在基底衬底11上方已竖向形成各种材料。材料可处于图1到5所描绘的材料旁边、从图1到5所描绘的材料竖向向内或从图1到5所描绘的材料竖向向外。举例来说，集成电路的其它经部分或完全制作的组件可设置于在基底衬底11上方、围绕基底衬底11或在基底衬底11内的某处。用于操作存储器阵列内的组件的控制件及/或其它外围电路也可被制作，且可或可不完全或部分地位于存储器阵列或子阵列内。此外，多个子阵列还可相对于彼此独立地、先后地或以其它方式制作及操作。如此文档中所使用，“子阵列”也可被视为阵列。
基底衬底11包括半导体材料12(例如，经适当地及不同地掺杂的单晶硅)、沟槽隔离区域14(例如，氮化硅及/或经掺杂或未经掺杂二氧化硅)及有效面积区域16，有效面积区域16包括经适当地掺杂的半导体材料12。在一个实施例中且如将展示，结构8将包括个别包括场效应晶体管25及电容器(图1到5中未展示)的存储器单元。然而，如从继续论述将明了，无论电路的类型及独立于制造方法的集成电路结构如何，根据本发明的实施例均涵盖其它存储器单元的制作以及导电通路的制作。在所描绘实例中，场效应晶体管25展示为呈凹入式存取装置(RAD)的形式。此类凹入式存取装置包含埋入基底衬底11中的存取线构造18，且所述存取线构造包括栅极绝缘体20(例如，包括二氧化硅及/或氮化硅、基本上由二氧化硅及/或氮化硅组成，或由二氧化硅及/或氮化硅组成)及导电栅极材料22(例如，包括经导电掺杂的半导体材料及/或金属材料、基本上由经导电掺杂的半导体材料及/或金属材料组成，或由经导电掺杂的半导体材料及/或金属材料组成)。存取线构造18上方展示绝缘体材料27(例如，包括氮化硅及/或经掺杂或未经掺杂二氧化硅、基本上由氮化硅及/或经掺杂或未经掺杂二氧化硅组成，或由氮化硅及/或经掺杂或未经掺杂二氧化硅组成)。个别场效应晶体管25包括从存取线构造18横向向外且位于存取线构造18上方的一对源极/漏极区域24、26。当将适合电压施加到存取线构造18的栅极材料22时，导电沟道可接近栅极绝缘体20而形成于半导体材料12内，使得电流能够在个别有效面积区域16内、在存取线构造18下方于一对源极/漏极区域24与26之间流动。因此，在实例性实施例中，每一有效面积区域16包括各自共享中心源极/漏极区域26的两个场效应晶体管25。
在基底衬底11上方已制作结构/构造28。在一对紧邻结构28之间横向形成竖向延伸的导体的方法中继续论述关于此对结构28的制作。已形成包括竖向延伸的导电通路30及电耦合到导电通路30且横越于导电通路30上方的导电线32的个别结构28。在一个实施例中且如所展示，个别导电线32直接电耦合到且直接抵靠导电通路30的顶部37。在一个实施例中，导电线32包括第一导电材料34，且导电通路30包括具有与第一导电材料34的组合物不同的组合物的第二导电材料36。在一个实施例中，第一导电材料34包括金属材料(例如，TiN、Ti、WN、WSix等中的一或多者)。在一个实施例中，第二导电材料36包括经导电掺杂的半导体材料(例如，磷掺杂的多晶硅)。在垂直横截面(例如，图2所描绘的横截面)中，导电线32及导电通路30分别具有相对侧35及33。结构28展示为包括绝缘材料40、41及42，所述绝缘材料相对于彼此可具有相同或不同组合物(例如，氮化硅及/或经掺杂或未经掺杂二氧化硅)。
在垂直横截面中分别沿着导电通路30及导电线32的相对侧35及33形成竖向延伸的绝缘材料。此展示为包含：在垂直横截面中从导电通路30的相对侧33及导电线32的相对侧35横向向外形成横向内绝缘体材料46，所述横向内绝缘体材料包括硅、氧及碳、基本上由硅、氧及碳组成，或由硅、氧及碳组成。理想地，碳键结到硅，而非作为未键结掺杂剂而存在，且材料46包括碳氧化硅、基本上由碳氧化硅组成，或由碳氧化硅组成。在一个实施例中，横向内绝缘体材料46包括大于4.0碳原子百分比及小于15.0碳原子百分比。在一个实施例中，横向内绝缘体材料46具有大于4.2且小于4.5的k(介电常数)。横向内绝缘体材料46的实例性厚度为10埃到30埃。在一个实施例中，结构28延伸到基底衬底11中的开口(图1及2)中，绝缘体材料46至少部分地衬砌所述开口，且绝缘材料56(例如，氮化硅)也位于此开口中。如所展示，横向内绝缘体材料46包括相对侧47。
参考图6，在垂直横截面中从横向内绝缘体材料46的相对侧47横向向外形成横向中间绝缘体材料48，所述横向中间绝缘体材料包括硅及氧(例如，二氧化硅)、基本上由硅及氧(例如，二氧化硅)组成，或由硅及氧(例如，二氧化硅)组成。横向中间绝缘体材料48包括比横向内绝缘体材料46更少的碳(如果有的话)。在一个实施例中，横向中间绝缘体材料48直接抵靠横向内绝缘体材料46而形成。横向中间绝缘体材料48可视为具有相对侧49。在垂直横截面中从横向中间绝缘体材料48的相对侧49横向向外已形成横向外绝缘体材料50，所述横向外绝缘体材料包括硅、氧及碳(例如，使碳与硅键结的碳氧化硅)、基本上由硅、氧及碳(例如，使碳与硅键结的碳氧化硅)组成，或由硅、氧及碳(例如，使碳与硅键结的碳氧化硅)组成。横向外绝缘体材料50包括比横向内绝缘体材料46更多的碳。在一个实施例中，横向外绝缘体材料50直接抵靠横向中间绝缘体材料48而形成。无论如何，且在一个实施例中，沿着导电线32的相对侧35且沿着导电通路30的相对侧33已形成竖向延伸的绝缘材料44。
在一个实施例中，横向中间绝缘体材料48无碳，且在另一实施例中包括碳。在此文档中，“无碳”意指从0碳原子百分比到不超过0.01碳原子百分比，而包括碳的材料具有超过0.01碳原子百分比。在一个实施例中，横向中间绝缘体材料48包括至少1.0碳原子百分比，且在一个实施例中包括不超过4.0碳原子百分比。在一个实施例中，横向中间绝缘体材料48具有不大于4.1的k。横向中间绝缘体材料48的实例性厚度为30埃到50埃。
在一个实施例中，横向外绝缘体材料50包括至少15.0碳原子百分比，在一个实施例中包括不超过30碳原子百分比，且在一个实施例中包括不超过20碳原子百分比。在一个实施例中，横向外绝缘体材料50具有至少4.5的k，在一个实施例中具有不大于6.5的k，且在一个实施例中具有不大于5.3的k。
在垂直横截面中在竖向延伸的绝缘材料44之间且沿着竖向延伸的绝缘材料44横向形成竖向延伸的导体材料。接下来参考图7到13描述这样做的一个实例性实施例。
参考图7，且在一个实施例中，在绝缘材料44上方已形成绝缘体材料52以填充且过填充横向介于结构28之间的剩余空隙空间。实例性材料且仅以实例方式为旋涂电介质。
参考图8，已使绝缘体材料52密化，在一个实施例中，这会减小横向外绝缘体材料50的横向厚度。举例来说，此可导致将碳从绝缘体材料50中驱出到绝缘体材料52中，借此绝缘体材料50的横向及竖向最外部部分转化为二氧化硅。
参考图9及10，且在一个实施例中，已将绝缘体材料52往回平面化及图案化，以形成开口53(图9)，同时使源极/漏极区域24覆盖有绝缘体材料52。
参考图11及12，且在一个实施例中，在开口53中已形成电介质材料72(例如，氮化硅)，且已移除绝缘体材料52(未展示)。接着(或更早)，绝缘材料44已经受适合蚀刻以暴露源极/漏极区域24。接着在垂直横截面中在绝缘材料44之间且沿着绝缘材料44已横向形成竖向延伸的导体材料54(例如，代替移除的绝缘体材料52)。在一个实施例中，此类竖向延伸的导体材料包括金属材料。在一个实施例中，此类竖向延伸的导体材料包括直接抵靠源极/漏极区域24的经导电掺杂的半导体材料(例如，磷掺杂的多晶硅)。
在一个实施例中，在包括结构28的衬底(例如，图1到5中的构造8)上进行绝缘材料44(例如，图6)的形成。在此实施例中，形成绝缘材料44包括：在沉积室(未展示)中原位依序形成至少横向中间绝缘体材料48及横向外绝缘体材料50，而在开始形成横向中间绝缘体材料48到开始形成横向外绝缘体材料50之间且理想地在沉积所有正沉积的横向外绝缘体材料50之前不从沉积室移除衬底。在一个此类实施例中，还可与材料48及50一起原位形成横向内绝缘体材料46(未展示)。举例来说，所有材料46、48及50均可经沉积以共同地填充基底衬底11中的开口(例如，不沉积绝缘材料56)，接着对材料46、48及50进行干法蚀刻以清除此些材料以免覆盖源极/漏极区域24。无论如何，实例性沉积工具为远程等离子体化学气相沉积反应器/工具(例如，可从加利福尼亚州弗里蒙特市的泛林集团(LAM ResearchCorporation)购得的Striker)，其操作条件为0.5托到30.0托室压、150℃到450℃基座温度、2,000瓦到5,000瓦电力、处于5sccm到25sccm的适合的含硅、氧及碳前驱物流、200sccm到1,000sccm的H2流及1.5sccm到50sccm的O2流(例如，其中O2流及H2流的量用于控制相应层中的碳量)。
横向中间绝缘体材料48可完全地、部分地或完全不保留为成品电路构造的一部分。在一个实施例中，且如图13中所展示，已移除横向介于多对结构28之间的横向中间绝缘体材料48(未展示)以形成个别地横向介于横向内绝缘体材料46与横向外绝缘体材料50之间的一对空隙空间75(例如，空气间隙)。此移除动作可发生于形成导体材料54之前或形成导体材料54之后。在一个实施例中，至少大部分(即，超过一半)移除发生于形成导体材料54之后。如本文中所描述的用于移除SiO2或低含碳量的碳氧化硅材料48的实例性技术为使用稀释的HF(例如，H2O:HF的体积比为100:1到1,000:1)进行蚀刻。在一个实施例中，横向中间绝缘体材料48(即，至少一些)保留在成品电路构造中。在一个实施例中，在垂直横截面中，空隙空间75个别地横向介于至少大部分的横向内绝缘体材料46的竖向厚度与横向外绝缘体材料50的竖向厚度之间，且沿着至少大部分的横向内绝缘体材料46的竖向厚度及横向外绝缘体材料50的竖向厚度竖向延伸。在一个实施例中且如所展示，结构8可包括个别地包括场效应晶体管25(图3)及电容器80(图12及13)的存储器单元。
本发明的实施例还囊括独立于制造方法的集成电路构造。然而，在本发明的结构方面中可找到上文关于方法实施例所描述的结构属性中的任一者，且反之亦然。在一个实施例中，一对结构(例如，28)个别地包括竖向延伸的导电通路(例如，30)及电耦合到导电通路且横越于导电通路上方的导电线(例如，32)。在垂直横截面中，导电线及导电通路分别具有相对侧(例如，分别为35、33)。在垂直横截面中，竖向延伸的绝缘材料(例如，44)是沿着导电线及导电通路的相对侧。绝缘材料包括在垂直横截面中从导电通路及导电线的相对侧横向向外的横向内绝缘体材料(例如，46)，所述横向内绝缘体材料包括硅、氧及碳。包括硅及氧的横向中间绝缘体材料(例如，48)在垂直横截面中从横向内绝缘体材料的相对侧(例如，47)横向向外。横向中间绝缘体材料包括比横向内绝缘体材料更少的碳(如果有的话)。包括硅、氧及碳的横向外绝缘体材料(例如，50)在垂直横截面中从横向中间绝缘体材料的相对侧(例如，49)横向向外。横向外绝缘体材料包括比横向内绝缘体材料更多的碳。在垂直横截面中，竖向延伸的导体材料(例如，54)横向介于绝缘材料44之间且沿着绝缘材料44。
可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
在一个实施例中，一对结构(例如，28)个别地包括竖向延伸的导电通路(例如，30)及电耦合到导电通路且横越于导电通路上方的导电线(例如，32)。在垂直横截面中，导电线及导电通路分别具有相对侧(例如，分别为35、33)。在垂直横截面中，竖向延伸的绝缘材料(例如，44)是沿着导电线及导电通路的相对侧。绝缘材料包括在垂直横截面中从导电通路及导电线的相对侧横向向外的横向内绝缘体材料(例如，46)，所述横向内绝缘体材料包括硅、氧及碳。包括硅、氧及碳的横向外绝缘体材料(例如，50)在垂直横截面中从横向内绝缘体材料的相对侧(例如，47)横向向外。横向外绝缘体材料包括比横向内绝缘体材料更多的碳。在垂直横截面中，空隙空间(例如，75)横向介于至少大部分的横向内绝缘体材料的竖向厚度与横向外绝缘体材料的竖向厚度之间，且沿着至少大部分的横向内绝缘体材料的竖向厚度及横向外绝缘体材料的竖向厚度竖向延伸。在垂直横截面中，竖向延伸的导体材料(例如，54)横向介于绝缘材料44之间且沿着绝缘材料44。
可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
在一个实施例中，集成电路构造包括在多个电路元件上方延伸的导电线。所述导电线包含侧表面。绝缘结构沿着导电线的侧表面。绝缘结构包括第一绝缘体材料及第二绝缘体材料。第一绝缘体材料介于导电线的侧表面与第二绝缘体材料之间。第一绝缘体材料包括硅、氧及碳。第二绝缘体材料包括硅、氧及碳。此实施例可包含本文中的技术方案22到技术方案40的标的物中的任一者。此外，可使用如本文中关于其它实施例所展示及/或描述的任何其它属性或方面。
在此文档中，除非另有指示，否则“竖向”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“底下”、“向上”及“向下”一般是参考垂直方向来说。“水平”是指沿着主要衬底表面的大体方向，且可与在制作期间衬底被处理的位置有关，且垂直是大体正交于水平的方向。此外，如本文中所使用，“垂直”及“水平”相对于彼此为大体垂直方向且在三维空间中独立于衬底的定向。另外，“竖向延伸的”及“竖向延伸”是指与水平成至少45°角的方向。此外，相对于场效应晶体管的“竖向延伸”及“竖向延伸的”是参考在操作中电流在源极/漏极区域之间流动所沿的晶体管沟道长度的定向来说的。对于双极结晶体管，“竖向延伸”及“竖向延伸的”是参考在操作中电流在射极与集电极之间流动所沿的基底长度的定向来说的。
此外，“直接在...上方”需要两个所述区域/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，并未前述有“直接”的“在...上方”的使用仅需要在另一区域/材料/组件上方的所述区域/材料/组件的某一部分从另一区域/材料/组件竖向向外(即，不管是否存在两个所述区域/材料/组件的任何横向重叠)。
本文中所描述的材料、区域及结构中的任一者可为同质或非同质的，且无论如何，可在此类材料所上覆的任何材料上方为连续或不连续的。此外，除非另外陈述，否则可使用任何适合或尚待开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(不存在前述方向性形容词)定义为从不同组合物的紧邻材料或紧邻区域的最靠近表面垂直地穿过给定材料或区域的平均直线距离。另外，本文中所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且由于厚度是可变的，因此此材料或区域将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅需要两种所述材料或区域的可彼此直接抵靠的那些部分在化学上及/或物理上是不同的(举例来说，假设此些材料或区域不是同质的)。如果两种所述材料或区域并不彼此直接抵靠，那么“不同组合物”仅需要两种所述材料或区域的彼此最靠近的那些部分在化学上及/或物理上是不同的(假设此些材料或区域不是同质的)。在此文档中，当存在所述材料、区域或结构相对于彼此的至少某一物理触及接触时，一材料、区域或结构是“直接抵靠”另一者。相比之下，并未前述有“直接”的“在...上方”、“在...上”、“邻近”、“沿着”及“抵靠”囊括“直接抵靠”以及其中中间材料、区域或结构导致所述材料、区域或结构相对于彼此并非物理触及接触的构造。
本文中，如果在正常操作期间，电流能够持续地从一个区域/材料/组件流动到另一区域/材料/组件，且在亚原子正及/或负电荷被充分产生时，主要通过移动亚原子正及/或负电荷而进行此，那么区域/材料/组件相对彼此是“电耦合”的。另一电子组件可介于区域/材料/组件之间且电耦合到区域/材料/组件。相比之下，当区域/材料/组件称为“直接电耦合”时，直接电耦合的区域/材料/组件之间不存在中间电子组件(例如，不存在二极管、晶体管、电阻器、传感器、开关、熔丝等)。
另外，“金属材料”为元素金属、两种或多于两种元素金属的混合物或合金及任何导电金属化合物中的任一者或组合。
在此文档中，选择性蚀刻或移除是其中使一种材料相对于另一(另外)所述材料以至少2.0:1的速率被移除的蚀刻或移除。此外，选择性地生长或选择性地形成是使一种材料相对于另一(另外)所述材料以至少2.0:1的速率生长或形成达至少生长或形成的前100埃。
结论
在一些实施例中，一种在一对结构之间横向形成竖向延伸的导体的方法包括：形成一对结构，所述对结构个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线。在垂直横截面中，所述导电线及所述导电通路分别具有相对侧。在所述垂直横截面中沿着所述导电通路及所述导电线的所述相对侧形成竖向延伸的绝缘材料。所述形成所述绝缘材料包括：在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外形成横向内绝缘体材料，所述横向内绝缘体材料包括硅、氧及碳。在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外形成横向中间绝缘体材料，所述横向中间绝缘体材料包括硅及氧。所述横向中间绝缘体材料包括比所述横向内绝缘体材料更少的碳(如果有的话)。在所述垂直横截面中从所述横向中间绝缘体材料的相对侧横向向外形成横向外绝缘体材料，所述横向外绝缘体材料包括硅、氧及碳。所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳。在所述垂直横截面中在所述绝缘材料之间且沿着所述绝缘材料横向形成竖向延伸的导体材料。
在一些实施例中，一种集成电路构造包括一对结构，所述对结构个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线。在垂直横截面中，所述导电线及所述导电通路分别具有相对侧。在所述垂直横截面中，竖向延伸的绝缘材料是沿着所述导电通路及所述导电线的所述相对侧。所述绝缘材料包括在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外的横向内绝缘体材料，所述横向内绝缘体材料包括硅、氧及碳。包括硅及氧的横向中间绝缘体材料在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外。所述横向中间绝缘体材料包括比所述横向内绝缘体材料更少的碳(如果有的话)。包括硅、氧及碳的横向外绝缘体材料在所述垂直横截面中从所述横向中间绝缘体材料的相对侧横向向外。所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳。在所述垂直横截面中，竖向延伸的导体材料横向介于所述绝缘材料之间且沿着所述绝缘材料。
在一些实施例中，一种集成电路构造包括一对结构，所述对结构个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线。在垂直横截面中，所述导电线及所述导电通路分别具有相对侧。在所述垂直横截面中，竖向延伸的绝缘材料是沿着所述导电通路及所述导电线的所述相对侧。所述绝缘材料包括在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外的横向内绝缘体材料，所述横向内绝缘体材料包括硅、氧及碳。包括硅、氧及碳的横向外绝缘体材料在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外。所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳。在所述垂直横截面中，空隙空间横向介于至少大部分的所述横向内绝缘体材料的竖向厚度与所述横向外绝缘体材料的竖向厚度之间，且沿着至少大部分的所述横向内绝缘体材料的竖向厚度及所述横向外绝缘体材料的竖向厚度竖向延伸。在所述垂直横截面中，竖向延伸的导体材料横向介于所述绝缘材料之间且沿着所述绝缘材料。
在一些实施例中，一种集成电路构造包括在多个电路元件上方延伸的导电线。所述导电线包含侧表面。绝缘结构是沿着所述导电线的所述侧表面。所述绝缘结构包括第一绝缘体材料及第二绝缘体材料。所述第一绝缘体材料介于所述导电线的所述侧表面与所述第二绝缘体材料之间。所述第一绝缘体材料包括硅、氧及碳。所述第二绝缘体材料包括硅、氧及碳。

Claims (40)

1.一种在一对结构之间横向形成竖向延伸的导体的方法，其包括：
形成一对结构，所述对结构个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线，在垂直横截面中，所述导电线及所述导电通路分别具有相对侧；
在所述垂直横截面中沿着所述导电通路及所述导电线的所述相对侧形成竖向延伸的绝缘材料，所述形成所述绝缘材料包括：
在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外形成横向内绝缘体材料，所述横向内绝缘体材料包括硅、氧及碳；
在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外形成横向中间绝缘体材料，所述横向中间绝缘体材料包括硅及氧；所述横向中间绝缘体材料包括比所述横向内绝缘体材料更少的碳(如果有的话)；及
在所述垂直横截面中从所述横向中间绝缘体材料的相对侧横向向外形成横向外绝缘体材料，所述横向外绝缘体材料包括硅、氧及碳；所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳；及
在所述垂直横截面中在所述绝缘材料之间且沿着所述绝缘材料横向形成竖向延伸的导体材料。
2.根据权利要求1所述的方法，其中所述横向中间绝缘体材料无碳。
3.根据权利要求1所述的方法，其中所述横向中间绝缘体材料包括碳。
4.根据权利要求3所述的方法，其中所述横向中间绝缘体材料包括至少1.0碳原子百分比。
5.根据权利要求1所述的方法，其中所述横向内绝缘体材料包括大于4.0碳原子百分比及小于15.0碳原子百分比，所述横向中间绝缘体材料包括不超过4.0碳原子百分比，且所述横向外绝缘体材料包括至少15.0碳原子百分比。
6.根据权利要求5所述的方法，其中所述横向中间绝缘体材料包括碳。
7.根据权利要求5所述的方法，其中所述横向外绝缘体材料包括不超过30碳原子百分比。
8.根据权利要求7所述的方法，其中所述横向外绝缘体材料包括不超过20碳原子百分比。
9.根据权利要求1所述的方法，其中所述横向内绝缘体材料具有大于4.2且小于4.5的k，所述横向中间绝缘体材料具有不大于4.1的k，且所述横向外绝缘体材料具有至少4.5的k。
10.根据权利要求1所述的方法，其包括：在包括所述对结构的衬底上形成所述绝缘材料；所述形成所述绝缘材料包括：在沉积室中原位依序形成至少所述横向中间绝缘体材料及所述横向外绝缘体材料，而在开始形成所述横向中间绝缘体材料到开始形成所述横向外绝缘体材料之间不从所述沉积室移除所述衬底。
11.根据权利要求1所述的方法，其包括：直接抵靠所述横向中间绝缘体材料而形成所述横向外绝缘体材料。
12.根据权利要求1所述的方法，其包括：直接抵靠所述横向内绝缘体材料而形成所述横向中间绝缘体材料。
13.根据权利要求12所述的方法，其包括：直接抵靠所述横向中间绝缘体材料而形成所述横向外绝缘体材料。
14.根据权利要求1所述的方法，其包括：在形成导电材料之前，减小所述横向外绝缘体材料的横向厚度。
15.根据权利要求1所述的方法，其包括：移除横向介于所述对结构之间的所述横向中间绝缘体材料以形成一对空隙空间，在成品电路构造中，所述对空隙空间个别地横向介于所述横向内绝缘体材料与所述横向外绝缘体材料之间。
16.根据权利要求15所述的方法，其中至少大部分所述移除发生于形成所述导体材料之后。
17.根据权利要求1所述的方法，其包括：使所述横向中间绝缘体材料留在成品电路构造中。
18.根据权利要求1所述的方法，其中至少首先形成的所述横向内绝缘体材料及所述横向外绝缘体材料中的每一者基本上由硅、氧、碳组成。
19.一种集成电路构造，其包括：
一对结构，其个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线，在垂直横截面中，所述导电线及所述导电通路分别具有相对侧；
竖向延伸的绝缘材料，其在所述垂直横截面中是沿着所述导电通路及所述导电线的所述相对侧，所述绝缘材料包括：
横向内绝缘体材料，其包括硅、氧及碳，所述横向内绝缘体材料在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外；
横向中间绝缘体材料，其包括硅及氧，所述横向中间绝缘体材料在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外；所述横向中间绝缘体材料包括比所述横向内绝缘体材料更少的碳(如果有的话)；及
横向外绝缘体材料，其包括硅、氧及碳，所述横向外绝缘体材料在所述垂直横截面中从所述横向中间绝缘体材料的相对侧横向向外，所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳；及
竖向延伸的导体材料，其在所述垂直横截面中横向介于所述绝缘材料之间且沿着所述绝缘材料。
20.一种集成电路构造，其包括：
一对结构，其个别地包括竖向延伸的导电通路及电耦合到所述导电通路且横越于所述导电通路上方的导电线，在垂直横截面中，所述导电线及所述导电通路分别具有相对侧；
竖向延伸的绝缘材料，其在所述垂直横截面中是沿着所述导电通路及所述导电线的所述相对侧，所述绝缘材料包括：
横向内绝缘体材料，其包括硅、氧及碳，所述横向内绝缘体材料在所述垂直横截面中从所述导电通路及所述导电线的所述相对侧横向向外；
横向外绝缘体材料，其包括硅、氧及碳，所述横向外绝缘体材料在所述垂直横截面中从所述横向内绝缘体材料的相对侧横向向外，所述横向外绝缘体材料包括比所述横向内绝缘体材料更多的碳；及
空隙空间，其在所述垂直横截面中横向介于至少大部分的所述横向内绝缘体材料的竖向厚度与所述横向外绝缘体材料的竖向厚度之间，且沿着至少大部分的所述横向内绝缘体材料的竖向厚度及所述横向外绝缘体材料的竖向厚度竖向延伸；及
竖向延伸的导体材料，其在所述垂直横截面中横向介于所述绝缘材料之间且沿着所述绝缘材料。
21.一种集成电路构造，其包括：
导电线，其在多个电路元件上方延伸，所述导电线包含侧表面；
绝缘结构，其沿着所述导电线的所述侧表面；
其中所述绝缘结构包括第一绝缘体材料及第二绝缘体材料，所述第一绝缘体材料介于所述导电线的所述侧表面与所述第二绝缘体材料之间；
其中所述第一绝缘体材料包括硅、氧及碳；且
其中所述第二绝缘体材料包括硅、氧及碳。
22.根据21所述的构造，其中所述绝缘结构在所述第一绝缘体材料与所述第二绝缘体材料之间进一步包括空隙空间。
23.根据权利要求22所述的构造，其中所述第二绝缘体材料包括比所述第一绝缘体材料更多的碳。
24.根据权利要求22所述的构造，其进一步包括多个第一导电通路，所述第一导电通路中的每一者从所述导电线向下突出以电耦合到所述电路元件中的相关联一者。
25.根据权利要求24所述的构造，其中所述绝缘结构向下伸长到达到所述第一导电通路中的每一者的侧面的一部分。
26.根据权利要求22所述的构造，其进一步包括多个第二导电通路，所述多个第二导电通路中的每一者电耦合到所述电路元件中的对应一者；且
其中所述绝缘结构介于所述第二导电通路中的每一者与所述导电线之间。
27.根据权利要求23所述的构造，其进一步包括多个第一导电通路及多个第二导电通路；
其中所述第一导电通路中的每一者从所述导电线向下突出，且
其中所述第一导电通路中的每一者及所述多个第二导电通路中的每一者电耦合到所述电路元件中的相关联一者。
28.根据权利要求27所述的构造，其进一步包括多个电容器，所述电容器中的每一者电耦合到所述多个第二导电通路中的相关联一者。
29.根据权利要求21所述的构造，其中所述绝缘结构进一步包括介于所述第一绝缘体材料与所述第二绝缘体材料之间的第三绝缘体材料；
其中所述第三绝缘体材料包括硅及氧，且所述第三绝缘体材料包括比所述第一绝缘体材料更少的碳(如果有的话)；且
其中所述第二绝缘体材料包括比所述第一绝缘体材料更多的碳。
30.根据权利要求29所述的构造，其进一步包括多个第一导电通路，所述第一导电通路中的每一者从所述导电线向下突出以电耦合到所述电路元件中的相关联一者。
31.根据权利要求30所述的构造，其中所述绝缘结构向下伸长到达到所述第一导电通路中的每一者的侧面的一部分。
32.根据权利要求29所述的构造，其进一步包括多个第二导电通路，所述多个第二导电通路中的每一者电耦合到所述电路元件中的对应一者，且
其中所述绝缘结构介于所述第二导电通路中的每一者与所述导电线之间。
33.根据权利要求29所述的构造，其进一步包括多个第一导电通路及多个第二导电通路，
其中所述第一导电通路中的每一者从所述导电线向下突出，且
其中所述第一导电通路中的每一者及所述多个第二导电通路中的每一者电耦合到所述电路元件中的相关联一者。
34.根据权利要求33所述的构造，其进一步包括多个电容器，所述电容器中的每一者电耦合到所述多个第二导电通路中的相关联一者。
35.根据权利要求22所述的构造，其进一步包括：
额外导电线，其在所述多个电路元件上方基本上平行于所述导电线而延伸，所述额外导电线包含额外侧表面；
额外绝缘结构，其沿着所述额外导电线的所述额外侧表面；
其中所述额外绝缘结构包括第三绝缘体材料及第四绝缘体材料，所述第三绝缘体材料介于所述额外导电线的所述额外侧表面与所述第四绝缘体材料之间；
其中所述第三绝缘体材料包括硅、氧及碳；
其中所述第四绝缘体材料包括硅、氧及碳；所述第四绝缘体材料包括比所述第三绝缘体材料更多的碳；且
其中所述额外绝缘结构在所述第三绝缘体材料与所述第四绝缘体材料之间进一步包括额外空隙空间。
36.根据权利要求35所述的构造，其进一步包括多个第一导电通路、多个第二导电通路及多个第三导电通路；
其中所述第一导电通路中的每一者介于所述绝缘结构与所述额外绝缘结构之间，且电耦合到所述多个电路元件中的相关联一者；
其中所述第二导电通路中的每一者从所述导电线向下突出以电耦合到所述多个电路元件中的相关联一者；且
其中所述第三导电通路中的每一者从所述额外导电线向下突出以电耦合到所述多个电路元件中的相关联一者。
37.根据权利要求36所述的构造，其中所述绝缘结构介于所述多个第一导电通路中的每一者与所述多个第二导电通路中的每一者之间；且
其中所述额外绝缘结构介于所述多个第一导电通路中的每一者与所述多个第三导电通路中的每一者之间。
38.根据权利要求29所述的构造，其进一步包括：
额外导电线，其在所述多个电路元件上方基本上平行于所述导电线而延伸，所述额外导电线包含额外侧表面；
额外绝缘结构，其沿着所述额外导电线的所述额外侧表面；
其中所述额外绝缘结构包括第四绝缘体材料及第五绝缘体材料，所述第四绝缘体材料介于所述额外导电线的所述额外侧表面与所述第五绝缘体材料之间；
其中所述第四绝缘体材料包括硅、氧及碳；
其中所述第五绝缘体材料包括硅、氧及碳；所述第五绝缘体材料包括比所述第四绝缘体材料更多的碳；且
其中所述绝缘结构在所述第四绝缘体材料与所述第五绝缘体材料之间进一步包括第六绝缘体材料，所述第六绝缘体材料包括比所述第四绝缘体材料更少的碳(如果有的话)。
39.根据权利要求38所述的构造，其进一步包括多个第一导电通路、多个第二导电通路及多个第三导电通路；
其中所述第一导电通路中的每一者介于所述绝缘结构与所述额外绝缘结构之间，且电耦合到所述多个电路元件中的相关联一者；
其中所述第二导电通路中的每一者从所述导电线向下突出以电耦合到所述多个电路元件中的相关联一者；且
其中所述第三导电通路中的每一者从所述额外导电线向下突出以电耦合到所述多个电路元件中的相关联一者。
40.根据权利要求39所述的构造，其中所述绝缘结构介于所述多个第一导电通路中的每一者与所述多个第二导电通路中的每一者之间；且
其中所述额外绝缘结构介于所述多个第一导电通路中的每一者与所述多个第三导电通路中的每一者之间。
CN201780089460.8A 2017-04-17 2017-11-03 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法 Withdrawn CN110506333A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/489,311 2017-04-17
US15/489,311 US10157841B2 (en) 2017-04-17 2017-04-17 Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
PCT/US2017/059992 WO2018194713A1 (en) 2017-04-17 2017-11-03 A construction of integrated circuitray and a method of forming an elevationally-extending conductor laterally between a pair of structures

Publications (1)

Publication Number Publication Date
CN110506333A true CN110506333A (zh) 2019-11-26

Family

ID=63790914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780089460.8A Withdrawn CN110506333A (zh) 2017-04-17 2017-11-03 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法

Country Status (4)

Country Link
US (2) US10157841B2 (zh)
KR (2) KR20190120406A (zh)
CN (1) CN110506333A (zh)
WO (1) WO2018194713A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951826A (zh) * 2019-12-10 2021-06-11 美光科技公司 集成组合件及形成集成组合件的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR102490277B1 (ko) * 2017-09-26 2023-01-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10607998B1 (en) * 2018-10-01 2020-03-31 Micron Technology, Inc. Integrated circuitry, DRAM circuitry, method of forming a plurality of conductive vias, and method of forming DRAM circuitry
US10607996B1 (en) 2018-12-26 2020-03-31 Micron Technology, Inc. Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
US10770465B1 (en) * 2019-04-30 2020-09-08 Micron Technology, Inc. Method used in forming integrated circuitry
US11152372B2 (en) 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
KR20210158258A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 집적회로 소자
EP4092741B1 (en) * 2021-03-30 2024-02-14 Changxin Memory Technologies, Inc. Memory manufacturing method and memory
US11514985B2 (en) 2021-04-05 2022-11-29 Micron Technology, Inc. Spike current suppression in a memory array
US11348640B1 (en) * 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11862215B2 (en) 2021-08-27 2024-01-02 Micron Technology, Inc. Access line having a resistive layer for memory cell access

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014278A1 (en) * 2002-07-19 2004-01-22 Sung-Kwon Lee Method for fabricating semiconductor device
CN1672265A (zh) * 2002-06-21 2005-09-21 微米技术股份有限公司 垂直nrom
US20060121677A1 (en) * 2004-12-03 2006-06-08 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors
US20090134517A1 (en) * 2007-11-28 2009-05-28 Takamasa Usui Semiconductor device and method of manufacturing the same
TW201023355A (en) * 2008-09-29 2010-06-16 Sandisk 3D Llc Damascene process for carbon memory element with MIIM diode
US20110285028A1 (en) * 2009-02-06 2011-11-24 Panasonic Corporation Semiconductor device and method for fabricating the same
CN103996651A (zh) * 2013-02-19 2014-08-20 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20150236024A1 (en) * 2014-02-20 2015-08-20 International Business Machines Corporation Semiconductor structure having buried conductive elements
CN105448924A (zh) * 2014-08-28 2016-03-30 旺宏电子股份有限公司 具低介电常数绝缘材料的三维存储器装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795661B2 (en) 2006-03-07 2010-09-14 International Business Machines Corporation Vertical SOI transistor memory cell
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US7989336B2 (en) 2009-05-06 2011-08-02 Micron Technology, Inc. Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry
KR101564052B1 (ko) 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
JP2011114049A (ja) 2009-11-25 2011-06-09 Renesas Electronics Corp 半導体装置
US8716116B2 (en) 2010-03-10 2014-05-06 Micron Technology, Inc. Method of forming a DRAM array of devices with vertically integrated recessed access device and digitline
US8530347B2 (en) 2010-10-05 2013-09-10 Freescale Semiconductor, Inc. Electronic device including interconnects with a cavity therebetween and a process of forming the same
KR101825534B1 (ko) 2011-02-07 2018-02-06 삼성전자주식회사 3차원 반도체 장치
JP2014038960A (ja) * 2012-08-17 2014-02-27 Ps4 Luxco S A R L 半導体装置及びその製造方法
KR102017613B1 (ko) 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102059863B1 (ko) 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102200342B1 (ko) * 2014-03-17 2021-01-08 삼성전자주식회사 비트 라인 구조체의 측면들 상에 위치하는 에어 갭들을 포함하는 반도체 소자
US9524981B2 (en) 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672265A (zh) * 2002-06-21 2005-09-21 微米技术股份有限公司 垂直nrom
US20040014278A1 (en) * 2002-07-19 2004-01-22 Sung-Kwon Lee Method for fabricating semiconductor device
US20060121677A1 (en) * 2004-12-03 2006-06-08 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors
US20090134517A1 (en) * 2007-11-28 2009-05-28 Takamasa Usui Semiconductor device and method of manufacturing the same
TW201023355A (en) * 2008-09-29 2010-06-16 Sandisk 3D Llc Damascene process for carbon memory element with MIIM diode
US20110285028A1 (en) * 2009-02-06 2011-11-24 Panasonic Corporation Semiconductor device and method for fabricating the same
CN103996651A (zh) * 2013-02-19 2014-08-20 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20150236024A1 (en) * 2014-02-20 2015-08-20 International Business Machines Corporation Semiconductor structure having buried conductive elements
CN105448924A (zh) * 2014-08-28 2016-03-30 旺宏电子股份有限公司 具低介电常数绝缘材料的三维存储器装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谢欣云等: "SOI新结构――SOI研究的新方向", 《物理》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951826A (zh) * 2019-12-10 2021-06-11 美光科技公司 集成组合件及形成集成组合件的方法

Also Published As

Publication number Publication date
KR20190120406A (ko) 2019-10-23
KR102442925B1 (ko) 2022-09-14
US10157841B2 (en) 2018-12-18
WO2018194713A1 (en) 2018-10-25
US20190139893A1 (en) 2019-05-09
US10607936B2 (en) 2020-03-31
US20180301412A1 (en) 2018-10-18
KR20210154866A (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
CN110506333A (zh) 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法
KR102241839B1 (ko) 메모리 어레이
US10847538B2 (en) Methods of forming an array of elevationally-extending strings of memory cells
TWI748457B (zh) 電晶體及電晶體陣列
JP6248198B2 (ja) 垂直方向強誘電性電界効果トランジスタ構造、一対の垂直方向強誘電性電界効果トランジスタを含む構造、強誘電性電界効果トランジスタの垂直方向ストリング、および垂直方向強誘電性電界効果トランジスタの対が横方向に対向する垂直方向ストリング
TWI726521B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
TW201826268A (zh) 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
KR20190034706A (ko) 강유전체 재료를 함유하는 리세스된 트랜지스터들
TWI738211B (zh) 記憶體陣列及用以形成記憶體陣列之方法
TWI710111B (zh) 積體電路架構
CN110047835A (zh) 形成个别地包括可编程电荷存储晶体管的竖向延伸的存储器单元串的阵列的方法
US10128183B1 (en) Structure of integrated circuitry and a method of forming a conductive via
WO2019133094A1 (en) A construction of integrated circuitry and dram construction
US10269825B2 (en) Semiconductor device and method for manufacturing same
KR102433698B1 (ko) 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법
CN114005872A (zh) 集成组合件和形成集成组合件的方法
TWI675452B (zh) 形成電晶體之方法及形成記憶體胞陣列之方法
US11751393B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20230062092A1 (en) Recessed Access Devices And Methods Of Forming A Recessed Access Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20191126

WW01 Invention patent application withdrawn after publication