TW201826268A - 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法 - Google Patents

個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法 Download PDF

Info

Publication number
TW201826268A
TW201826268A TW107100726A TW107100726A TW201826268A TW 201826268 A TW201826268 A TW 201826268A TW 107100726 A TW107100726 A TW 107100726A TW 107100726 A TW107100726 A TW 107100726A TW 201826268 A TW201826268 A TW 201826268A
Authority
TW
Taiwan
Prior art keywords
array
capacitor
individual
pillars
memory cells
Prior art date
Application number
TW107100726A
Other languages
English (en)
Other versions
TWI659416B (zh
Inventor
杜拉 西沙 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201826268A publication Critical patent/TW201826268A/zh
Application granted granted Critical
Publication of TWI659416B publication Critical patent/TWI659416B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N7/00—Viruses; Bacteriophages; Compositions thereof; Preparation or purification thereof
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N15/00—Mutation or genetic engineering; DNA or RNA concerning genetic engineering, vectors, e.g. plasmids, or their isolation, preparation or purification; Use of hosts therefor
    • C12N15/09—Recombinant DNA-technology
    • C12N15/11—DNA or RNA fragments; Modified forms thereof; Non-coding nucleic acids having a biological activity
    • C12N15/113—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing
    • C12N15/1131—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing against viruses
    • C12N15/1133—Non-coding nucleic acids modulating the expression of genes, e.g. antisense oligonucleotides; Antisense DNA or RNA; Triplex- forming oligonucleotides; Catalytic nucleic acids, e.g. ribozymes; Nucleic acids used in co-suppression or gene silencing against viruses against herpetoviridae, e.g. HSV
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/70—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving virus or bacteriophage
    • C12Q1/701—Specific hybridization probes
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/70—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving virus or bacteriophage
    • C12Q1/701—Specific hybridization probes
    • C12Q1/705—Specific hybridization probes for herpetoviridae, e.g. herpes simplex, varicella zoster
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/11—Antisense
    • C12N2310/113—Antisense targeting other non-coding nucleic acids, e.g. antagomirs
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/14—Type of nucleic acid interfering N.A.
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/10—Type of nucleic acid
    • C12N2310/14—Type of nucleic acid interfering N.A.
    • C12N2310/141—MicroRNAs, miRNAs
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2310/00—Structure or type of the nucleic acid
    • C12N2310/30—Chemical structure
    • C12N2310/32—Chemical structure of the sugar
    • C12N2310/323—Chemical structure of the sugar modified ring structure
    • C12N2310/3231—Chemical structure of the sugar modified ring structure having an additional ring, e.g. LNA, ENA
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2710/00—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA dsDNA viruses
    • C12N2710/00011—Details
    • C12N2710/16011—Herpesviridae
    • C12N2710/16211—Lymphocryptovirus, e.g. human herpesvirus 4, Epstein-Barr Virus
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N2710/00—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA dsDNA viruses
    • C12N2710/00011—Details
    • C12N2710/16011—Herpesviridae
    • C12N2710/16211—Lymphocryptovirus, e.g. human herpesvirus 4, Epstein-Barr Virus
    • C12N2710/16261—Methods of inactivation or attenuation
    • C12N2710/16263—Methods of inactivation or attenuation by chemical treatment
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/136—Screening for pharmacological compounds
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/158—Expression markers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Genetics & Genomics (AREA)
  • Zoology (AREA)
  • Wood Science & Technology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Virology (AREA)
  • Biotechnology (AREA)
  • Immunology (AREA)
  • Microbiology (AREA)
  • Biochemistry (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plant Pathology (AREA)
  • Medicinal Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本發明揭示一種在一陣列區域內形成記憶體單元之一陣列之一層之方法，該等記憶體單元個別地包含一電容器及一垂直延伸電晶體，該方法包含：在該層之該陣列區域內使用兩個且僅使用兩個犧牲遮罩步驟來形成該等記憶體單元。本發明揭示獨立於該方法之其他方法及結構。

Description

個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
本文中所揭示之實施例係關於形成一記憶體單元陣列之一層之方法、係關於形成個別地包含一電容器及一垂直延伸電晶體之一記憶體單元陣列之方法、及係關於個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列。
記憶體係一類型之積體電路，且在電腦系統中用於儲存資料。可將記憶體製造成一或多個陣列之個別記憶體單元。可使用數位線(其亦可指稱位元線、資料線、感測線或資料/感測線)及存取線(其亦可指稱字線)來使記憶體單元被寫入或自記憶體單元讀取。數位線可沿陣列之行導電地互連記憶體單元，且存取線可沿陣列之列導電地互連記憶體單元。可透過一數位線及一存取線之組合來唯一地定址各記憶體單元。 記憶體單元可為揮發性或非揮發性的。非揮發性記憶體單元可在較長時間段(其包含切斷電腦時)內儲存資料。揮發性記憶體係耗散型的且因此在諸多例項中需要被每秒多次再新/重寫。無論如何，記憶體單元經組態以將記憶體保存或儲存成至少兩個不同可選狀態。在二進位系統中，將狀態視為一「0」或一「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存資訊之兩個以上位準或狀態。 一電容器係可用於一記憶體單元中之一類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。可將作為一電場之能量靜電地儲存於此材料內。取決於絕緣體材料之組合物，儲存場將為揮發性或非揮發性的。例如，僅包含SiO2 之一電容器絕緣體材料將為揮發性的。一類型之非揮發性電容器係一鐵電電容器，其具有鐵電材料作為絕緣材料之至少部分。鐵電材料之特徵在於具有兩個穩定極化狀態且藉此可包含一電容器及/或記憶體單元之可程式化材料。鐵電材料之極化狀態可藉由施加適合程式化電壓來改變且在移除程式化電壓之後仍然保持(至少達一段時間)。各極化狀態具有不同於另一極化狀態之一電荷儲存電容，且其可在不使極化狀態反轉之情況下理想地用於寫入(即，儲存)及讀取一記憶體狀態，直至期望使此極化狀態反轉。在具有鐵電電容器之一些記憶體中，不期望讀取記憶體狀態之動作使極化反轉。相應地，在判定極化狀態之後，進行記憶體單元之一重寫以在極化狀態判定之後使記憶體單元即時進入預讀取狀態中。無論如何，併入一鐵電電容器之一記憶體單元理想地係非揮發性的，此歸因於形成電容器之一部分之鐵電材料之雙穩態特性。可將其他可程式化材料用作用於使電容器呈現非揮發性之一電容器絕緣體。
在一些實施例中，一種在一陣列區域內形成記憶體單元之一陣列之一層之方法(其中該等記憶體單元個別地包含一電容器及一垂直延伸電晶體)包含：在該層之該陣列區域內使用兩個且僅使用兩個犧牲遮罩步驟來形成該等記憶體單元。 在一些實施例中，一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法包含：使用一第一犧牲遮罩以沿一第一方向圖案化數位線材料及其上方之包含通道之材料，以在該陣列內形成數位線，使該包含通道之材料之線位於該等數位線上方。將一第二犧牲遮罩用於沿不同於該第一方向之一第二方向圖案化該包含通道之材料，以將該等數位線上方之該包含通道之材料之該等線切割成該陣列內之個別記憶體單元之個別電晶體之間隔個別通道。使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側。形成電容器，使該等電容器個別地使其等電容器電極之一者直接緊靠該陣列內之該等個別記憶體單元之該等個別電晶體之一者之一上源極/汲極區域之一橫向側。 在一些實施例中，一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之一層之方法包含：使數位線材料形成於一基板上方，使包含通道之材料形成於該數位線材料上方，且使包含源極/汲極之材料形成於該包含通道之材料上方。圖案化該數位線材料、該包含通道之材料及該包含源極/汲極之材料，以在該陣列內形成數位線且形成垂直延伸支柱，該等支柱包含該陣列內之個別記憶體單元之個別電晶體之個別通道及個別上源極/汲極區域。使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側。使一第一電容器電極形成於直接緊靠該陣列內之該等個別上源極/汲極區域之一對第一橫向對置側之該等支柱之該等第一橫向對置側上方。使電容器絕緣體形成於該第一電容器電極上方且使一第二電容器電極形成於該陣列內之該電容器絕緣體上方。 在一些實施例中，一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法包含：形成自數位線垂直向上延伸之支柱，該等支柱個別地包含該陣列內之個別記憶體單元之個別電晶體之一個別通道及一個別上源極/汲極區域。使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側。使一第一電容器電極形成為完全環繞且直接緊靠該陣列內之該等個別上源極/汲極區域之全部周邊橫向側。使一電容器絕緣體形成於該等第一電容器電極之個別者上方且完全環繞該等第一電容器電極之個別者且使一第二電容器電極形成於該陣列內之該環繞電容器絕緣體上方且完全環繞該環繞電容器絕緣體。 在一些實施例中，一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法包含：使數位線材料形成於一基板上方，使包含通道之材料形成於該數位線材料上方，且使包含源極/汲極之材料形成於該包含通道之材料上方。沿一第一方向圖案化該數位線材料、該包含通道之材料及該包含源極/汲極之材料，以在該陣列內形成數位線，使該包含通道之材料之線及該包含源極/汲極之材料之線位於該等數位線上方。使第一材料形成於橫向地介於該陣列內之該等數位線與其上方之該等線之間之溝槽中。沿不同於該第一方向之一第二方向圖案化該包含通道之材料、該包含源極/汲極之材料及該第一材料以形成垂直延伸支柱，該等垂直延伸支柱包含該陣列內之個別記憶體單元之個別電晶體之個別通道及個別上源極/汲極區域且使該第一材料橫向地介於該等支柱之間。使閘極絕緣體及存取線對形成為橫向地橫跨操作地橫向地相鄰於該陣列內之該等個別通道之一對橫向對置側之該等支柱之一對第一橫向對置側。使第二材料形成於橫向地介於該陣列之該等支柱與該第一材料之間之溝槽中。充分移除該第一材料及該第二材料以暴露該等個別上源極/汲極區域之環繞周邊橫向側。使一第一電容器電極形成為完全環繞且直接緊靠該陣列內之該等個別上源極/汲極區域之全部該等環繞周邊橫向側。使一電容器絕緣體形成於該等第一電容器電極之個別者上方且完全環繞該等第一電容器之個別者且使一第二電容器電極形成於該陣列內之環繞電容器絕緣體上方且完全環繞該環繞電容器絕緣體。 在一些實施例中，一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法包含：形成交替第一垂直延伸支柱及第二垂直延伸支柱，該等第一支柱自數位線垂直向上延伸且個別地包含該陣列內之個別記憶體單元之個別電晶體之一個別通道及一個別上源極/汲極區域。使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側。使第一電容器電極線對形成為橫向地橫跨該等第一支柱及該等第二支柱。使該等電容器電極對直接緊靠該陣列內之該等個別第一支柱之該等個別上源極/汲極區域之一對第一橫向對置側。若自該等第一電容器電極線對之橫向側移除該等第二支柱之材料，則橫向穿過該等第一電容器電極線對之該等橫向側進行切割以形成第一電容器電極，該等第一電容器電極個別地直接緊靠該陣列內之該等個別上源極/汲極區域之該等第一橫向對置側。將一電容器絕緣體設置於該等第一電容器電極上方且將一第二電容器電極設置於該陣列內之該電容器絕緣體上方。 在一些實施例中，一種記憶體單元陣列個別地包含一電容器及一垂直延伸電晶體，且其中該陣列包含存取線之列及數位線之行，該陣列具有包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線之該等行之個別者。該等列之個別者包含位於該等數位線上方之一存取線。該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連。該陣列內之該等個別記憶體單元之電容器個別地包含直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之一橫向側之一第一電容器電極。一電容器絕緣體位於該第一電容器電極上方。一第二電容器電極位於該電容器絕緣體上方。 在一些實施例中，一種記憶體單元陣列個別地包含一電容器及一垂直延伸電晶體，且其中該陣列包含存取線之列及數位線之行，該陣列具有包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線之該等行之個別者。該等列之個別者包含位於該等數位線上方之一存取線。該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連。該陣列內之該等個別記憶體單元之電容器個別地包含直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之一對第一橫向對置側之一第一電容器電極。一電容器絕緣體位於該第一電容器電極上方。一第二電容器電極位於該電容器絕緣體上方。 在一些實施例中，一種記憶體單元陣列個別地包含一電容器及一垂直延伸電晶體，且其中該陣列包含存取線之列及數位線之行，該陣列具有包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線之該等行之個別者。該等列之個別者包含位於該等數位線上方之一存取線。該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連。該等個別記憶體單元包含在該等數位線上方垂直延伸之一支柱。該支柱包含該等電晶體通道之一者及該等電晶體之個別者之一上源極/汲極區域。該支柱具有為該一電晶體通道之厚度之至少三倍之一垂直厚度。該陣列內之該等個別記憶體單元之電容器個別地包含直接緊靠該支柱之一對第一橫向對置側及該陣列內之各自個別電晶體之該上源極/汲極區域之一第一電容器電極。一電容器絕緣體位於該第一電容器電極上方。一第二電容器電極位於該電容器絕緣體上方。 在一些實施例中，一種記憶體單元陣列個別地包含一電容器及一垂直延伸電晶體，且其中該陣列包含存取線之列及數位線之行，該陣列具有包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線之該等行之個別者。該等列之個別者包含位於該等數位線上方之一存取線。該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連。該陣列內之該等個別記憶體單元之電容器個別地包含一向上敞開且向下敞開之第一電容器電極圓筒，其完全環繞且直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之全部周邊橫向側。一電容器絕緣體位於該第一電容器電極圓筒之徑向外側及徑向內側上方。一第二電容器電極位於該電容器絕緣體上方且位於該第一電容器電極圓筒之該等徑向外側及該等徑向內側上方。
本發明之實施例涵蓋形成個別地包含一電容器及一垂直延伸電晶體之一記憶體單元陣列之方法及獨立於製造方法之此等記憶體單元之陣列。首先參考圖1至圖22來描述形成此等陣列之方法之實例性實施例。 參考圖1及圖2，此等圖描繪包含一基底基板12之一基板片段或建構10之一部分，基底基板12具有一陣列或陣列區域14，在陣列或陣列區域14內將製造個別地包含一垂直延伸電晶體及一電容器之一記憶體單元陣列。一區域16 (圖1)係在陣列14之周邊且可被製造為包括電路組件(即，電路)。個別記憶體單元將製造於陣列14內且陣列14可包含存取線之行及數位線之列。本文中使用「列」及「行」係分別相對於一系列存取線及一系列數位線，且個別記憶體單元沿其等已縱向地形成或將形成於陣列14內。列可相對於彼此而為筆直的及/或彎曲的及/或平行的及/或非平行的，行亦可如此。此外，列及行可彼此相對相交成90°或一或多個其他角度。周邊區域16可被視為開始區域且陣列14可為視為停止區域，其中記憶體單元之一重複圖案停止(例如，停止於此一重複圖案之周邊邊緣處)，然而存取線之列及/或數位線之行可能且極可能將延伸至周邊區域16中。 基底基板12可包括導電/導體材料(即，本文中之導電材料)、半導電材料或絕緣/絕緣體材料(即，本文中之電絕緣材料)之任何一或多者。在本發明之內文中，一導電/導體材料具有至少3×104 西門子/cm之組合本質導電性(即，本文中所有位置為20°C)，而非可藉由使正或負電荷移動通過一薄材料而發生之導電性(否則該薄材料本質地絕緣)。一非導電/非導體材料具有小於3×104 西門子/cm之組合本質導電性(compositional intrinsic electrical conductivity)。一絕緣/絕緣體材料具有小於1×10-9 西門子/cm之組合本質導電性(即，其係阻電的，而非導電或半導電的)。一半導電材料具有小於3×104 西門子/cm至1×10-9 西門子/cm之組合本質導電性。各種材料經展示於基底基板12上方。材料可在圖1及圖2所描繪之材料旁邊、其垂直內或其垂直外。例如，積體電路之其他部分或全部製造組件可提供於基板12上方、基板12周圍或基板12內之某一位置處。亦可製造用於操作一記憶體陣列內之組件之控制電路及/或其他周邊電路，且該等電路可或可不完全或部分位於一陣列或子陣列內。此外，亦可獨立地、協力地或否則相對於彼此地製造且操作多個子陣列。如本發明中所使用，一「子陣列」亦可被視為一陣列。無論如何，本文中所描述之材料、區域及結構之任何者可為均質或非均質的，且無論如何，可在其上覆之任何材料上方連續或不連續。此外，除非另有說明，否則可使用任何適合既有或待開發之技術(例如原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入)來形成各材料。 數位線材料18 (圖2)已形成於基板12上方，包含通道之材料20已形成於數位線材料18上方，且包含源極/汲極之材料22已形成於包含通道之材料20上方。在本發明中，「垂直(地)」、「較高」、「上」、「下」、「頂部」、「頂上」、「底部」、「上方」、「下方」、「下面」、「底下」、「向上」及「向下」一般參考垂直方向，除非另有指示。此外，如本文中所使用，「垂直」及「水平」係垂直方向或三維空間中獨立於基板之定向而相對於彼此垂直之10°內的方向。「水平」係指沿一主基板表面之一大體方向(即，在10°內)且可相對於在製造期間處理之基板。此外，在本發明中，「垂直延伸」涵蓋自垂直至偏離垂直不超過45°之一範圍。此外，相對於一場效電晶體「垂直延伸」及「垂直」係參考電晶體之通道長度之定向，電流在操作中沿該定向流動於兩個不同豎向之電晶體之兩個源極/汲極區域之間。實例性導電數位線材料18係以下一或多者：金屬元素、兩種或兩種以上元素金屬之一混合物或合金、導電金屬化合物及導電摻雜半導電材料，其中TiN係一具體實例。實例性包含通道之材料20係適當摻雜有導電性增強材料之半導電材料，其中適當摻雜多晶矽係一具體實例。實例性包含源極/汲極之材料22係以下一或多者：金屬元素、兩種或兩種以上元素金屬之一混合物或合金、導電金屬化合物及導電摻雜半導電材料，其中導電摻雜多晶矽係一具體實例。材料18、20及22之實例性厚度分別為150埃至350埃、400埃至900埃及2000埃至4000埃。 在本發明中，將「厚度」本身(前面無定向形容詞)界定為自不同組合物之一直接相鄰材料或一直接相鄰區域之一最接近表面垂直穿過一給定材料或區域之平均直線距離。另外，本文中所描述之各種材料或區域可具有實質上恆定厚度或可變厚度。若具有可變厚度，則厚度係指平均厚度，除非另有指示，且歸因於厚度係可變的，此材料或區域將具有某一最小厚度及某一最大厚度。如本文中所使用，例如，若此等材料或區域係非均質的，則「不同組合物」僅需要可彼此直接緊靠之兩種所述材料或區域之部分在化學及/或物理上係不同的。若兩種所述材料或區域並非彼此直接緊靠，則「不同組合物」僅需要：若此等材料或區域係非均質的，則彼此最接近之兩種所述材料或區域之部分在化學及/或物理上係不同的。在本發明中，當一材料、區域或結構及另一材料、區域或結構相對於彼此存在至少一些實體碰觸接觸時，所述材料、區域或結構彼此「直接緊靠」。相比而言，前面未加「直接」之「上方」、「上」、「相鄰」、「沿」及「緊靠」涵蓋「直接緊靠」及其中(若干)介入材料、區域或結構導致所述材料、區域或結構相對於彼此非實體觸碰接觸的建構。 參考圖3，且在一實施例中，展示一第一犧牲遮罩步驟之一第一部分。在本發明之內文中，一「犧牲遮罩步驟」係使用圖案化於基板材料上方之遮罩材料組合隨後移除未被遮罩材料覆蓋之基板材料之一圖案化技術，且其中遮罩材料之至少一最上部分係犧牲的且藉此最終自基板上方移除。遮罩材料可包括保留為完成電路建構之部分之一最下部分。替代地，可完全移除全部犧牲遮罩材料。例如，圖3中之建構10包含一第一犧牲遮罩23，其包含已經圖案化於基板材料22/20/18/12頂上之遮罩材料25。遮罩材料25可包含感光成像材料或具有或不具其他硬遮罩或其他材料層之其他材料。形成遮罩23之一實例性技術包括具有或不具節距倍增之光微影圖案化。 圖4展示實例性完成第一犧牲遮罩步驟，藉此已移除遮罩23之豎向內之至少一些暴露材料。明確而言，圖4展示第一犧牲遮罩23已用於(例如)沿一第一方向26圖案化數位線材料18、其上方之包含通道之材料20及包含源極/汲極之材料22，以在陣列14內形成數位線28之行15，且使包含通道之材料20之線29及包含源極/汲極之材料22之線30位於其上方。舉例而言，此可使用選擇性地相對於遮罩材料25之至少下部分來蝕刻材料18、20及22之任何適合既有或待開發各向異性蝕刻化學物來進行。在本發明中，一選擇性蝕刻或移除係其中依至少2.0:1之一比率相對於另一所述材料移除一材料之一蝕刻或移除。如所展示，此已形成橫向地介於其上方之數位線28及其上方之線29、30之間之溝槽32。為了簡單及方便描述，僅展示兩組線28/29/30，但沿方向26陣列14內可形成數百組、數千組、數百萬組等等線28/29/30。此外，將此等線展示成相對於方向26及行15為筆直線性的，但可使用彎曲、非平行、彎曲及筆直分段之組合等等組態。 參考圖5，且在一實施例中，已移除全部遮罩材料25 (圖中未展示)且已使第一材料34形成於溝槽32中。一實例性技術包括：沈積第一材料34使其足以填充且過填充溝槽32，接著往回平坦化材料34 (例如，藉由CMP)至少至包含源極/汲極材料22之一最上表面。材料34理想地係介電的，尤其是若此係不完全犧牲的，其中氮化矽及/或摻雜或未摻雜二氧化矽係實例。 參考圖6，已使包含遮罩材料27之一第二犧牲遮罩36形成於材料22及34上方且沿不同於第一方向26之一第二方向38圖案化。可將如上文所描述之相同或不同(若干)材料及/或(若干)技術用於形成第一犧牲遮罩23。 參考圖7，第二犧牲遮罩36 (圖中未展示)已用於沿第二方向38圖案化包含通道之材料20及包含源極/汲極之材料22以形成垂直延伸支柱40 (在一實施例中，垂直支柱)，其等包含形成於陣列14內之個別記憶體單元之個別電晶體之個別通道42及個別上源極/汲極區域44。第一材料34橫向地介於支柱40之間。在一實施例中，支柱40可被視為第一垂直延伸支柱，其中第一材料34形成第二垂直延伸支柱46，其中此等第一垂直延伸支柱40及第二垂直延伸支柱46分別沿列17彼此相對交替(即，列17內交替)。此外，為了簡單及方便描述，僅展示四列17，但數百個、數千個等等列17可沿方向38形成於陣列14內，且產生成百上千個、百萬個等等支柱40。此外且無論如何，將列17展示成相對於方向38為筆直線性的，但可使用彎曲、非平行、彎曲及筆直分段之組合等等組態。建構10可被視為包含列17之間之溝槽21。在一實施例中，已在移除材料22、20及/或18期間及/或之後自基板移除全部犧牲遮罩材料27 (圖中未展示)。 相應地，且在一實施例中，上文相對於圖1至圖7所描述之處理係一實例性技術，其圖案化一數位線材料、包含通道之材料及包含源極/汲極之材料，以在陣列內形成數位線且形成包含陣列內之個別記憶體單元之個別電晶體之個別通道及個別上源極/汲極區域之垂直延伸支柱。在一此實施例中，圖案化包含：在陣列內使用一個以上犧牲遮罩步驟來減法蝕刻，且在一實施例中，在陣列內使用不超過兩個犧牲蝕刻步驟。 替代地或另外考量，上文所描述之處理係形成自數位線28垂直向上延伸之支柱40之一實例性技術，其中支柱40個別地包含陣列14內之個別記憶體單元之個別電晶體之一個別通道42及一個別上源極/汲極區域44。替代地或另外考量，上文所描述之處理係一實例性技術，其使用一第二犧牲遮罩來沿不同於第一方向之一第二方向圖案化包含通道之材料，以將數位線上方之包含通道之材料之線切割成陣列內之個別記憶體單元之個別電晶體之間隔個別通道。 為繼續討論且參考圖8至圖10，支柱40可被視為具有橫向側33、35、37及39。個別通道42 (圖9)可被視為包含橫向側41、43、45及47分別作為支柱側33、35、37及39。上源極/汲極區域44 (圖10)可被視為亦分別為支柱側33、35、37及39之一部分之橫向側49、51、53及55。支柱40及46經展示成具有四邊形水平橫截面，且具有四個筆直橫向側。可使用包含更少、更多非筆直及/或彎曲橫向側之替代形狀。 源極/汲極區域44可被視為包含頂部48 (圖7)且支柱40可被視為包含頂部50 (圖7)。在一實施例中，支柱40形成為自上源極/汲極區域44至支柱40之頂部50係導電的(例如，藉此上源極/汲極區域44有效地垂直向上延伸至支柱頂部50，藉此不具一支柱內頂部48)。在一實施例中，支柱40形成為自頂部48至支柱頂部50係非導電的。在一此實施例中，支柱40形成為自頂部48至支柱頂部50係絕緣的，且在另一此實施例中形成為自頂部48至支柱頂部50係半導電的。 一存取線形成為橫向地橫跨且操作地橫向地相鄰於個別電晶體通道之一橫向側(例如，在所描繪之實施例中，通道側49、51、53及55之至少一者)。當如此相鄰時，此包含有效地形成個別電晶體之一存取閘極之存取線之一部分。存取線可個別地完全環繞(圖中未展示)各自個別電晶體通道或可僅位於此等通道之圓周之一部分上方，例如，僅位於電晶體通道之對置橫向側上方。參考圖11至圖15來描述形成存取線之一實例性方法。 參考圖11，閘極絕緣體52 (例如二氧化矽、氮化矽、高k介電質、鐵電材料等等)已形成於支柱頂部50上方且橫向地橫跨個別支柱40之一對第一橫向對置側35、39，第一橫向對置側35、39操作地橫向地相鄰於陣列14內之個別通道42之一對第一橫向對置側43、47且介於橫向列相鄰支柱40之間(例如，介於列間相鄰支柱之間)。存取閘極材料54 (例如TiN)已形成於閘極絕緣體52上方，包含支柱頂部50上方、支柱40之第一橫向對置側35、39上方、通道42之一對第一橫向對置側43、47上方且介於橫向列相鄰支柱40之間。 參考圖12，且在一實施例中，已使存取閘極材料54經受無遮罩各向異性蝕刻(即，至少在全部陣列14內無遮罩)，且在一實施例中相對於閘極絕緣體52選擇性地進行無遮罩各向異性蝕刻以自位於支柱頂部50且互連於橫向列相鄰支柱40之間移除材料54。亦可在存取閘極材料54之此無遮罩各向異性蝕刻期間或之後如此移除(圖中未展示)閘極絕緣體52。 參考圖13，支柱40之列17之間之溝槽21之至少下部分已插入有犧牲材料56 (例如光阻劑)。此可藉由沈積材料56接著藉由其定時回蝕來進行，如圖中所展示。 參考圖14，已往回移除(例如，藉由定時蝕刻)存取閘極材料54，且在一實施例中，選擇性地相對於犧牲材料56及閘極絕緣體52，如圖中所展示。在所描繪之實施例中，此已導致形成橫向地橫跨且操作地橫向地相鄰於個別電晶體通道42之一橫向側之一存取線58，因此形成個別電晶體19。如此相鄰之個別存取線58之此等部分有效地形成個別電晶體19之一存取閘極。位於個別通道42之正下方之數位線28之各自最上部分可充當個別電晶體19之個別下源極/汲極區域。在一實施例中且如圖中所展示，個別存取線58呈橫向地橫跨操作地橫向地相鄰於陣列14內之個別通道42之第一橫向對置側43、47之支柱40之第一橫向對置側35、39之存取線對59、60的形式。在一實施例中，存取線對59、60位於各自個別列線17中且使該列中之電晶體互連。在一實施例中且根據上文所描述之處理，在至少兩個時間間隔蝕刻步驟(例如，圖12及圖14)中進行存取閘極材料之無遮罩各向異性蝕刻，且在一實施例中，在無遮罩各向異性蝕刻步驟之後者(圖14)期間使支柱40之列17之間之溝槽21之一部分插入有犧牲材料56。各對59及60之一實例性橫向厚度係30埃至75埃。圖14僅沿陣列14之一行側展示四個電晶體19，但數千個、成百上千個等等電晶體將沿個別行及個別列延伸以導致陣列14內之成百上千個、數百萬個等等電晶體。圖15展示隨後移除犧牲材料56 (圖中未展示)。 在一實施例中，在另一犧牲遮罩步驟中或依其他方式，一個別存取線58之各自存取線對59及60可在陣列14外周邊區域16內(其中僅圖1中展示周邊區域16)彼此相對電耦合(在一實施例中，直接電耦合)。在本發明中，若在正常操作中電流能夠自一區域/材料/組件連續流動至另一區域/材料/組件，則區域/材料/組件彼此「電耦合」，且當產生足夠次原子正電荷及/或負電荷時，主要藉由移動次原子正電荷及/或負電荷來達成彼此電耦合。另一電子組件可介於區域/材料/組件之間且可電耦合至該等區域/材料/組件。相比而言，當區域/材料/組件指稱「直接電耦合」時，則無介入電子組件(例如無二極體、電晶體、電阻器、換能器、開關、熔絲等等)介於直接電耦合之區域/材料/組件之間。 參考圖16，第二材料62已形成於溝槽21中。材料62可具有任何適合組合物，其中若材料62未完全犧牲，則其至少一下部分係絕緣的。若閘極絕緣體52保留於列相鄰存取線58之間及/或存取線58上方之溝槽21上方，則閘極絕緣體52有效地變成第二材料62之部分且可具有相同於或不同於原始第二材料62之組合物，且如圖16中所展示般具有相同組合物。在一實施例中，第一材料34及第二材料62形成為彼此相對而具有相同組合物，且在另一實施例中形成為彼此相對而具有不同組合物。 最終形成個別地使其等電容器電極之一者直接緊靠陣列內之個別記憶體單元之個別電晶體之一者之一上源極/汲極區域之一橫向側的電容器。在一實施例中，該等一電容器電極個別地形成為直接緊靠各自上源極/汲極區域之少於全部橫向側，且在一實施例中形成為直接緊靠各自上源極/汲極區域之少於一半橫向側。在一實施例中，形成電容器形成直接緊靠第一橫向對置側之該等一電容器電極之個別者，且在一此實施例中，不超過個別上源極/汲極區域之兩個橫向對置側。在一實施例中，個別上源極/汲極區域可被視為具有完全環繞之周邊橫向側表面，且其中個別一電容器電極直接緊靠個別上源極/汲極區域之完全環繞周邊橫向側表面之全部。接著參考圖17至圖24來描述形成電容器之兩個實例性實施例。 參考圖17，已充分移除第一材料34及第二材料62以暴露個別上源極/汲極區域44之環繞周邊橫向側49、51、53及55 (側49在圖17中不可見)。 參考圖18及圖19，包含第一電容器電極之材料63 (例如TiN)已形成於支柱40之頂部50及第一橫向對置側35、39上方，第一橫向對置側35、39直接緊靠個別上源極/汲極區域44之一對第一橫向對置側51、55且介於橫向列相鄰支柱40直之間。在一實施例中且如圖中所展示，包含第一電容器電極之材料63完全環繞且直接緊靠陣列14內之個別上源極/汲極區域44之全部環繞周邊橫向側49、51、53及55 (側49在圖18及圖19中不可見)。材料63之一實例性厚度係25埃至50埃。 參考圖20及圖21，且在一實施例中，已對包含第一電容器電極之材料63進行無遮罩各向異性蝕刻(即，至少在全部陣列14內無遮罩)以自位於支柱頂部50上方及互連於橫向列相鄰支柱40之間移除包含第一電容器電極之材料63。藉此，且在一實施例中，第一電容器電極64已形成為完全環繞且直接緊靠陣列內之個別上源極/汲極區域之全部環繞周邊橫向側。 參考圖22，一電容器絕緣體66已形成於第一電容器電極64上方且一第二電容器電極68已形成於陣列14內之電容器絕緣體66上方，因此形成個別電容器75及個別記憶體單元85。在一實施例中且如圖中所展示，第二電容器電極68係單一的且由陣列14內之電容器75通用。第二電容器電極68之材料可具有相同於或不同於包含第一電容器電極之材料63之組合物。在一實施例中且如圖中所展示，電容器絕緣體66完全環繞個別第一電容器電極64，且第二電容器電極68完全環繞電容器絕緣體66，電容器絕緣體66圍繞陣列14內之支柱40。 實例性電容器絕緣體材料包含SiO2 、Si3 N4 及/或高k介電質且藉此電容器係非揮發性的。替代地，在其他實例性實施例中，電容器絕緣體66包含可程式化材料，使得將形成之電容器係非揮發性的且可程式化成至少兩個不同量值電容狀態(例如，藉此可程式化材料足夠厚且在不同狀態中保持絕緣，使得足以擦除一儲存狀態之一電流不會在操作電壓下流動通過其)。此等可程式化材料之實例包括鐵電材料、導電橋接RAM (CBRAM)材料、相變材料及電阻式RAM (RRAM)材料，其中鐵電體被視為是理想材料。實例性鐵電材料包括具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鈦酸鋯鉛及鈦酸鍶鋇之一或多者之鐵電體，且其內可具有包含矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素之一或多者之摻雜劑。在一實施例中，電容器絕緣體66包含介電材料，使得電容器係揮發性的。例如，此可包含諸如二氧化矽、氮化矽、氧化鋁、高k介電質等等之非可程式化介電材料之一或多者，藉此在自電容器之兩個電容器電極之一者或兩者移除或足夠減小電壓/電位之後，無電荷保留於材料66中。非揮發性可程式化電容器可具有一電容器絕緣體，其具有(若干)可程式化材料及(若干)非可程式化材料之一適合組合。無論如何，電容器絕緣體66之一實例性厚度係30埃至100埃。 可摻雜有適合導電性改質摻雜劑之任何材料(例如材料20及22)以提供一選定導電性可在沈積時及/或隨後如此摻雜。 在上文參考圖1至圖22所描述之實施例中可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 圖17至圖22描繪一實施例，其中第一電容器電極64已形成為使其等各自頂部65平坦且與其等各自環繞支柱40之一平坦頂部50垂直地重合。替代地且舉例而言，第一電容器電極可形成為使其等各自頂部不與其等各自環繞支柱之頂部垂直地重合，例如，如接著參考圖23及圖24中所展示之一替代實施例建構10a所描述。已適當地使用來自上述實施例之相同元件符號，其中使用後綴「a」或使用不同元件符號來指示一些建構差異。圖23中之建構10a展示在替代圖22展示之圖20及圖21之後立即進行之處理。明確而言，在形成第一電容器基板64之後，在形成電容器絕緣體之前，相對於第一電容器電極64選擇性地移除支柱40之材料22。圖23展示往回移除材料22至上源極/汲極區域44之頂部48。替代地，在一實施例中，只要其若干橫向側表面保持橫向地緊靠各自第一電容器電極64，則可移除(圖中未展示)上源極/汲極區域44之若干上材料。替代地，可不將支柱40之材料22向下移除至源極/汲極區域44之頂部48 (圖中未展示)。在其中選擇性地移除支柱40之材料22之一實施例中，此移除在形成電容器絕緣體之前移除一半以上支柱材料20/22之全部。 無論如何，圖24展示後續處理，其中電容器絕緣體66a及第二電容器電極68a已橫向地形成於第一電容器電極64之大部分之徑向內側及徑向外側上方，因此形成電容器75a及記憶體單元85a。圖24展示一實例性實施例，其中第一電容器電極64已形成為使其頂部65高於其環繞支柱40之頂部50。在一實施例中且如圖中所展示，電容器絕緣體66a形成為直接緊靠經環繞之個別源極/汲極區域44之頂部48。在一實施例中且如圖中所展示，電容器絕緣體66a橫向地形成於個別第一電容器電極64之全部徑向外側上方且僅橫向地形成於個別第一電容器電極64之徑向內側之若干者上方。在一實施例中且如圖中所展示，圖23及圖24可被視為形成呈具有徑向內側及徑向外側之一圓筒之形式之第一電容器電極64。電容器絕緣體66a位於電容器電極圓筒64之徑向外側及徑向內側上方。第二電容器電極68a位於電容器絕緣體66a上方且位於第一電容器電極圓筒64之徑向外側及徑向內側上方。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 參考圖1至圖22所描述之以上實施例係在形成第一電容器電極之後缺乏支柱之蝕刻材料之實例性方法實施例，而上文參考圖23及圖24所描述之實施例在形成第一電容器電極之後蝕刻支柱之材料。 接著參考如圖25至圖35中所展示之一建構10b來描述額外實例性實施例。已適當地使用來自上述實施例之相同元件符號，其中使用後綴「b」或使用不同元件符號來指示一些建構差異。圖25類似於上文所描述之圖16。在圖16中，第一材料34及第二材料62可包含相同或不同組合物材料，其中圖16藉由第一材料34與第二材料62之間之虛線界面來展示相同組合物。在圖25中，藉由第一材料34及第二材料62之間之一實線界面來將展示為具有不同組合物。無論如何，在圖25至圖35之實施例中，一種形成個別地包含一電晶體及一電容器之一記憶體單元陣列之方法包含：分別形成交替第一垂直延伸支柱40及第二垂直延伸支柱46。第一支柱40自數位線28垂直向上延伸且個別地包含陣列14內之個別記憶體單元之個別電晶體之一個別通道42及一個別上源極/汲極區域44。閘極絕緣體52及一存取線58形成為橫向地橫跨操作地橫向地相鄰於個別電晶體通道42之一橫向側之第一支柱40及第二支柱46之一橫向側。在一實施例中且如圖中所展示，存取線58可呈存取線對59、60之形式，存取線對59、60操作地橫向地相鄰於陣列14內之個別第一支柱40之個別通道42之一對第一橫向對置側43、47。 參考圖26，已相對於支柱材料22及第一材料34選擇性地往回移除(例如，藉由定時蝕刻)第二材料62。 參考圖27，已沈積且接著在一實施例中無遮罩各向異性蝕刻(即，至少在全部陣列14內無遮罩)包含第一電容器電極之材料63以自位於支柱頂部50上方及自橫向地介於第一支柱40與第二支柱46之間移除包含第一電容器電極之材料63。此經展示為橫向地橫跨第一支柱40及第二支柱46之第一電容器電極線對67。第一電容器電極線對67直接緊靠陣列14內之個別第一支柱40之個別上源極/汲極區域44之第一橫向對置側51、55。 參考圖28及圖29 (一俯視圖)，電容器絕緣體66已形成於第一電容器電極線對67上方且包含第二電容器電極之材料68已形成於陣列14內之電容器絕緣體66上方。 參考圖30及圖31 (一俯視圖)，已使材料68及66充分往回平坦化而足以向上暴露支柱46之第一材料34 (圖31)。 參考圖32，此係圖31展示之處理步驟之後之一處理步驟中之圖31建構之一橫截面圖且係水平穿過上源極/汲極區域44之最上部分取得的。已自第一電容器電極線對67之橫向側移除第二支柱46 (圖中未展示)之材料34 (圖中未展示)。在一實施例中且如圖中所展示，已將第二支柱之全部材料向下移除至基板12。 參考圖33，已橫向切穿(例如，藉由各向同性及/或各向異性蝕刻)第一電容器電極線對67之橫向側(不再展示)以形成個別地直接緊靠陣列14內之個別上源極/汲極區域44之第一橫向對置側51、55之第一電容器電極64。 參考圖34，已沈積且往回平坦化適合介電材料(例如，如圖中所展示之材料62)而填充於支柱40之間(例如，列內填充於列17之間)，因此有效地再形成支柱46 (圖34中未符號標示)。 參考圖35，已使包含第一電容器電極之材料63之上部分凹入/回蝕(或氧化)且使絕緣體材料70 (例如二氧化矽或氮化矽)形成於上方。替代地，作為一實例，在圖34中沈積介電材料62之前使材料63凹入，其中此介電材料62接著填充(圖中未展示)此凹部。另外，可沈積包含第二電容器電極之材料68，藉此形成電容器75及記憶體單元85。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 上文參考圖25至圖35所描述之實施例在橫向地切穿第一電容器電極線對之橫向側之所述動作之前將電容器絕緣體設置於第一電容器電極上方且將第二電容器電極設置於電容器絕緣體上方。替代地，可在切割之此動作之後設置電容器絕緣體及包含第二電容器電極之材料，例如，如圖中所展示且相對於一建構10c參考圖36至圖42所描述。已適當地使用來自上述實施例之相同元件符號，其中使用後綴「c」或使用不同元件符號來指示一些建構差異。 參考圖36及圖37，建構10c對應於圖27基板之處理以產生不同於圖28及圖29中所展示之建構之一建構10c。明確而言，在圖36及圖37中，已沈積且往回平坦化介電材料62以填充溝槽21。接著，已自第一電容器電極對67橫向側移除(例如，而非電容器材料66及68且在沈積電容器材料66及68之前)第二支柱46 (圖中未展示)之材料34 (圖中未展示)。 參考圖38，已橫向地切穿第一電容器電極線對67 (不再展示)之橫向側以形成第一電容器電極64。 參考圖39，已藉由沈積且往回平坦化介電材料來有效地再形成支柱46 (圖34中未符號標示)，例如，其中介電材料34 (例如氮化矽)如圖中所展示。 參考圖40，已相對於其他暴露材料選擇性地回蝕第二材料62。 參考圖41及圖42，隨後形成電容器絕緣體66及第二電容器電極68。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 上文所描述之處理及圖式展示(例如)記憶體單元之一陣列之一層/層疊/階層之製造。可將額外此等層/層疊/階層設置或製造於圖式中所描繪之一層上方或下方。替代地，可僅製造一單一層/層疊/階層。 無論如何，本發明之一實施例涵蓋一種在一陣列區域內形成一記憶體單元陣列之一層之方法，其中該等記憶體單元個別地包含一電晶體及一電容器，其中該方法包含：在該層之該陣列區域內使用兩個且僅使用兩個犧牲遮罩步驟來形成該等記憶體單元。上文所描述之實施例之各者係此一方法之實例。明確而言，且例如，圖3至圖5係此等犧牲遮罩步驟之一實例(例如，延伸至其中移除材料25之至少一上部分之圖5)且上文參考圖6及圖7所展示及描述之處理係另一實例性犧牲遮罩步驟。在上文所描述之實例性實施例中且根據此章節之一實施例，形成個別記憶體單元之所描繪層之陣列區域14內不存在其他犧牲遮罩步驟。此可藉由依一自對準方式形成電路組件來促進。在本發明中，「自對準」意指其中藉由沈積緊靠一先前圖案化結構之一側壁之材料來界定一結構之至少一橫向表面之一技術。 在一此實施例中，在兩個犧牲遮罩步驟之各者中，減法蝕刻陣列區域內之電晶體之經暴露之包含通道之材料，同時使用陣列區域內之此包含通道之材料之一未暴露部分上方(例如，完全覆蓋該未暴露部分)之犧牲遮罩材料作為一遮罩。在一此實施例中，在兩個犧牲遮罩步驟之各者中，在陣列區域內減法蝕刻材料，但兩個遮罩步驟均不包含陣列區域內之電容器之材料。例如，圖3至圖5或圖6至圖7展示之遮罩步驟均不蝕刻陣列區域14內之電容器之材料，至少係因為此尚未形成。 在一實施例中，兩個遮罩步驟之一循序第一遮罩步驟包含：使用犧牲遮罩材料來遮罩數位線材料，同時減法蝕刻經暴露之數位線材料以使數位線形成於犧牲遮罩材料下方且最終形成於在陣列區域內形成之電晶體及電容器下方。在一實施例中，電晶體之閘極材料經蝕刻以形成電晶體閘極，且由其形成電容器之全部材料經蝕刻以於此等蝕刻期間在陣列區域內情況下形成電容器而無任何遮罩材料形成於電容器上方。 在一實施例中，根據本發明之方法包含：使該等個別記憶體單元形成為1T-1C。此等個別記憶體單元之特徵在於：僅具有一個電晶體及僅一個電容器且無其他/額外可操作電子組件(例如，無其他選擇裝置的等等)，亦可包含使電晶體及電容器互連在一起且使個別記憶體單元互連至個別記憶體單元外之其他組件之導電材料。 本發明之實施例亦涵蓋：使該等個別記憶體單元形成為2T-2C。此等記憶體單元之特徵在於：僅具有兩個電晶體及僅兩個電容器且無其他可操作電子組件(例如，無其他選擇裝置的等等)，亦可包含使兩個電晶體及兩個電容器互連在一起且使個別記憶體單元互連至個別記憶體單元外之其他組件之導電材料。在圖43中，一2T-2C記憶體單元架構示意性地展示為一記憶體單元2。記憶體單元之兩個電晶體標記為T1及T2，且兩個電容器標記為CAP-1及CAP-2。第一電晶體T1之一源極/汲極區域與第一電容器CAP-1之一節點連接，且第一電晶體T1之另一源極/汲極區域與一第一比較性位元線BL-1連接。第一電晶體T1之一閘極與一字線WL連接。第二電晶體T2之一源極/汲極區域與第二電容器CAP-2之一節點連接，且第二電晶體T2之另一源極/汲極區域與一第二比較性位元線BL-2連接。第二電晶體T2之一閘極與字線WL連接。第一電容器CAP-1及第二電容器CAP-2之各者具有與一共同板CP電耦合之一節點。共同板可與任何適合電壓耦合。比較性位元線BL-1及BL-2延伸至電路4，電路4比較兩個比較性位元線之電性質(例如電壓)以確定記憶體單元2之一記憶體狀態。一2T-2C記憶體單元之一優點係：可藉由比較兩個比較性位元線BL-1及BL-2之彼此電性質來確定一記憶體狀態。相應地，可省略與其他記憶體(例如1T-1C記憶體)相關聯之一參考位元線。在此一實施例中，比較性位元線BL-1及BL-2可電耦合至作為電路4之部分之相同感測放大器。 圖44中展示圖22之實施例架構之一替代實施例架構，其可包含如同圖43中所展示之2T-2C架構之2T-2C架構。已適當使用來自上述實施例之相同元件符號，其中用後綴「d」指示一些建構差異。建構10d包含2T-2C架構之個別記憶體單元85d且其可取決於電容器絕緣體之組合物而為揮發性或非揮發性的。直接橫向相鄰電晶體對19經展示成使其各自閘極直接電耦合在一起以構成陣列之一2T-2C記憶體單元85d。此由延伸至用於經描繪之兩個此等個別對之一節點80之導電互連件79示意性展示於圖44中。互連件79及節點80之建構(圖中未展示)可在圖44所在之頁面之平面內及/或外且可在陣列14內及/或外。針對位元線BL-1及BL-2，如圖中所展示且根據圖43來重新組態數位線28d (或其延伸部)。可使用本文中所描述及/或圖中所展示之任何其他(若干)屬性或(若干)態樣。 本發明之實施例涵蓋獨立於製造方法之記憶體單元(例如85、85a、85d)之一陣列(例如14)。然而，獨立於製造方法之該等記憶體單元之一陣列可具有如上文所描述及/或圖中所展示之(若干)屬性或(若干)態樣之任何者。此一陣列包含存取線(例如58)之列(例如17)及數位線之行(例如15)。行之個別者包含陣列內之個別記憶體單元之垂直延伸電晶體(例如19)之通道(例如42)下方且其使行中之電晶體互連之一數位線(例如28)。列之個別者包含位於數位線上方之一存取線，其中該存取線橫向地橫跨電晶體通道之一橫向側(例如41、43、45及/或47)延伸且操作地橫向地相鄰於該橫向側且其使列中之電晶體互連。在一實施例中，此存取線包含存取線對(例如59、60)，其等橫向地橫跨使該列中之電晶體互連之該等電晶體通道之一對第一橫向對置側(例如43、47)延伸且操作地橫向地相鄰於該對第一橫向對置側。 該陣列內之該等個別記憶體單元之電容器(例如75、75a)個別地包含直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域(例如44)之一橫向側(例如49、51、53及/或55)之一第一電容器電極(例如64)。在一此實施例中，該第一電容器電極直接緊靠該陣列內之該等個別電晶體之該上源極/汲極區域之一對第一橫向對置側(例如51、55及/或49、53)。在一此實施例中，該第一電容器電極直接緊靠該陣列內之該等個別電晶體之該上源極/汲極區域之不超過兩個橫向對置側。在另一此實施例中，該等個別上源極/汲極區域已完全環繞周邊橫向側表面(例如49、51、53、55)，其中該等個別第一電容器電極直接緊靠該等個別上源極/汲極區域之全部完全環繞之周邊橫向側表面。 一電容器絕緣體(例如66)位於該第一電容器電極上方且一第二電容器電極(例如68)位於該電容器絕緣體上方。在一實施例中，該電容器絕緣體包含鐵電材料。 在一實施例中，該等個別記憶體單元包含在該等數位線上方垂直延伸之一支柱(例如40)。該支柱包含該等電晶體通道之一者及該等電晶體之個別者之一上源極/汲極區域。在一實施例中，此支柱具有為該一電晶體通道之厚度之至少三倍之一垂直厚度。在一實施例中，該等支柱形成為自該等上源極/汲極區域至該等支柱之頂部(例如50)係導電的。在一實施例中，該等支柱形成為自該等上源極/汲極區域之頂部(例如48)至該等支柱之頂部係非導電的。在一此實施例中，該等支柱形成為自該等上源極/汲極區域之頂部至該等支柱頂部係絕緣的，且在另一實施例中形成為自該等上源極/汲極區域之頂部至該等支柱頂部係半導電的。 在一實施例中，該第一電容器電極具有為平坦的且與其支柱之一平坦頂部豎向重合之一頂部(例如65)。在另一實施例中，該第一電容器具有不與其支柱之一頂部豎向重合之一頂部。在一實施例中，該等第一電容器電極頂部係平坦的。在一實施例中，該第一電容器頂部位於其支柱頂部之豎向外。在一實施例中，該第一電容器電極直接緊靠該陣列內之該等各自個別電晶體之該上源極/汲極區域之不超過兩個橫向對置側。在一實施例中，該等個別上源極/汲極區域具有完全環繞之周邊橫向側表面，其中該等個別第一電容器電極直接緊靠該等個別上源極/汲極區域之該等完全環繞之周邊橫向側表面之全部。 在一實施例中，該陣列內之該等個別記憶體單元之電容器個別地包含一向上敞開且向下敞開之第一電容器電極圓筒(例如64)，其完全環繞且直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之全部周邊橫向側。在一此實施例中，該電容器絕緣體及該第二電容器電極位於該第一電容器電極圓筒之大部分徑向內側及大部分徑向外側上方。在一實施例中，該電容器絕緣體橫向地位於該第一電容器電極圓筒之全部徑向外側上方且橫向地僅位於該第一電容器電極圓筒之徑向內側之若干者上方。在一實施例中，該電容器絕緣體直接緊靠經環繞之個別上源極/汲極區域之頂部。在一實施例中，該電容器絕緣體直接緊靠該等第一電容器電極圓筒之頂部。在一實施例中，該電容器絕緣體直接緊靠該等經環繞之個別上源極/汲極區域之頂部且直接緊靠該等第一電容器電極圓筒之頂部。 在一實施例中，該等個別記憶體單元係1T-1C，且在另一實施例中係2T-2C。然而，該等個別記憶體單元可具有包括至少一電晶體及一電容器之任何既有或待開發示意圖。
2‧‧‧記憶體單元
4‧‧‧電路
10‧‧‧建構
10a‧‧‧建構
10b‧‧‧建構
10c‧‧‧建構
10d‧‧‧建構
12‧‧‧基底基板
14‧‧‧陣列/陣列區域
15‧‧‧行
16‧‧‧區域
17‧‧‧列
18‧‧‧數位線材料
19‧‧‧電晶體
20‧‧‧包含通道之材料
21‧‧‧溝槽
22‧‧‧包含源極/汲極之材料
23‧‧‧第一犧牲遮罩
25‧‧‧遮罩材料
26‧‧‧第一方向
27‧‧‧遮罩材料
28‧‧‧數位線
28d‧‧‧數位線
29‧‧‧線
30‧‧‧線
32‧‧‧溝槽
33‧‧‧橫向側
34‧‧‧第一材料
35‧‧‧支柱側
36‧‧‧第二犧牲遮罩
37‧‧‧橫向側
38‧‧‧第二方向
39‧‧‧支柱側
40‧‧‧第一支柱
41‧‧‧橫向側
42‧‧‧通道
43‧‧‧橫向側
44‧‧‧上源極/汲極區域
45‧‧‧橫向側
46‧‧‧第二支柱
47‧‧‧橫向側
48‧‧‧頂部
49‧‧‧橫向側
50‧‧‧支柱頂部
51‧‧‧橫向側
52‧‧‧閘極絕緣體
53‧‧‧橫向側
54‧‧‧閘極材料
55‧‧‧橫向側
56‧‧‧犧牲材料
58‧‧‧存取線
59‧‧‧存取線
60‧‧‧存取線
62‧‧‧第二材料
63‧‧‧包含第一電容器電極之材料
64‧‧‧第一電容器電極
65‧‧‧頂部
66‧‧‧電容器絕緣體
66a‧‧‧電容器絕緣體
67‧‧‧第一電容器電極線對
68‧‧‧第二電容器電極
68a‧‧‧第二電容器電極
75‧‧‧電容器
75a‧‧‧電容器
85‧‧‧記憶體單元
85a‧‧‧記憶體單元
85d‧‧‧記憶體單元
BL-1‧‧‧第一比較性位元線
BL-2‧‧‧第二比較性位元線
CAP-1‧‧‧第一電容器
CAP-2‧‧‧第二電容器
CP‧‧‧共同板
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
WL‧‧‧字線
圖1係根據本發明之一實施例之程序中之一基板建構之一圖解俯視平面圖。 圖2係圖1之一部分之一立體圖。 圖3係圖1及圖2展示之步驟之後之一處理步驟中之圖2建構之一視圖。 圖4係圖3展示之步驟之後之一處理步驟中之圖3建構之一視圖。 圖5係圖4展示之步驟之後之一處理步驟中之圖4建構之一視圖。 圖6係圖5展示之步驟之後之一處理步驟中之圖5建構之一視圖。 圖7係圖6展示之步驟之後之一處理步驟中之圖6建構之一視圖。 圖8係穿過圖7中之線8-8取得之一橫截面圖。 圖9係穿過圖7中之線9-9取得之一橫截面圖。 圖10係穿過圖7中之線10-10取得之一橫截面圖。 圖11係圖7展示之步驟之後之一處理步驟中之圖7建構之一前視圖。 圖12係圖11展示之步驟之後之一處理步驟中之圖11建構之一視圖。 圖13係圖12展示之步驟之後之一處理步驟中之圖12建構之一視圖。 圖14係圖13展示之步驟之後之一處理步驟中之圖13建構之一視圖。 圖15係圖14展示之步驟之後之一處理步驟中之圖14建構之一視圖。 圖16係圖15展示之步驟之後之一處理步驟中之圖15建構之一立體圖。 圖17係圖16展示之步驟之後之一處理步驟中之圖16建構之一視圖。 圖18係圖17展示之步驟之後之一處理步驟中之圖17建構之一前視圖且係穿過圖19中之線18-18取得的。 圖19係圖18之一立體圖。 圖20係圖18展示之步驟之後之一處理步驟中之圖18建構之一視圖。 圖21係圖20建構之一立體圖。 圖22係圖21展示之步驟之後之一處理步驟中之圖21建構之一前視圖。 圖23係根據本發明之一實施例之程序中之一基板建構之一圖解前視圖。 圖24係圖23展示之步驟之後之一處理步驟中之圖23建構之一視圖。 圖25係根據本發明之一實施例之程序中之一基板建構之一圖解立體圖。 圖26係圖25展示之步驟之後之一處理步驟中之圖25建構之一視圖。 圖27係圖26展示之步驟之後之一處理步驟中之圖26建構之一視圖。 圖28係圖27展示之步驟之後之一處理步驟中之圖27建構之一前視圖。 圖29係穿過圖28中之線29-29之一俯視圖。 圖30係圖28展示之步驟之後之一處理步驟中之圖28建構之一視圖。 圖31係穿過圖30中之線31-31之一俯視圖。 圖32係圖31展示之步驟之後之一處理步驟中之圖31建構之一橫截面圖且係水平穿過上源極/汲極區域44之最上部分取得的。 圖33係圖32展示之步驟之後之一處理步驟中之圖32建構之一視圖。 圖34係圖33展示之步驟之後之一處理步驟中之圖33建構之一視圖。 圖35係圖34展示之步驟之後之一處理步驟中之圖34建構之一前視圖。 圖36係根據本發明之一實施例之程序中之一基板建構之一圖解前視圖。 圖37係穿過圖36中之線37-37取得之一橫截面圖。 圖38係圖37展示之步驟之後之一處理步驟中之圖37建構之一視圖。 圖39係圖38展示之步驟之後之一處理步驟中之圖38建構之一視圖。 圖40係圖39展示之步驟之後之一處理步驟中之圖39建構之一前視圖。 圖41係圖40展示之步驟之後之一處理步驟中之圖40建構之一視圖。 圖42係穿過圖41中之線42-42取得之一橫截面圖。 圖43係根據本發明之一實施例之一兩電晶體/兩電容器絕緣體(2T/2C)之一示意圖。 圖44係根據本發明之一實施例之一2T/2C建構之一混合示意及圖解前視圖。

Claims (33)

  1. 一種在一陣列區域內形成記憶體單元之一陣列之一層之方法，該等記憶體單元個別地包含一電容器及一垂直延伸電晶體，該方法包含：在該層之該陣列區域內使用兩個且僅使用兩個犧牲遮罩步驟以形成該等記憶體單元。
  2. 如請求項1之方法，其中在該兩個犧牲遮罩步驟之各者中，減法蝕刻該陣列區域內之該等電晶體之經暴露之包含通道之材料，同時將該陣列區域內之該包含通道之材料之一未暴露部分上方之犧牲遮罩材料用作一遮罩。
  3. 如請求項1之方法，其中在該兩個犧牲遮罩步驟之各者中，減法蝕刻該陣列區域內之材料，該兩個犧牲遮罩步驟均不包括該陣列區域內之該等電容器之材料。
  4. 如請求項1之方法，其中該兩個遮罩步驟之一循序第一者包含：使用犧牲遮罩材料來遮罩數位線材料，同時減法蝕刻經暴露之數位線材料以使數位線形成於該犧牲遮罩材料下方且最終形成於在該陣列區域內形成之該等電晶體及電容器下方。
  5. 如請求項1之方法，其包含：蝕刻該等電晶體之閘極材料以形成電晶體閘極且由其形成該等電容器之全部材料經蝕刻以於此等蝕刻期間在該等陣列區域內形成該等電容器而無任何遮罩材料位於其上方。
  6. 如請求項1之方法，其包含：使該等個別記憶體單元形成為1T-1C。
  7. 如請求項1之方法，其包含：使該等個別記憶體單元形成為2T-2C。
  8. 一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法，該方法循序包含： 使用一第一犧牲遮罩來沿一第一方向圖案化數位線材料及其上方之包含通道之材料，以在該陣列內形成數位線，使該包含通道之材料之線位於該等數位線上方； 使用一第二犧牲遮罩來沿不同於該第一方向之一第二方向圖案化該包含通道之材料，以將該等數位線上方之包含通道之材料之該等線切割成該陣列內之個別記憶體單元之個別電晶體之間隔個別通道； 使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側；及 形成電容器，使該等電容器個別地使其等電容器電極之一者直接緊靠該陣列內之該等個別記憶體單元之該等個別電晶體之一者之一上源極/汲極區域之一橫向側。
  9. 如請求項8之方法，其中該形成該等電容器形成直接緊靠該等上源極/汲極區域之個別者之一對兩個橫向對置側之該等電容器電極之個別者。
  10. 如請求項9之方法，其中該形成該等電容器形成直接緊靠該等上源極/汲極區域之個別者之不超過兩個橫向對置側之該等電容器電極之個別者。
  11. 如請求項9之方法，其中該等個別上源極/汲極區域具有完全環繞之周邊橫向側表面，該等個別電容器電極直接緊靠該等個別上源極/汲極區域之全部該等完全環繞之周邊橫向側表面。
  12. 如請求項8之方法，其包含：使該等個別記憶體單元形成為1T-1C。
  13. 如請求項8之方法，其包含：使該等個別記憶體單元形成為2T-2C。
  14. 如請求項8之方法，其中該等電容器電極個別地形成為直接緊靠該各自上源極/汲極區域之少於全部橫向側。
  15. 如請求項14之方法，其中該等電容器電極個別地形成為直接緊靠該各自上源極/汲極區域之少於一半橫向側。
  16. 一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之一層之方法，其包含： 使數位線材料形成於一基板上方，使包含通道之材料形成於該數位線材料上方且使包含源極/汲極之材料形成於該包含通道之材料上方； 圖案化該數位線材料、該包含通道之材料及該包含源極/汲極之材料，以在該陣列內形成數位線且形成垂直延伸支柱，該等支柱包含該陣列內之個別記憶體單元之個別電晶體之個別通道及個別上源極/汲極區域； 使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側； 使一第一電容器電極形成於直接緊靠該陣列內之該等個別上源極/汲極區域之一對第一橫向對置側之該等支柱之第一橫向對置側；及 使一電容器絕緣體形成於該第一電容器電極上方且使一第二電容器電極形成於該陣列內之該電容器絕緣體上方。
  17. 如請求項16之方法，其中該圖案化包含：使用該陣列層內之一個以上犧牲遮罩步驟來減法蝕刻。
  18. 如請求項17之方法，其包含：使該等個別記憶體單元形成為1T-1C或2T-2C且使用該陣列層內之不超過兩個犧牲遮罩步驟。
  19. 如請求項16之方法，其中該等支柱形成為自該等上源極/汲極區域至該等支柱之頂部係導電的。
  20. 如請求項16之方法，其中該等支柱形成為自該等上源極/汲極區域之頂部至該等支柱之頂部係不導電的。
  21. 如請求項20之方法，其中該等支柱形成為自該等上源極/汲極區域之頂部至該等支柱頂部係絕緣的。
  22. 如請求項20之方法，其中該等支柱形成為自該等上源極/汲極區域之頂部至該等支柱頂部係半導電的。
  23. 如請求項16之方法，其中該存取線形成為包含閘極絕緣體及存取線對，該等存取線對橫向地橫跨該等第一支柱及該等第二支柱之一對橫向對置側延伸，該閘極絕緣體及該等存取線對操作地橫向地相鄰於該陣列內之該等第一支柱之個別者之該等個別通道之橫向對置側，形成該閘極絕緣體及該等存取線對包含： 使閘極絕緣體形成於該等支柱及該等通道之頂部及該等第一橫向對置側上方及該等支柱之橫向列相鄰者之間； 使存取閘極材料形成於該閘極絕緣體上方，包含該等支柱頂部上方，該等支柱及該等通道之該等第一橫向對置側上方及該等橫向列相鄰支柱之間；及 無遮罩各向異性蝕刻來自位於該等支柱頂部及來自互連於該等橫向列相鄰支柱之間之該存取線材料且形成使列中之該等電晶體互連之各自個別列線中之該等存取線對。
  24. 如請求項23之方法，其包含：在至少兩個時間間隔蝕刻步驟中進行存取閘極材料之無遮罩各向異性蝕刻。
  25. 如請求項24之方法，其中在該等無遮罩各向異性蝕刻步驟之一後一步驟期間使支柱之列之間之溝槽之一下部分插入有犧牲材料，且在形成該第一電容器電極之前移除該犧牲材料。
  26. 如請求項16之方法，其中形成該第一電容器電極包含： 使包含第一電容器電極之材料形成於該等支柱之頂部及該等第一橫向對置側上方及該等支柱之橫向列相鄰者之間，該等第一橫向對置側直接緊靠該等個別上源極/汲極區域之該等第一橫向對置側；及 無遮罩各向異性蝕刻來自位於該等支柱頂部上方及來自互連於該等橫向列相鄰支柱之間之該包含第一電容器電極之材料。
  27. 一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法，其包含： 形成自數位線垂直向上延伸之支柱，該等支柱個別地包含該陣列內之個別記憶體單元之個別電晶體之一個別通道及一個別上源極/汲極區域； 使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側； 使一第一電容器電極形成為完全環繞且直接緊靠該陣列內之該等個別上源極/汲極區域之全部周邊橫向側；及 使一電容器絕緣體形成於該等第一電容器電極之個別者上方且完全環繞該等第一電容器電極之個別者且使一第二電容器電極形成於該陣列內之該環繞電容器絕緣體上方且完全環繞該環繞電容器絕緣體。
  28. 一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法，其包含： 使數位線材料形成於一基板上方，使包含通道之材料形成於該數位線材料上方，且使包含源極/汲極之材料形成於該包含通道之材料上方； 沿一第一方向圖案化該數位線材料、該包含通道之材料及該包含源極/汲極之材料，以在該陣列內形成數位線，使該包含通道之材料之線及該包含源極/汲極之材料之線位於該等數位線上方； 使第一材料形成於橫向地介於該陣列內之該等數位線與其上方之該等線之間之溝槽中； 沿不同於該第一方向之一第二方向圖案化該包含通道之材料、該包含源極/汲極之材料及該第一材料以形成垂直延伸支柱，該等垂直延伸支柱包含該陣列內之個別記憶體單元之個別電晶體之個別通道及個別上源極/汲極區域且使該第一材料橫向地介於該等支柱之間； 使閘極絕緣體及存取線對形成為橫向地橫跨操作地橫向地相鄰於該陣列內之該等個別通道之一對第一橫向對置側之該等支柱之一對第一橫向對置側； 使第二材料形成於橫向地介於該等支柱與該陣列內之該第一材料之間之溝槽中； 充分移除該第一材料及該第二材料以暴露該等個別上源極/汲極區域之環繞周邊橫向側； 使一第一電容器電極形成為完全環繞且直接緊靠該陣列內之該等個別上源極/汲極區域之全部該等環繞周邊橫向側；及 使一電容器絕緣體形成於該等第一電容器電極之個別者上方且完全環繞該等第一電容器電極之個別者且使一第二電容器電極形成於該陣列內之該環繞電容器絕緣體上方且完全環繞該環繞電容器絕緣體。
  29. 一種形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元之一陣列之方法，其包含： 形成交替第一垂直延伸支柱及第二垂直延伸支柱，該等第一支柱自數位線垂直向上延伸且個別地包含該陣列內之個別記憶體單元之個別電晶體之一個別通道及一個別上源極/汲極區域； 使閘極絕緣體及一存取線形成為橫向地橫跨且操作地橫向地相鄰於該等個別電晶體通道之一橫向側； 使第一電容器電極線對形成為橫向地橫跨該等第一支柱及該等第二支柱，該等第一電容器電極線對直接緊靠該陣列內之該等個別第一支柱之該等個別上源極/汲極區域之一對第一橫向對置側； 自該等第一電容器電極線對之橫向側移除該等第二支柱之材料且接著橫向地切穿該等第一電容器電極線對之該等橫向側以形成第一電容器電極，該等第一電容器電極個別地直接緊靠該陣列內之該等個別上源極/汲極區域之該等第一橫向對置側；及 將一電容器絕緣體設置於該等第一電容器電極上方且將一第二電容器電極設置於該陣列內之該電容器絕緣體上方。
  30. 一種個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，該陣列包含存取線之列及數位線之行，該陣列包含： 該等行之個別者包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線； 該等列之個別者包含位於該等數位線上方之一存取線，該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連；及 該陣列內之該等個別記憶體單元之電容器個別地包含： 一第一電容器電極，其直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之一橫向側； 一電容器絕緣體，其位於該第一電容器電極上方；及 一第二電容器電極，其位於該電容器絕緣體上方。
  31. 一種個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，該陣列包含存取線之列及數位線之行，該陣列包含： 該等行之個別者包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線； 該等列之個別者包含位於該等數位線上方之一存取線，該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連；及 該陣列內之該等個別記憶體單元之電容器個別地包含： 一第一電容器電極，其直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之一橫向側； 一電容器絕緣體，其位於該第一電容器電極上方；及 一第二電容器電極，其位於該電容器絕緣體上方。
  32. 一種個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，該陣列包含存取線之列及數位線之行，該陣列包含： 該等列之個別者包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線； 該等列之個別者包含位於該等數位線上方之一存取線，該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連；及 該等個別記憶體單元包含在該等數位線上方垂直延伸之一支柱，該支柱包含該等電晶體通道之一者及該等電晶體之個別者之一上源極/汲極區域，該支柱具有為該一電晶體通道之厚度之至少三倍之一垂直厚度；及 該陣列內之該等個別記憶體單元之電容器個別地包含： 一第一電容器電極，其直接緊靠該支柱之一對第一橫向對置側及該陣列內之各自個別電晶體之該上源極/汲極區域； 一電容器絕緣體，其位於該第一電容器電極上方；及 一第二電容器電極，其位於該電容器絕緣體上方。
  33. 一種個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，該陣列包含存取線之列及數位線之行，該陣列包含： 該等行之個別者包含位於該陣列內之個別記憶體單元之垂直延伸電晶體之通道下方且使該行中之該等電晶體互連之一數位線； 該等列之個別者包含位於該等數位線上方之一存取線，該存取線橫向地橫跨該等電晶體通道之一橫向側延伸且操作地橫向地相鄰於該橫向側且使該列中之該等電晶體互連；及 該陣列內之該等個別記憶體單元之電容器個別地包含： 一向上敞開且向下敞開之第一電容器電極圓筒，其完全環繞且直接緊靠該陣列內之該等電晶體之個別者之一上源極/汲極區域之全部周邊橫向側； 一電容器絕緣體，其位於該第一電容器電極圓筒之徑向外側及徑向內側上方；及 一第二電容器電極，其位於該電容器絕緣體上方及該第一電容器電極圓筒之該等徑向外側及該等徑向內側上方。
TW107100726A 2017-01-10 2018-01-09 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法 TWI659416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/402,463 2017-01-10
US15/402,463 US9837420B1 (en) 2017-01-10 2017-01-10 Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Publications (2)

Publication Number Publication Date
TW201826268A true TW201826268A (zh) 2018-07-16
TWI659416B TWI659416B (zh) 2019-05-11

Family

ID=60452123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100726A TWI659416B (zh) 2017-01-10 2018-01-09 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法

Country Status (4)

Country Link
US (4) US9837420B1 (zh)
CN (1) CN110214374B (zh)
TW (1) TWI659416B (zh)
WO (1) WO2018132249A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800410B (zh) * 2021-08-04 2023-04-21 中國大陸商長鑫存儲技術有限公司 半導體結構及其形成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US9972626B1 (en) * 2017-06-22 2018-05-15 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
EP3646379A4 (en) * 2017-06-29 2020-07-01 Micron Technology, Inc. STORAGE ARRANGEMENTS WITH VERTICAL ALTERNATING LAYERS OF INSULATING MATERIAL AND STORAGE CELLS AND METHOD FOR PRODUCING A STORAGE ARRANGEMENT WITH STORAGE CELLS THAT INDIVIDUALLY INCLUDE A TRANSISTOR AND A CAPACITOR
US10679687B2 (en) 2017-08-22 2020-06-09 Micron Technology, Inc. Memory cells and arrays of memory cells
US10461185B2 (en) 2017-12-22 2019-10-29 Micron Technology, Inc. Assemblies having conductive structures along pillars of semiconductor material
US10229874B1 (en) * 2018-03-22 2019-03-12 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays
US10388658B1 (en) * 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US10381352B1 (en) * 2018-05-04 2019-08-13 Micron Technology, Inc. Integrated assemblies which include carbon-doped oxide, and methods of forming integrated assemblies
US10686014B2 (en) * 2018-06-26 2020-06-16 International Business Machines Corporation Semiconductor memory device having a vertical active region
US10818673B2 (en) 2018-10-03 2020-10-27 Micron Technology, Inc. Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars
US10825828B2 (en) 2018-10-11 2020-11-03 Micron Technology, Inc. Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation
US10886285B2 (en) * 2018-12-07 2021-01-05 Micron Technology, Inc. Memory circuitry and methods of forming memory circuitry
US10923502B2 (en) 2019-01-16 2021-02-16 Sandisk Technologies Llc Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same
US10833092B2 (en) 2019-01-23 2020-11-10 Micron Technology, Inc. Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices
US11177266B2 (en) 2019-08-26 2021-11-16 Micron Technology, Inc. Array of capacitors, an array of memory cells, a method of forming an array of capacitors, and a method of forming an array of memory cells
US11171146B2 (en) * 2019-12-12 2021-11-09 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11088142B2 (en) * 2019-12-26 2021-08-10 Micron Technology, Inc. Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
US11600535B2 (en) 2020-05-06 2023-03-07 Micron Technology, Inc. Integrated assemblies having conductive material along three of four sides around active regions, and methods of forming integrated assemblies
US11557593B2 (en) 2020-11-30 2023-01-17 Micron Technology, Inc. Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11355531B1 (en) * 2020-11-30 2022-06-07 Micron Technology, Inc. Array of capacitors, an array of memory cells, method used in forming an array of memory cells, methods used in forming an array of capacitors, and methods used in forming a plurality of horizontally-spaced conductive lines

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405553B2 (ja) 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
EP1313149A1 (en) * 2001-11-14 2003-05-21 STMicroelectronics S.r.l. Process for fabricating a dual charge storage location memory cell
ITMI20020673A1 (it) 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) * 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) * 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
US7430986B2 (en) 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
US7482221B2 (en) * 2005-08-15 2009-01-27 Infineon Technologies Ag Memory device and method of manufacturing a memory device
US7763513B2 (en) * 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
KR101154006B1 (ko) * 2010-11-08 2012-06-07 에스케이하이닉스 주식회사 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) * 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
US8450175B2 (en) * 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6305050B2 (ja) 2013-12-18 2018-04-04 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9252205B2 (en) 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) * 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) * 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
KR20180036879A (ko) * 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10014305B2 (en) * 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800410B (zh) * 2021-08-04 2023-04-21 中國大陸商長鑫存儲技術有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
US20200017839A1 (en) 2020-01-16
US20190136207A1 (en) 2019-05-09
US10443046B2 (en) 2019-10-15
US9837420B1 (en) 2017-12-05
CN110214374A (zh) 2019-09-06
WO2018132249A1 (en) 2018-07-19
US20180195049A1 (en) 2018-07-12
US10676722B2 (en) 2020-06-09
CN110214374B (zh) 2024-03-19
US10202583B2 (en) 2019-02-12
TWI659416B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
TWI659416B (zh) 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法
TWI692081B (zh) 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法
TWI742657B (zh) 包括絕緣材料及記憶體單元的垂直交替層的記憶體陣列
TWI768783B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN109937481B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
TWI645539B (zh) 用於形成包含垂直對置電容器對之陣列之方法及包含垂直對置電容器對之陣列
CN110192278B (zh) 电容器阵列和存储器单元阵列及其形成方法
CN109891587B (zh) 形成包括竖直相对的电容器对的阵列的方法及包括竖直相对的电容器对的阵列
TWI321844B (en) Memory cell layout and process flow
US9331088B2 (en) Transistor device with gate bottom isolation and method of making thereof
TW201806134A (zh) 形成包括可程式化電荷儲存電晶體之記憶體單元之高度延伸串陣列之方法和包括可程式化電荷儲存電晶體之記憶體單元之高度延伸串陣列
US7022531B2 (en) Semiconductor memory device and method of fabricating the same
TW202118015A (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
CN114078779A (zh) 集成电路存储器及其制备方法、半导体集成电路器件
KR20040093910A (ko) 메모리 소자 및 그 제조 방법