KR102442925B1 - 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법 - Google Patents

집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법 Download PDF

Info

Publication number
KR102442925B1
KR102442925B1 KR1020217040440A KR20217040440A KR102442925B1 KR 102442925 B1 KR102442925 B1 KR 102442925B1 KR 1020217040440 A KR1020217040440 A KR 1020217040440A KR 20217040440 A KR20217040440 A KR 20217040440A KR 102442925 B1 KR102442925 B1 KR 102442925B1
Authority
KR
South Korea
Prior art keywords
transverse
insulator material
carbon
conductive
highly
Prior art date
Application number
KR1020217040440A
Other languages
English (en)
Other versions
KR20210154866A (ko
Inventor
실비아 보사리
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20210154866A publication Critical patent/KR20210154866A/ko
Application granted granted Critical
Publication of KR102442925B1 publication Critical patent/KR102442925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11556—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H01L27/11521—
    • H01L27/11568—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법은 개별적으로 고도 방향-연장된-전도성 비아 및 상기 전도성 비아에 전기적으로 결합되며 그 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍을 형성하는 것을 포함한다. 전도성 라인 및 전도성 비아는 각각 수직 단면에 대향 측면을 갖는다. 고도 방향-연장된-절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면을 따라 형성된다. 절연 재료의 형성은 수직 단면에서의 전도성 비아 및 전도성 라인의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료를 형성하는 것을 포함한다. 실리콘 및 산소를 포함하는 횡방향-개재-절연체 재료는 수직 단면에서 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 형성된다. 횡방향-매개-절연체 재료는, 만약에 있다면, 횡방향-내부-절연체 재료보다 적은 탄소를 포함한다. 실리콘, 산소 및 탄소를 포함하는 횡방향-외부-절연체 재료는 수직 단면에서 횡방향-개재-절연체 재료의 대향 측면의 횡방향-바깥쪽에 형성된다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 고도 방향-연장된-전도체 재료는 수직 단면에서의 절연 재료 사이에서 그리고 이를 따라 횡방향으로 형성된다. 제작 방법과는 독립적인 구조를 포함하는, 부가적인 방법 양상이 개시된다.

Description

집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법{A CONSTRUCTION OF INTEGRATED CIRCUITRAY AND A METHOD OF FORMING AN ELEVATIONALLY-EXTENDING CONDUCTOR LATERALLY BETWEEN A PAIR OF STRUCTURES}
본 명세서에 개시된 실시형태는 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체(elevationally-extending conductor)를 형성하는 방법에 관한 것이다.
메모리는 집적 회로의 일 유형이며, 데이터를 저장하기 위해 컴퓨터 시스템에서 사용된다. 메모리는 개개의 메모리 셀의 하나 이상의 어레이에서 제작될 수 있다. 메모리 셀은 디지트 라인(비트 라인, 데이터 라인, 또는 감지 라인으로도 지칭될 수 있음) 및 액세스 라인(워드 라인으로도 지칭될 수 있음)을 사용하여, 그것으로 기록되거나, 또는 그로부터 판독될 수 있다. 감지 라인은 어레이의 열을 따라 메모리 셀을 전도성 상호 연결할 수 있으며, 액세스 라인은 어레이의 행을 따라 메모리 셀을 전도성 상호 연결할 수 있다. 각각의 메모리 셀은 감지 라인 및 액세스 라인의 조합을 통해 고유하게 어드레싱될 수 있다.
메모리 셀은 휘발성, 준-휘발성, 또는 비휘발성일 수 있다. 비휘발성 메모리 셀은 전력의 부재 시 연장된 시간 기간 동안 데이터를 저장할 수 있다. 비휘발성 메모리는 관례적으로 적어도 약 10년의 보유 시간을 가진 메모리인 것으로 특정된다. 휘발성 메모리는 소멸되며, 그러므로 데이터 저장을 유지하기 위해 리프레싱/재기록된다. 휘발성 메모리는 밀리초 이하의 보유 시간을 가질 수 있다. 여하튼, 메모리 셀은 적어도 두 개의 상이한 선택 가능한 상태로 메모리를 유지하거나 또는 저장하도록 구성된다. 이진 시스템에서, 상태는 "0" 또는 "1"로서 고려된다. 다른 시스템에서, 적어도 몇몇 개개의 메모리 셀은 두 개 이상의 레벨 또는 상태의 정보를 저장하도록 구성될 수 있다.
일 유형의 메모리 셀은 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 갖는다. 몇몇 이러한 구조에서, 하나의 전도성 비아(conductive via)는 감지 라인으로부터 트랜지스터의 하나의 소스/드레인 영역(예컨대, 회로 노드)으로 아래쪽으로 연장된다. 부가적으로, 또 다른 전도성 비아는 횡방향-인접한 하나의 전도성 비아일 수 있으며 커패시터의 저장 노드로부터 트랜지스터의 또 다른 소스/드레인 영역으로 아래쪽으로 연장된다. 불운하게도, 기생 용량은 하나의 전도성 비아와 다른 전도성 비아 사이에서 횡방향으로 존재한다. 이러한 기생 용량은 회로 성능에 악영향을 줄 수 있다. 횡방향으로 다른 회로에서의 전도성 비아 사이에 있는 기생 용량이 또한 회로 성능에 악영향을 줄 수 있다.
도 1은 발명의 실시형태에 따른 프로세스에서 기판 조각의 도식적인 하향식 단면도이며, 도 2에서 라인(1-1)을 통해 취해진다.
도 2는 도 1에서 라인(2-2)을 통해 취해진 단면도이다.
도 3은 도 2에서 라인(3-3)을 통해 취해진 단면도이다.
도 4는 도 1 내지 도 3에서 라인(4-4)을 통해 취해진 단면도이다.
도 5는 도 1 내지 도 3에서 라인(5-5)을 통해 취해진 단면도이다.
도 6은 도 2에 의해 도시된 것 다음의 프로세싱 단계에서 도 2에 도시된 바와 같은 기판의 뷰이다.
도 7은 도 6에 의해 도시된 것 다음의 프로세싱 단계에서 도 6 기판의 뷰이다.
도 8은 도 7에 의해 도시된 것 다음의 프로세싱 단계에서 도 7 기판의 뷰이다.
도 9는 도 8에 의해 도시된 것 다음의 프로세싱 단계에서 도 8 기판의 뷰이며, 도 10에서 라인(9-9)을 통해 취해진다.
도 10은 도 9에서 라인(10-10)을 통해 취해진 단면도이다.
도 11은 도 10에 의해 도시된 것 다음의 프로세싱 단계에서 도 10 기판의 뷰이며, 도 12에서 라인(11-11)을 통해 취해진다.
도 12는 도 11에서 라인(12-12)을 통해 취해진 단면도이다.
도 13은 도 12에 의해 도시된 것 다음의 프로세싱 단계에서 도 12 기판의 뷰이거나, 또는 도 12에 의해 도시된 것에 대한 대안적인 실시형태로서 고려될 수 있다.
발명의 실시형태는 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법 및 제조 방법에 독립적인 집적 회로의 구조물을 포함한다. 방법 실시형태는 처음에 도 1 내지 도 13을 참조하여 설명된다.
도 1 내지 도 5를 참조하면, 기판 구조(8)의 예시적인 조각은 일 실시형태에서 베이스 기판(11)에 대하여 제작된 메모리 셀을 포함할 수 있는 어레이 또는 어레이 면적(10)을 포함한다. 기판(11)은 전도성/전도체/도전(즉, 여기에서 전기적으로), 반도체성/반도체/반전도성, 및 절연성/절연체/절연(즉, 여기에서 전기적으로) 재료 중 임의의 하나 이상을 포함할 수 있다. 다양한 재료가 베이스 기판(11) 위에 고도 방향으로 형성되었다. 재료는 도 1 내지 도 5에 묘사된 재료의 한쪽으로, 고도 방향으로 안쪽에, 또는 고도 방향으로 바깥쪽에 있을 수 있다. 예를 들어, 집적 회로의 다른 부분적으로 또는 전체적으로 제작된 구성요소는 베이스 기판(11) 위, 주위, 또는 안의 어딘가에서 제공될 수 있다. 메모리 어레이 내에서의 구성요소를 동작시키기 위한 제어 및/또는 다른 주변 회로가 또한 제작될 수 있으며, 전체적으로 또는 부분적으로 메모리 어레이 또는 서브-어레이 내에 있거나 또는 있지 않을 수 있다. 또한, 다수의 서브-어레이가 또한 제작되며 독립적으로, 동시에, 또는 그 외 서로에 대하여 동작될 수 있다. 이 문서에서 사용된 바와 같이, "서브-어레이"는 또한 어레이로서 고려될 수 있다.
베이스 기판(11)은 반도체 재료(12)(예컨대, 적당하게, 및 다양하게, 도핑된 단결정 실리콘), 트렌치 격리 영역(14)(예컨대, 실리콘 질화물 및/또는 도핑된 또는 도핑되지 않은 실리콘 이산화물), 및 적절히-도핑된 반도체 재료(12)를 포함하는 활성 면적 영역(16)을 포함한다. 일 실시형태에서 그리고 도시될 바와 같이, 구조(8)는 전계 효과 트랜지스터(25) 및 커패시터(도 1 내지 도 5에 도시되지 않음)를 개별적으로 포함하는 메모리 셀을 포함할 것이다. 그러나 계속된 논의로부터 명백할 바와 같이, 회로의 유형에 관계없이 다른 메모리 셀의 제작뿐만 아니라 전도성 비아의 제작, 및 제조 방법에 독립적인 집적 회로의 구조가 발명의 실시형태에 따라 고려된다. 묘사된 예에서, 전계 효과 트랜지스터(25)는 리세싱 액세스 디바이스(RAD)의 형태에 있는 것으로 도시된다. 이것은 베이스 기판(11)에 매립되고 게이트 절연체(20)(예컨대, 실리콘 이산화물 및/또는 실리콘 질화물을 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진) 및 전도성 게이트 재료(22)(예컨대, 전도성-도핑된 반도체 재료 및/또는 금속 재료를 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진)를 포함하는 액세스 라인 구성(18)을 포함한다. 절연체 재료(27)(예컨대, 실리콘 질화물 및/또는 도핑된 또는 도핑되지 않은 실리콘 이산화물을 포함하는, 본질적으로 그것으로 이루어진, 또는 그것으로 이루어진)는 액세스 라인 구성(18) 위에서 도시된다. 개개의 전계 효과 트랜지스터(25)는 액세스 라인 구성(18)의 횡방향으로 바깥쪽에 및 그 위에서 소스/드레인 영역(24, 26)의 쌍을 포함한다. 적절한 전압이 액세스 라인 구성(18)의 게이트 재료(22)에 인가될 때, 전류가 개개의 활성 면적 영역(16) 내에서 액세스 라인 구성(18) 아래에서의 소스/드레인 영역(24 및 26)의 쌍 사이에서 흐를 수 있도록 전도성 채널이 게이트 절연체(20)에 근접하여 반도체 재료(12) 내에 형성할 수 있다. 따라서, 예시적인 실시형태에서, 각각의 활성 면적 영역(16)은 각각이 중심 소스/드레인 영역(26)을 공유하는 두 개의 전계 효과 트랜지스터(25)를 포함한다.
구조/구성(28)은 베이스 기판(11) 위에 제작되었다. 논의는 이러한 쌍의 구조(28) 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법에서 바로 인접한 구조(28)의 쌍에 대한 제작으로 진행된다. 개개의 구조(28)는 고도 방향-연장된-전도성 비아(30) 및 전도성 비아(30)에 전기적으로 결합되며 그 위에서 교차하는 전도성 라인(32)을 포함하도록 형성되었다. 일 실시형태에서 그리고 도시된 바와 같이, 개개의 전도성 라인(32)은 전도성 비아(30)에 직접 전기적으로 결합되며 그것의 최상부(37)에 바로 맞닿아 있다. 일 실시형태에서, 전도성 라인(32)은 제1 전도성 재료(34)를 포함하며 전도성 비아(30)는 제1 전도성 재료(34)의 것과 상이한 조성의 제2 전도성 재료(36)를 포함한다. 일 실시형태에서, 제1 전도성 재료(34)는 금속 재료(예컨대, TiN, Ti, WN, WSix 등 중 하나 이상)를 포함한다. 일 실시형태에서, 제2 전도성 재료(36)는 전도성-도핑된 반도체 재료(예컨대, 인-도핑된 폴리실리콘)를 포함한다. 전도성 라인(32) 및 전도성 비아(30)는 수직 단면(예컨대, 도 2에 의해 묘사된 단면)에서, 각각 대향 측면(35 및 33)을 갖는다. 구조(28)는 서로에 대해 동일하거나 또는 상이한 조성일 수 있는(예컨대, 실리콘 질화물 및/또는 도핑된 또는 도핑되지 않은 실리콘 이산화물), 절연 재료(40, 41, 및 42)를 포함하는 것으로 도시된다.
고도 방향-연장된-절연 재료는 수직 단면에서, 각각 전도성 비아(30) 및 전도성 라인(32)의 대향 측면(35 및 33)을 따라 형성된다. 이것은 수직 단면에서 전도성 비아(30)의 대향 측면(33)의 및 전도성 라인(32)의 대향 측면(35)의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진 횡방향-내부-절연체 재료(46)의 형성을 포함하는 것으로 도시된다. 이상적으로, 탄소는 결합되지 않은 도펀트로서 존재하는 것과 대조적으로 실리콘에 결합되며, 재료(46)는 실리콘 옥시카바이드를 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진다. 일 실시형태에서, 횡방향으로-내부-절연체 재료(46)는 4.0 원자 퍼센트보다 큰 탄소 및 15.0 원자 퍼센트 미만의 탄소를 포함한다. 일 실시형태에서, 횡방향-내부-절연체 재료(46)는 4.2보다 크며 4.5 미만의 k(유전율)를 갖는다. 횡방향-내부-절연체 재료(46)를 위한 예시적인 두께는 10 옹스트롬 내지 30 옹스트롬이다. 일 실시형태에서, 구조(28)는 베이스 기판(11)에서의 개구(도 1 및 도 2)로 연장되고, 절연체 재료(46)는 상기 개구를 적어도 부분적으로 라이닝하며, 절연체 재료(56)(예컨대, 실리콘 질화물)는 또한 이러한 개구에 있다. 도시된 바와 같이, 횡방향-내부-절연체 재료(46)는 대향 측면(47)을 포함한다.
도 6을 참조하면, 실리콘 및 산소(예컨대, 실리콘 이산화물)를 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진 횡방향-개재-절연체 재료(48)는 수직 단면에서 횡방향-내부-절연체 재료(46)의 대향 측면(47)의 횡방향-바깥쪽에 형성된다. 횡방향-개재-절연체 재료(48)는, 만약에 있다면, 횡방향-내부-절연체 재료(46)보다 적은 탄소를 포함한다. 일 실시형태에서, 횡방향 개재-절연체 재료(48)는 횡방향-내부-절연체 재료(46)에 바로 맞닿아 형성된다. 횡방향-개재-절연체 재료(48)는 대향 측면(49)을 갖는 것으로 고려될 수 있다. 실리콘, 산소 및 탄소(예컨대, 실리콘과 결합된 탄소를 가진 실리콘 옥시카바이드)를 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어진 횡방향-외부-절연체 재료(50)는 수직 단면에서 횡방향-개재-절연체 재료(48)의 대향 측면(49)의 횡방향-바깥쪽에 형성되었다. 횡방향-외부-절연체 재료(50)는 횡방향-내부-절연체 재료(46)보다 많은 탄소를 포함한다. 일 실시형태에서, 횡방향-외부-절연체 재료(50)는 횡방향-개재-절연체 재료(48)에 바로 맞닿아 형성된다. 여하튼, 및 일 실시형태에서, 고도 방향-연장된-절연 재료(44)는 전도성 라인(32)의 대향 측면(35)을 따라 및 전도성 비아(30)의 대향 측면(33)을 따라 형성되었다.
일 실시형태에서, 횡방향-개재-절연체 재료(48)는 탄소가 없으며, 또 다른 실시형태에서 탄소를 포함한다. 이 문서에서, "탄소가 없는"은 0 원자 퍼센트 탄소 내지 0.01 원자 퍼센트 이하의 탄소를 의미하며, 탄소를 포함하는 재료는 0.01 원자 퍼센트보다 많은 탄소를 갖는다. 일 실시형태에서, 횡방향-개재-절연체 재료(48)는 적어도 1.0 원자 퍼센트 탄소를 포함하며, 일 실시형태에서 4.0 원자 퍼센트 이하의 탄소를 포함한다. 일 실시형태에서, 횡방향-개재-절연체 재료(48)는 4.1 이하의 k를 갖는다. 횡방향-개재-절연체 재료(48)에 대한 예시적인 두께는 30 옹스트롬 내지 50 옹스트롬이다.
일 실시형태에서, 횡방향-외부-절연체 재료(50)는 적어도 15.0 원자 퍼센트 탄소를 포함하고, 일 실시형태에서 30 원자 퍼센트 이하 탄소를 포함하며, 일 실시형태에서 20 원자 퍼센트 이하 탄소를 포함한다. 일 실시형태에서, 횡방향-외부-절연체 재료(50)는 적어도 4.5, 일 실시형태에서 6.5 이하, 및 일 실시형태에서 5.3 이하의 k를 갖는다.
고도 방향-연장된-전도체 재료는 수직 단면에서 고도 방향-연장된 절연 재료(44) 사이에서 그리고 그것을 따라 횡방향으로 형성된다. 그렇게 하는 일 예시적인 실시형태는 도 7 내지 도 13을 참조하여 다음에 설명된다.
도 7을 참조하면, 및 일 실시형태에서, 절연체 재료(52)는 횡방향으로 구조(28) 사이에 있는 남아있는 보이드 공간을 채우고 과도하게 채우기 위해 절연 재료(44) 위에 형성되었다. 예시적인 재료는, 단지 예로서, 스핀-온-유전체이다.
도 8을 참조하면, 일 실시형태에서, 횡방향-외부-절연체 재료(50)의 횡방향 두께를 감소시킨 절연체 재료(52)가 고밀화되었다. 이것은, 예를 들어, 탄소를 절연체 재료(50) 밖으로부터 절연체 재료(52) 안으로 이끄는 것에서 기인할 수 있으며 그에 의해 절연체 재료(50)의 횡방향으로 그리고 고도 방향으로-가장 바깥쪽 부분이 실리콘 이산화물로 변환된다.
도 9 및 도 10을 참조하면, 및 일 실시형태에서, 절연체 재료(52)는 절연체 재료(52)로 커버된 소스/드레인 영역(24)을 남기면서 개구(53)(도 9)를 형성하기 위해 다시 평탄화되고 패터닝되었다.
도 11 및 도 12를 참조하면, 및 일 실시형태에서, 유전체 재료(72)(예컨대, 실리콘 질화물)는 개구(53)에 형성되었으며 절연체 재료(52)(도시되지 않음)는 제거되었다. 절연 재료(44)는 그 후(또는 이전에) 소스/드레인 영역(24)을 노출시키기 위해 적절한 에칭을 겪었다. 고도 방향-연장된-전도체 재료(54)는 그 후 수직 단면에서(예컨대, 제거된 절연체 재료(52)를 대신하여) 절연 재료(44) 사이에서 그리고 그것을 따라 횡방향으로 형성되었다. 일 실시형태에서, 이것은 금속 재료를 포함한다. 일 실시형태에서, 이것은 소스/드레인 영역(24)에 바로 맞닿은 전도성-도핑된 반도체 재료(예컨대, 인-도핑된 폴리실리콘)를 포함한다.
일 실시형태에서, 절연 재료(44)(예컨대, 도 6)의 형성은 구조(28)를 포함하는 기판(예컨대, 도 1 내지 도 5에서의 구성(8))으로 행해진다. 이러한 실시형태에서, 절연 재료(44)의 형성은 횡방향-개재-절연체 재료(48)를 형성하기 시작하는 것 내지 횡방향-외부-절연체 재료(50)를 형성하기 시작하는 것 사이에서 증착 챔버로부터 기판을 제거하지 않고, 및 이상적으로 증착되고 있는 모든 횡방향 외부-절연체 재료(50)의 증착 이후에야 증착 챔버(도시되지 않음)에서 제자리에 적어도 횡방향-개재-절연체 재료(48) 및 횡방향-외부-절연체 재료(50)를 순차적으로 형성하는 것을 포함한다. 하나의 이러한 실시형태에서, 횡방향-내부-절연체 재료(46)는 또한 재료(48 및 50)를 갖고 제자리에 형성될 수 있다(도시되지 않음). 예를 들어, 재료(46, 48 및 50)의 모두는 소스/드레인 영역(24)을 커버하는 것으로부터 이를 제거하기 위한 재료(46, 48 및 50)의 건식 에칭에 앞서, 베이스 기판(11)(예컨대, 어떤 절연 재료(56)도 증착되지 않음)에서 개구를 공동으로 채우기 위해 증착될 수 있다. 여하튼, 예시적인 증착 툴은 0.5 토르(Torr) 내지 30.0 토르 챔버 압력, 150℃ 내지 450℃ 서스셉터 온도, 2,000 와트 내지 5,000 와트 전력, 5sccm 내지 25sccm에서의 적절한 실리콘, 산소 및 탄소-함유 프리커서의 흐름, 200sccm 내지 1,000sccm의 H2 흐름, 및 1.5sccm 내지 50sccm의 O2 흐름(예컨대, O2 흐름 및 H2 흐름의 양은 각각의 층에서 탄소의 양을 제어하기 위해 사용됨)으로 동작된 원격 플라즈마 화학적 기상 증착 반응기/툴(예컨대, 캘리포니아주 프리몬트에 소재한 LAM Research Corporation으로부터 입수 가능한 Striker)이다.
횡방향-개재-절연체 재료(48)는 전체적으로, 부분적으로 완성된 회로 구성의 부분으로서 남아있거나, 또는 전혀 남아있지 않을 수 있다. 일 실시형태에서, 및 도 13에 도시된 바와 같이, 횡방향-개재-절연체 재료(48)(도시되지 않음)는 개별적으로 횡방향으로 횡방향-내부-절연체 재료(46)와 횡방향-외부-절연체 재료(50) 사이에 있는 보이드 공간(75)(예컨대, 공극)의 쌍을 형성하기 위해 횡방향으로 구조(28)의 쌍 사이에 있는 것에서 제거되었다. 이러한 제거 동작은 전도체 재료(54)를 형성하기 전 또는 후에 발생할 수 있다. 일 실시형태에서, 적어도 대부분(즉, 절반 이상)의 제거는 전도체 재료(54)를 형성한 후 발생한다. 여기에서 설명된 바와 같이 SiO2 또는 저 탄소-함량 실리콘 옥시카바이드 재료(48)를 제거하기 위한 예시적인 기술은 희석된 HF(예컨대, 볼륨으로 100:1 내지 1,000:1의 H2O:HF)를 사용하여 에칭한다. 일 실시형태에서, 횡방향-개재-절연체 재료(48)(즉, 적어도 몇몇)는 완성된 회로 구성에 남아있다. 일 실시형태에서, 보이드 공간(75)은 개별적으로 수직 단면에서 횡방향-내부-절연체 재료(46)의 고도 방향 두께의 및 횡방향-외부-절연체 재료(50)의 고도 방향 두께의 적어도 대부분 사이에 횡방향으로 있으며 그것을 따라 고도 방향으로 연장된다. 일 실시형태에서 그리고 도시된 바와 같이, 구조(8)는 개별적으로 전계 효과 트랜지스터(25)(도 3) 및 커패시터(80)(도 12 및 도 13)를 포함하는 메모리 셀을 포함할 수 있다.
발명의 실시형태는 또한 제조 방법에 독립적인 집적 회로의 구조물을 포함한다. 그러나, 방법 실시형태에 대하여 상기 설명된 구조적 속성 중 임의의 것이 발명의 구조적 양상에서 발견될 수 있으며 그 역 또한 마찬가지이다. 일 실시형태에서, 구조(예컨대, 28)의 쌍은 개별적으로 고도 방향-연장된 전도성 비아(예컨대, 30) 및 전도성 비아에 전기적으로 결합되며 그 위에서 교차하는 전도성 라인(예컨대, 32)을 포함한다. 전도성 라인 및 전도성 비아는 각각 수직 단면에 대향 측면(예컨대, 각각 35, 33)을 갖는다. 고도 방향-연장된-절연 재료(예컨대, 44)는 수직 단면에서 전도성 라인 및 전도성 비아의 대향 측면을 따른다. 절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면의 횡방향으로 바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료(예컨대, 46)를 포함한다. 실리콘 및 산소를 포함하는 횡방향-개재-절연체 재료(예컨대, 48)는 수직 단면에서 횡방향-내부-절연체 재료(예컨대, 47)의 대향 측면의 횡방향-바깥쪽에 있다. 횡방향-개재-절연체 재료는, 만약에 있다면, 횡방향-내부-절연체 재료보다 적은 탄소를 포함한다. 실리콘-산소-및 탄소를 포함하는 횡방향-외부-절연체 재료(예컨대, 50)는 수직 단면에서 횡방향-개재-절연체 재료의 대향 측면(예컨대, 49)의 횡방향-바깥쪽에 있다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 고도 방향-연장된 전도체 재료(예컨대, 54)는 횡방향으로 수직 단면에서의 절연 재료(44) 사이에 있으며 그것을 따른다.
다른 실시형태에 대하여 여기에서 도시되고/되거나 설명된 바와 같이 임의의 다른 속성(들) 또는 양상(들)이 사용될 수 있다.
일 실시형태에서, 구조(예컨대, 28)의 쌍은 개별적으로 고도 방향-연장된 전도성 비아(예컨대, 30) 및 상기 전도성 비아에 전기적으로 결합되며 그 위에서 교차하는 전도성 라인(예컨대, 32)을 포함한다. 전도성 라인 및 전도성 비아 각각은 수직 단면에서 대향 측면(예컨대, 각각 35, 33)을 갖는다. 고도 방향-연장된-절연 재료(예컨대, 44)는 수직 단면에서 전도성 라인 및 전도성 비아의 대향 측면을 따른다. 절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면의 횡방향 바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료(예컨대, 46)를 포함한다. 실리콘, 산소 및 탄소를 포함하는 횡방향-외부-절연체 재료(예컨대, 50)는 수직 단면에서 횡방향-내부-절연체 재료의 대향 측면(예컨대, 47)의 횡방향-바깥쪽에 있다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 보이드 공간(예컨대, 75)은 수직 단면에서 횡방향으로 적어도 횡방향-내부 절연체 재료의 고도 방향 두께의 및 횡방향-외부-절연체 재료의 고도 방향 두께의 적어도 대부분 사이에 있으며 그것을 따라 고도 방향으로 연장된다. 고도 방향-연장된 전도체 재료(예컨대, 54)는 수직 단면에서 횡방향으로 절연 재료(44) 사이에 있으며 그것을 따른다.
다른 실시형태에 대하여 여기에서 도시되고/되거나 설명된 바와 같이 임의의 다른 속성(들) 또는 양상(들)이 사용될 수 있다.
일 실시형태에서, 집적 회로의 구조물은 복수의 회로 요소 위로 연장된 전도성 라인을 포함한다. 전도성 라인은 측 표면을 포함한다. 절연 구조체는 전도성 라인의 측 표면을 따른다. 절연 구조체는 제1 절연체 재료 및 제2 절연체 재료를 포함한다. 제1 절연체 재료는 전도성 라인의 측 표면과 제2 절연체 재료 사이에 있다. 제1 절연체 재료는 실리콘, 산소 및 탄소를 포함한다. 제2 절연체 재료는 실리콘, 산소 및 탄소를 포함한다. 이러한 실시형태는 여기에서 청구항 22 내지 청구항 40의 주제 중 임의의 것을 포함한다. 또한, 다른 실시형태에 대하여 여기에서 도시되고/되거나 설명된 바와 같이 임의의 다른 속성(들) 또는 양상(들)이 사용될 수 있다.
본 문서에서 달리 표시되지 않는다면, "고도 방향", "더 높은", "상부", "하부", "최상부", "맨 위에", "아래에", "~ 하에", "밑에", "위로", 및 "아래로"는 일반적으로 수직 방향을 참조한다. "수평"은 주요 기판 표면을 따르는 일반적인 방향을 나타내며 제작 동안 기판이 처리되는 것에 대한 것일 수 있으며, 수직은 일반적으로 그것에 직교하는 방향이다. 또한, 여기에서 사용된 바와 같이, "수직" 및 수평"은 일반적으로 서로에 대하여 직각의 방향이며 3-차원 공간에서 기판의 배향과는 독립적이다. 부가적으로, "고도 방향-연장된" 및 "고도 방향으로 연장되는"은 수평으로부터 적어도 45°만큼 떨어져 치우친 방향을 나타낸다. 또한, 전계 효과 트랜지스터에 대하여 "고도 방향으로 연장(된)" 및 "고도 방향-연장된"은 전류가 소스/드레인 영역 사이에서의 동작에서 흐르는 트랜지스터의 채널 길이의 배향을 참조한다. 양극성 접합 트랜지스터에 대해, "고도 방향으로 연장(된)" 및 "고도 방향-연장된"은 전류가 방출기 및 집전기 사이에서의 동작에서 흐르는 베이스 길이의 배향을 참조한다.
또한, "바로 위"는 서로에 대하여 두 개의 서술된 영역/재료/구성요소의 적어도 몇몇 횡방향 중첩(즉, 수평으로)을 요구한다. 또한, "바로"가 선행되지 않은 "위"의 사용은 단지 다른 것 위에 있는 서술된 영역/재료/구성요소의 몇몇 부분이 (즉, 두 개의 서술된 영역/재료/구성요소의 임의의 횡방향 중첩이 있는지에 관계없이) 다른 것의 고도 방향으로 바깥쪽에 있도록 요구한다.
여기에서 설명된 재료, 영역, 및 구조 중 임의의 것은 동종이거나 또는 동종이 아닐 수 있으며, 그것에 관계없이 이러한 것이 위에 놓인 임의의 재료 위에서 연속적이거나 또는 비연속적일 수 있다. 또한, 달리 서술되지 않는다면, 각각의 재료는 임의의 적절한 또는 아직 개발되지 않은 기술을 사용하여 형성될 수 있으며, 원자 층 증착, 화학적 기상 증착, 물리적 기상 증착, 에피텍셜 성장, 확산 도핑, 및 이온 주입이 예이다.
부가적으로, (선행하는 방향 형용사 없이) "두께" 자체는 상이한 조성의 바로-인접한 재료의 또는 바로 인접한 영역의 가장 가까운 표면으로부터 수직으로 주어진 재료 또는 영역을 통한 평균 직선 거리로서 정의된다. 부가적으로, 여기에서 설명된 다양한 재료 또는 영역은 대체로 일정한 두께 또는 가변 두께일 수 있다. 가변 두께이면, 두께는 달리 서술되지 않는다면 평균 두께를 나타내며, 이러한 재료 또는 영역은 가변적인 두께로 인해 몇몇 최소 두께 및 몇몇 최대 두께를 가질 것이다. 여기에서 사용된 바와 같이, "상이한 조성"은 단지 서로 바로 맞닿을 수 있는 두 개의 서술된 재료 또는 영역의 이들 부분이, 예를 들어, 이러한 재료 또는 영역이 동종이 아니라면, 화학적으로 그리고/또는 물리적으로 상이하도록 요구한다. 두 개의 서술된 재료 또는 영역이 서로 바로 맞닿아 있지 않다면, "상이한 조성"은 단지 서로에 가장 가까운 두 개의 서술된 재료 또는 영역의 이들 부분이 이러한 재료 또는 영역이 동종이 아니라면 화학적으로 그리고/또는 물리적으로 상이하도록 요구한다. 이러한 문서에서, 재료, 영역, 또는 구조는 서로에 대하여 서술된 재료, 영역, 또는 구조의 적어도 몇몇 물리적 터칭 접촉이 있을 때 또 다른 것에 "바로 맞닿는다". 이와 대조적으로, "직접"이 선행되지 않은 "위", "~ 상에", "인접한", "~을 따라", 및 "맞닿아")는 "바로 맞닿아"뿐만 아니라 사이에 오는 재료(들), 영역(들), 또는 구조(들)가 서로에 대해 서술된 재료, 영역, 또는 구조의 어떤 물리적 터칭 접촉도 야기하지 않는 구성을 포함한다.
여기에서, 영역-재료-구성요소는 정상 동작에서 전기 전류가 하나에서 다른 것으로 계속해서 흐를 수 있다면 서로에 대해 "전기적으로 결합"되며, 대개 이러한 것이 충분히 발생될 때 아원자 양의 및/또는 음의 전하의 움직임에 의해 그렇다. 또 다른 전자 구성요소는 영역-재료-구성요소 사이에 있으며 그것에 전기적으로 결합될 수 있다. 이와 대조적으로, 영역-재료-구성요소가 "직접 전기적으로 결합되는" 것으로 언급될 때, 어떤 사이에 오는 전자 구성요소도(예컨대, 어떤 다이오드, 트랜지스터, 저항기, 트랜듀서, 스위치, 퓨즈 등도) 직접 전기적으로 결합된 영역-재료-구성요소 사이에 없다.
부가적으로, "금속 재료"는 원소 금속, 혼합물 또는 둘 이상의 원소 금속의 합금, 및 임의의 전도성 금속 화합물 중 임의의 하나 또는 그것의 조합이다.
이 문서에서, 선택적 에칭 또는 제거는 하나의 재료가 적어도 2.0:1의 레이트로 또 다른 서술된 재료 또는 재료들에 대해 제거되는 에칭 또는 제거이다. 또한, 선택적 성장 또는 선택적 형성은 적어도 첫 100 옹스트롬의 성장 또는 형성에 대해 적어도 2.0:1의 레이트로 또 다른 서술된 재료 또는 재료들에 대해 하나의 재료를 성장시키거나 또는 형성하는 것이다.
결론
몇몇 실시형태에서, 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법은 개별적으로 고도 방향-연장된-전도성 비아 및 상기 전도성 비아에 전기적으로 결합되며 그것 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍을 형성하는 것을 포함한다. 전도성 라인 및 전도성 비아는 각각 수직 단면에 대향 측면을 갖는다. 고도 방향-연장된-절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면을 따라 형성된다. 절연 재료의 형성은 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료를 형성하는 것을 포함한다. 실리콘 및 산소를 포함하는 횡방향-개재-절연체 재료는 수직 단면에서 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 형성된다. 횡방향-개재-절연체 재료는, 만약에 있다면, 횡방향-내부-절연체 재료보다 적은 탄소를 포함한다. 실리콘, 산소 및 탄소를 포함하는 횡방향-외부-절연체 재료는 수직 단면에서 횡방향-개재-절연체 재료의 대향 측면의 횡방향-바깥쪽에 형성된다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 고도 방향-연장된-전도체 재료는 수직 단면에서의 절연 재료 사이에서 그리고 그것을 따라 횡방향으로 형성된다.
몇몇 실시형태에서, 집적 회로의 구조물은 개별적으로 고도 방향-연장된-전도성 비아 및 상기 전도성 비아에 전기적으로 결합되며 그것 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍을 포함한다. 전도성 라인 및 전도성 비아는 각각 수직 단면에서 대향 측면을 갖는다. 고도 방향-연장된-절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면을 따른다. 절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료를 포함한다. 실리콘 및 산소를 포함하는 횡방향-개재-절연체 재료는 수직 단면에서 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 있다. 횡방향-개재-절연체 재료는, 만약에 있다면, 횡방향-내부-절연체 재료보다 적은 탄소를 포함한다. 실리콘, 산소 및 탄소를 포함하는 횡방향-외부-절연체 재료는 수직 단면에서 횡방향-개재-절연체 재료의 대향 측면의 횡방향-바깥쪽에 있다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 고도 방향-연장된-전도체 재료는 횡방향으로 수직 단면에서 절연 재료 사이에 있으며 그것을 따른다.
몇몇 실시형태에서, 집적 회로의 구조물은 개별적으로 고도 방향-연장된-전도성 비아 및 상기 전도성 비아에 전기적으로 결합되며 그것 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍을 포함한다. 전도성 라인 및 전도성 비아 각각은 수직 단면에서 대향 측면을 갖는다. 고도 방향-연장된-절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면을 따른다. 절연 재료는 수직 단면에서 전도성 비아 및 전도성 라인의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료를 포함한다. 실리콘, 산소 및 탄소를 포함하는 횡방향-외부-절연체 재료는 수직 단면에서 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 있다. 횡방향-외부-절연체 재료는 횡방향-내부-절연체 재료보다 많은 탄소를 포함한다. 보이드 공간은 수직 단면에서 횡방향으로 적어도 횡방향-내부-절연체 재료의 고도 방향 두께의 및 횡방향-외부-절연체 재료의 고도 방향 두께의 대부분 사이에 있으며 그것을 따라 고도 방향으로 연장된다. 고도 방향-연장된-전도체 재료는 횡방향으로 수직 단면에서 절연 재료 사이에 있으며 그것을 따른다.
몇몇 실시형태에서, 집적 회로의 구조물은 복수의 회로 요소 위로 연장된 전도성 라인을 포함한다. 전도성 라인은 측 표면을 포함한다. 절연 구조체는 전도성 라인의 측 표면을 따른다. 절연 구조체는 제1 절연체 재료 및 제2 절연체 재료를 포함한다. 제1 절연체 재료는 전도성 라인의 측 표면과 제2 절연체 재료 사이에 있다. 제1 절연체 재료는 실리콘, 산소 및 탄소를 포함한다. 제2 절연체 재료는 실리콘, 산소 및 탄소를 포함한다.

Claims (17)

  1. 구조의 쌍의 횡방향으로 사이에 고도 방향-연장된 전도체(elevationally-extending conductor)를 형성하는 방법으로서,
    개별적으로 고도 방향-연장된-전도성 비아(elevationally-extending-conductive via) 및 상기 고도 방향-연장된-전도성 비아에 전기적으로 결합되며 상기 고도 방향-연장된-전도성 비아 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍을 형성하는 단계로서, 상기 전도성 라인 및 상기 고도 방향-연장된-전도성 비아는 각각 수직 단면에서 대향 측면을 갖는, 상기 구조의 쌍을 형성하는 단계;
    상기 구조의 쌍을 형성한 다음에, 상기 수직 단면에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따라 고도 방향-연장된-절연 재료를 형성하는 단계로서,
    상기 수직 단면에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면의 횡방향-바깥쪽에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따라 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료를 형성하는 단계;
    상기 횡방향-내부-절연체 재료의 횡방향-바깥쪽에서 상기 횡방향-내부-절연체 재료를 고도 방향으로 따라 횡방향-개재-절연체 재료를 형성하는 단계로서, 상기 횡방향-개재-절연체 재료는 상기 수직 단면에서 상기 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 실리콘 및 산소를 포함하고, 상기 횡방향-개재-절연체 재료는 0 원자 퍼센트 내지 0 원자 퍼센트 초과의 탄소를 포함하며, 0 원자 퍼센트 초과일 경우의 탄소는 상기 횡방향-내부-절연체 재료 내의 탄소의 원자 퍼센트의 양보다 적은, 상기 횡방향-개재-절연체 재료를 형성하는 단계; 및
    상기 횡방향-개재-절연체 재료의 횡방향-바깥쪽에서 상기 횡방향-개재-절연체 재료를 고도 방향으로 따라 횡방향-외부-절연체 재료를 형성하는 단계로서, 상기 횡방향-외부-절연체 재료는 상기 수직 단면에서 상기 횡방향-개재-절연체 재료의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소, 및 탄소를 포함하고, 상기 횡방향-외부-절연체 재료는 상기 횡방향-내부-절연체 재료보다 더 많은 탄소를 포함하는, 상기 횡방향-외부-절연체 재료를 형성하는 단계를 포함하는, 상기 고도 방향-연장된-절연 재료를 형성하는 단계; 및
    상기 수직 단면에서 상기 구조의 쌍의 횡방향으로 사이에서 상기 고도 방향-연장된-절연 재료의 횡방향으로 사이에 그리고 상기 고도 방향-연장된-절연 재료를 고도 방향으로 따라 고도 방향-연장된-전도체 재료를 형성하는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  2. 제1항에 있어서, 상기 횡방향-개재-절연체 재료는 탄소가 없는, 고도 방향-연장된 전도체를 형성하는 방법.
  3. 제1항에 있어서, 상기 횡방향-개재-절연체 재료는 탄소를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  4. 제3항에 있어서, 상기 횡방향-개재-절연체 재료는 적어도 1.0 원자 퍼센트 탄소를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  5. 제1항에 있어서, 상기 횡방향-내부-절연체 재료는 4.0 원자 퍼센트보다 큰 탄소 및 15.0 원자 퍼센트 미만의 탄소를 포함하고, 상기 횡방향-개재-절연체 재료는 4.0 원자 퍼센트 이하의 탄소를 포함하며, 그리고 상기 횡방향-외부-절연체 재료는 적어도 15.0 원자 퍼센트 탄소를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  6. 제1항에 있어서, 상기 횡방향-내부-절연체 재료는 4.2보다 크며 4.5보다 작은 k(유전율)를 갖고, 상기 횡방향-개재-절연체 재료는 4.1 이하의 k를 가지며, 그리고 상기 횡방향-외부-절연체는 적어도 4.5의 k를 갖는, 고도 방향-연장된 전도체를 형성하는 방법.
  7. 제1항에 있어서, 상기 구조의 쌍을 포함하는 기판 상에 상기 고도 방향-연장된-절연 재료를 형성하는 단계를 포함하되; 상기 고도 방향-연장된-절연 재료를 형성하는 단계는 상기 횡방향-내부-절연체 재료를 형성하기 시작하는 것 내지 상기 횡방향-외부-절연체 재료를 형성하기 시작하는 것 사이에서 증착 챔버로부터 상기 기판을 제거하지 않고 상기 증착 챔버에서 제자리에 상기 횡방향-내부-절연체 재료, 상기 횡방향-개재-절연체 재료 및 상기 횡방향-외부-절연체 재료를 순차적으로 형성하는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  8. 제1항에 있어서, 상기 횡방향-개재-절연체 재료에 바로 맞닿아 상기 횡방향-외부-절연체 재료를 형성하는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  9. 제1항에 있어서, 상기 횡방향-내부-절연체 재료에 바로 맞닿아 상기 횡방향-개재-절연체 재료를 형성하는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  10. 제1항에 있어서, 상기 고도 방향-연장된 전도체 재료를 형성하기 전에 상기 횡방향-외부-절연체 재료의 횡방향 두께를 감소시키는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  11. 제1항에 있어서, 개별적으로 완성된 회로 구성에서 횡방향으로 상기 횡방향-내부-절연체 재료와 상기 횡방향-외부-절연체 재료 사이에 있는 보이드 공간의 쌍을 형성하기 위해 횡방향으로 상기 구조의 쌍 사이에 있는 것에서 상기 횡방향-개재-절연체 재료를 제거하는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  12. 제1항에 있어서, 완성된 회로 구성에서 상기 횡방향-개재-절연체 재료를 남기는 단계를 포함하는, 고도 방향-연장된 전도체를 형성하는 방법.
  13. 제1항에 있어서, 상기 횡방향-내부-절연체 재료 및 상기 횡방향-외부-절연체 재료의 각각은 적어도 처음에 형성된 대로 본질적으로 실리콘, 산소, 탄소로 이루어지는, 고도 방향-연장된 전도체를 형성하는 방법.
  14. 집적 회로의 구조물에 있어서,
    개별적으로 고도 방향-연장된-전도성 비아(elevationally-extending-conductive via) 및 상기 고도 방향-연장된-전도성 비아에 전기적으로 결합되며 상기 고도 방향-연장된-전도성 비아 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍으로서, 상기 전도성 라인 및 상기 고도 방향-연장된-전도성 비아는 각각 수직 단면에서 대향 측면을 갖는, 상기 구조의 쌍;
    상기 수직 단면에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따르는 고도 방향-연장된-절연 재료로서,
    상기 수직 단면에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면의 횡방향-바깥쪽에서 상기 고도 방향-연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따르는 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료;
    상기 횡방향-내부-절연체 재료의 횡방향-바깥쪽에서 상기 횡방향-내부-절연체 재료를 고도 방향으로 따르는 횡방향-개재-절연체 재료로서, 상기 횡방향-개재-절연체 재료는 상기 수직 단면에서 상기 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 실리콘 및 산소를 포함하고, 상기 횡방향-개재-절연체 재료는 0 원자 퍼센트 내지 0 원자 퍼센트 초과의 탄소를 포함하며, 0 원자 퍼센트 초과일 경우의 탄소는 상기 횡방향-내부-절연체 재료 내의 탄소의 원자 퍼센트의 양보다 적은, 상기 횡방향-개재-절연체 재료; 및
    상기 횡방향-개재-절연체 재료의 횡방향-바깥쪽에서 상기 횡방향-개재-절연체 재료를 고도 방향으로 따르는 횡방향-외부-절연체 재료로서, 상기 횡방향-외부-절연체 재료는 상기 수직 단면에서 상기 횡방향-개재-절연체 재료의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소, 및 탄소를 포함하고, 상기 횡방향-외부-절연체 재료는 상기 횡방향-내부-절연체 재료보다 더 많은 탄소를 포함하는, 상기 횡방향-외부-절연체 재료를 포함하는, 상기 고도 방향-연장된-절연 재료; 및
    상기 수직 단면에서 상기 구조의 쌍의 횡방향으로 사이에서 상기 고도 방향-연장된-절연 재료의 횡방향으로 사이에 그리고 상기 고도 방향-연장된-절연 재료를 고도 방향으로 따르는 고도 방향-연장된-전도체 재료를 포함하는, 집적 회로의 구조물.
  15. 집적 회로의 구조물으로서,
    개별적으로 고도 방향 연장된-전도성 비아 및 상기 고도 방향 연장된-전도성 비아에 전기적으로 결합되며 상기 고도 방향 연장된-전도성 비아 위에서 교차하는 전도성 라인을 포함하는 구조의 쌍으로서, 상기 전도성 라인 및 상기 고도 방향 연장된-전도성 비아는 각각 수직 단면에서 대향 측면을 갖는, 상기 구조의 쌍;
    상기 수직 단면에서 상기 고도 방향 연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따르는 고도 방향-연장된-절연 재료로서,
    상기 수직 단면에서 상기 고도 방향 연장된-전도성 비아 및 상기 전도성 라인의 대향 측면의 횡방향-바깥쪽에서 상기 고도 방향 연장된-전도성 비아 및 상기 전도성 라인의 대향 측면을 고도 방향으로 따르는 모든 곳에 실리콘, 산소 및 탄소를 포함하는 횡방향-내부-절연체 재료; 및
    상기 횡방향-내부-절연체 재료의 횡방향-바깥쪽에서 상기 횡방향-내부-절연체 재료를 고도 방향으로 따르는 횡방향-외부-절연체 재료로서, 상기 횡방향-외부-절연체 재료는 상기 수직 단면에서 상기 횡방향-내부-절연체 재료의 대향 측면의 횡방향-바깥쪽에 실리콘, 산소 및 탄소를 포함하는 상기 횡방향-외부-절연체 재료로서, 상기 횡방향-내부-절연체 재료보다 많은 탄소를 포함하는, 상기 횡방향-외부-절연체 재료; 및
    보이드 공간으로서, 상기 보이드 공간은 상기 수직 단면에서 상기 횡방향-내부-절연체 재료와 상기 횡방향-외부-절연체 재료의 횡방향으로 사이에 있으며, 상기 보이드 공간은 상기 횡방향-내부-절연체 재료와 상기 횡방향-외부-절연체 재료를 따라 고도 방향으로 연장되며, 상기 보이드 공간의 고도 방향 두께는 상기 횡방향-내부-절연체 재료의 고도 방향 두께의 그리고 상기 횡방향-외부-절연체 재료의 고도 방향 두께의 50%를 초과하여 100% 이하까지인, 상기 보이드 공간;
    을 포함하는, 상기 고도 방향-연장된-절연 재료; 및
    상기 수직 단면에서 상기 구조의 쌍의 횡방향으로 사이에서 상기 고도 방향 연장된-절연 재료의 횡방향으로 사이에 있으며 상기 고도 방향 연장된-절연 재료를 고도 방향으로 따르는 고도 방향-연장된-전도체 재료를 포함하는, 집적 회로의 구조물.
  16. 집적 회로의 구조물로서,
    복수의 회로 요소 위로 연장된 전도성 라인으로서, 측 표면을 포함하는, 상기 전도성 라인;
    상기 전도성 라인의 측 표면을 고도 방향으로 따르는 절연 구조체를 포함하되;
    상기 절연 구조체는 제1 절연체 재료 및 제2 절연체 재료를 포함하고, 상기 제1 절연체 재료는 상기 전도성 라인의 측 표면과 상기 제2 절연체 재료 사이에 있고;
    상기 제1 절연체 재료는 실리콘, 산소 및 탄소를 포함하며;
    상기 제2 절연체 재료는 실리콘, 산소 및 탄소를 포함하며;
    상기 제2 절연체 재료는 상기 제1 절연체 재료보다 더 많은 탄소를 포함하며;
    상기 집적 회로의 구조물은 복수의 제1 전도성 비아들과 복수의 제2 전도성 비아들을 더 포함하며,
    상기 제1 전도성 비아들의 각각은 상기 전도성 라인으로부터 아래로 돌출되며,
    상기 복수의 제1 전도성 비아들 각각과 상기 복수의 제2 전도성 비아들 각각은 연관된 상기 회로 요소 중 하나에 전기적으로 결합되는, 집적 회로의 구조물.
  17. 집적 회로의 구조물로서,
    복수의 회로 요소 위로 연장된 전도성 라인으로서, 측 표면을 포함하는, 상기 전도성 라인;
    상기 전도성 라인의 측 표면을 고도 방향으로 따르는 절연 구조체를 포함하되;
    상기 절연 구조체는 제1 절연체 재료 및 제2 절연체 재료를 포함하고, 상기 제1 절연체 재료는 상기 전도성 라인의 측 표면과 상기 제2 절연체 재료 사이에 있고;
    상기 제1 절연체 재료는 실리콘, 산소 및 탄소를 포함하며;
    상기 제2 절연체 재료는 실리콘, 산소 및 탄소를 포함하며;
    상기 절연 구조체는 상기 제1 절연체 재료와 상기 제2 절연체 재료 사이에 제3 절연체 재료를 더 포함하며,
    상기 제3 절연체 재료는 실리콘, 산소를 포함하며, 상기 제3 절연체 재료는 상기 제1 절연체 재료보다 적은 탄소를 포함하며,
    상기 제2 절연체 재료는 상기 제1 절연체 재료보다 많은 탄소를 포함하는, 집적 회로의 구조물.
KR1020217040440A 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법 KR102442925B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/489,311 US10157841B2 (en) 2017-04-17 2017-04-17 Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
US15/489,311 2017-04-17
PCT/US2017/059992 WO2018194713A1 (en) 2017-04-17 2017-11-03 A construction of integrated circuitray and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR1020197030050A KR20190120406A (ko) 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030050A Division KR20190120406A (ko) 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20210154866A KR20210154866A (ko) 2021-12-21
KR102442925B1 true KR102442925B1 (ko) 2022-09-14

Family

ID=63790914

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217040440A KR102442925B1 (ko) 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법
KR1020197030050A KR20190120406A (ko) 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197030050A KR20190120406A (ko) 2017-04-17 2017-11-03 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법

Country Status (4)

Country Link
US (2) US10157841B2 (ko)
KR (2) KR102442925B1 (ko)
CN (1) CN110506333A (ko)
WO (1) WO2018194713A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR102490277B1 (ko) * 2017-09-26 2023-01-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10607998B1 (en) * 2018-10-01 2020-03-31 Micron Technology, Inc. Integrated circuitry, DRAM circuitry, method of forming a plurality of conductive vias, and method of forming DRAM circuitry
US10607996B1 (en) 2018-12-26 2020-03-31 Micron Technology, Inc. Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry
US10770465B1 (en) * 2019-04-30 2020-09-08 Micron Technology, Inc. Method used in forming integrated circuitry
US11195560B2 (en) * 2019-12-10 2021-12-07 Micron Technology, Inc. Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies
US11152372B2 (en) 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
KR20210158258A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 집적회로 소자
EP4092741B1 (en) * 2021-03-30 2024-02-14 Changxin Memory Technologies, Inc. Memory manufacturing method and memory
US11348640B1 (en) * 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US11514985B2 (en) 2021-04-05 2022-11-29 Micron Technology, Inc. Spike current suppression in a memory array
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11862215B2 (en) 2021-08-27 2024-01-02 Micron Technology, Inc. Access line having a resistive layer for memory cell access

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099791A1 (en) 2006-10-04 2008-05-01 Macronix International Co., Ltd. Memory Cell Device with Circumferentially-Extending Memory Element
US20090134517A1 (en) 2007-11-28 2009-05-28 Takamasa Usui Semiconductor device and method of manufacturing the same
US20100270677A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US20110285028A1 (en) 2009-02-06 2011-11-24 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2014038960A (ja) 2012-08-17 2014-02-27 Ps4 Luxco S A R L 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
KR100726145B1 (ko) 2002-07-19 2007-06-13 주식회사 하이닉스반도체 반도체소자 제조방법
US7276433B2 (en) * 2004-12-03 2007-10-02 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors
US7795661B2 (en) 2006-03-07 2010-09-14 International Business Machines Corporation Vertical SOI transistor memory cell
US7615439B1 (en) * 2008-09-29 2009-11-10 Sandisk Corporation Damascene process for carbon memory element with MIIM diode
US7989336B2 (en) 2009-05-06 2011-08-02 Micron Technology, Inc. Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry
KR101564052B1 (ko) 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
JP2011114049A (ja) 2009-11-25 2011-06-09 Renesas Electronics Corp 半導体装置
US8716116B2 (en) 2010-03-10 2014-05-06 Micron Technology, Inc. Method of forming a DRAM array of devices with vertically integrated recessed access device and digitline
US8530347B2 (en) 2010-10-05 2013-09-10 Freescale Semiconductor, Inc. Electronic device including interconnects with a cavity therebetween and a process of forming the same
KR101825534B1 (ko) 2011-02-07 2018-02-06 삼성전자주식회사 3차원 반도체 장치
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR102017613B1 (ko) 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102059863B1 (ko) 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9245892B2 (en) * 2014-02-20 2016-01-26 International Business Machines Corporation Semiconductor structure having buried conductive elements
KR102200342B1 (ko) * 2014-03-17 2021-01-08 삼성전자주식회사 비트 라인 구조체의 측면들 상에 위치하는 에어 갭들을 포함하는 반도체 소자
CN105448924B (zh) * 2014-08-28 2018-08-10 旺宏电子股份有限公司 具低介电常数绝缘材料的三维存储器装置及其制造方法
US9524981B2 (en) 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099791A1 (en) 2006-10-04 2008-05-01 Macronix International Co., Ltd. Memory Cell Device with Circumferentially-Extending Memory Element
US20090134517A1 (en) 2007-11-28 2009-05-28 Takamasa Usui Semiconductor device and method of manufacturing the same
US20110285028A1 (en) 2009-02-06 2011-11-24 Panasonic Corporation Semiconductor device and method for fabricating the same
US20100270677A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2014038960A (ja) 2012-08-17 2014-02-27 Ps4 Luxco S A R L 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20190120406A (ko) 2019-10-23
CN110506333A (zh) 2019-11-26
US10607936B2 (en) 2020-03-31
US20190139893A1 (en) 2019-05-09
US20180301412A1 (en) 2018-10-18
WO2018194713A1 (en) 2018-10-25
US10157841B2 (en) 2018-12-18
KR20210154866A (ko) 2021-12-21

Similar Documents

Publication Publication Date Title
KR102442925B1 (ko) 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법
US11374007B2 (en) Memory arrays
KR102378401B1 (ko) 절연 재료와 메모리 셀들의 수직으로 교대되는 층들을 포함하는 메모리 어레이 및 메모리 어레이를 형성하는 방법
US11031417B2 (en) Methods used in forming an array of elevationally-extending transistors
US10236301B1 (en) Methods of forming an array of elevationally-extending strings of memory cells
TWI710111B (zh) 積體電路架構
US10128183B1 (en) Structure of integrated circuitry and a method of forming a conductive via
US10978554B2 (en) Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US10679996B2 (en) Construction of integrated circuitry and a DRAM construction
US10978484B2 (en) Methods used in forming an array of memory cells
US10607998B1 (en) Integrated circuitry, DRAM circuitry, method of forming a plurality of conductive vias, and method of forming DRAM circuitry
US11694932B2 (en) Array of vertical transistors, an array of memory cells comprising an array of vertical transistors, and a method used in forming an array of vertical transistors
US10643906B2 (en) Methods of forming a transistor and methods of forming an array of memory cells
US10553703B2 (en) Array of elevationally-extending transistors and a method used in forming an array of elevationally-extending transistors
CN112106197A (zh) 集成电路系统构造、dram构造以及用于形成集成电路系统构造的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant