KR20200094225A - 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법 - Google Patents

커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법 Download PDF

Info

Publication number
KR20200094225A
KR20200094225A KR1020207021535A KR20207021535A KR20200094225A KR 20200094225 A KR20200094225 A KR 20200094225A KR 1020207021535 A KR1020207021535 A KR 1020207021535A KR 20207021535 A KR20207021535 A KR 20207021535A KR 20200094225 A KR20200094225 A KR 20200094225A
Authority
KR
South Korea
Prior art keywords
metal oxide
conductive
capacitor
forming
insulating
Prior art date
Application number
KR1020207021535A
Other languages
English (en)
Other versions
KR102433698B1 (ko
Inventor
마누 나하르
바실 엔. 안토노프
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20200094225A publication Critical patent/KR20200094225A/ko
Application granted granted Critical
Publication of KR102433698B1 publication Critical patent/KR102433698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법은 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계를 포함한다. 환원성 분위기에서 상기 비정질 절연성 금속 산화물이 환원되어 상기 절연성 제1 물질로부터 전도성 제2 물질이 형성된다. 상기 환원성 분위기에서의 그러한 환원은 (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시킨다.

Description

커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법
여기에 개시된 실시 예들은 커패시터들 및 커패시터들의 구성요소들을 형성하는 방법들에 관한 것이다.
메모리는 집적 회로의 일 유형이고 데이터를 저장하기 위해 컴퓨터 시스템들에 사용될 수 있다. 메모리는 개별적인 메모리 셀들의 하나 이상의 어레이로 제조될 수 있다. 메모리 셀들은 디지트 라인들(비트 라인들, 데이터 라인들 또는 감지 라인들로도 지칭될 수 있음) 및 액세스 라인들(워드 라인들로도 지칭될 수 있음)을 사용하여 기록되거나 판독될 수 있다. 디지트 라인들은 어레이의 컬럼들을 따라 메모리 셀들을 전도적으로 상호 연결시킬 수 있으며, 액세스 라인들은 어레이의 로우들을 따라 메모리 셀들을 전도적으로 상호 연결시킬 수 있다. 각 메모리 셀은 디지트 라인 및 액세스 라인의 조합을 통해 고유하게 어드레싱될 수 있다.
메모리 셀들은 휘발성, 반휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리 셀들은 전력이 없을 때 장시간 동안 데이터를 저장할 수 있다. 비휘발성 메모리는 통상적으로 적어도 약 10년의 유지 시간을 갖는 메모리인 것으로 특징지어진다. 휘발성 메모리는 소멸되고 그에 따라 데이터 저장을 유지하기 위해 리프레시/재기록된다. 휘발성 메모리는 밀리초 이하의 유지 시간을 가질 수 있다. 이와 관계 없이, 메모리 셀들은 메모리를 적어도 두 개의 상이한 선택 가능한 상태로 유지 또는 저장하도록 구성된다. 이진 시스템에서, 상태들은 "0" 또는 "1" 중 어느 하나인 것으로 고려된다. 다른 시스템들에서는, 적어도 몇몇 개별적인 메모리 셀이 정보의 둘보다 많은 레벨 또는 상태를 저장하도록 구성될 수 있다.
커패시터는 메모리 셀에 사용될 수 있는 전자 구성요소의 일 유형이다. 커패시터는 전기 절연 물질로 분리되는 두 개의 전기 전도체를 갖는다. 전계로서의 에너지는 그러한 물질 내에 정전기적으로 저장될 수 있다. 그렇게 저장된 전계는 절연 물질의 조성에 따라 휘발성 또는 비휘발성이 될 것이다. 예를 들어, 단지 SiO2만을 포함하는 커패시터 절연 물질은 휘발성이 될 것이다. 비휘발성 커패시터의 일 유형은 절연 물질의 적어도 부분으로서 강유전 물질을 갖는 강유전 커패시터이다. 강유전 물질들은 두 개의 안정한 분극 상태를 갖는 것으로 특징지어지고 그에 의해 커패시터 및/또는 메모리 셀의 프로그램 가능한 물질을 포함할 수 있다. 강유전 물질의 분극 상태는 적합한 프로그래밍 전압들의 인가에 의해 변경될 수 있고, 프로그래밍 전압의 제거 후에 유지된다(적어도 한동안). 각 분극 상태는 다른 전하가 축적된 커패시터와 상이한 전하가 축적된 캐패시턴스를 갖고, 이는 이상적으로 분극 상태가 역전되는 것이 요구될 때까지 그러한 상태를 역전시키지 않고 메모리 상태를 기록(즉, 저장) 및 판독(즉, 결정)하는데 사용될 수 있다. 덜 바람직하게는, 강유전 캐패시터들을 갖는 일부 메모리에서, 메모리 상태를 판독하는 동작이 분극을 역전시킬 수 있다. 그에 따라, 분극 상태를 결정시, 메모리 셀의 재기록을 수행하여 그것의 결정 직후 메모리 셀을 판독 전 상태로 만든다. 이와 관계 없이, 강유전 커패시터를 통합하는 메모리 셀은 이상적으로는 커패시터의 일 부분을 형성하는 강유전 물질의 쌍안정 특성들로 인해 비휘발성이다.
커패시터들은 메모리 회로 이외의 회로에 사용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 프로세스에서 기판 구성의 일 부분의 도식적인 단면도이다.
도 2는 도 1에 의해 도시된 처리 단계에 후속하는 처리 단계에서 도 1 구성의 도면이다.
도 3은 도 2에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 2 구성의 도면이다.
도 4는 도 3에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 3 구성의 도면이다.
도 5는 본 발명의 일 실시 예에 따른 프로세스에서 기판 구성의 일 부분의 도식적인 단면도이다.
도 6은 도 5에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 5 구성의 도면이다.
도 7은 도 6에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 6 구성의 도면이다.
도 8은 도 7에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 7 구성의 도면이다.
도 9는 도 8에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 8 구성의 도면이다.
도 10은 본 발명의 일 실시 예에 따른 프로세스에서 기판 구성의 일 부분의 도식적인 단면도이다.
도 11은 도 10에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 10 구성의 도면이다.
도 12는 도 11에 의해 도시된 처리 단계에 후속한 처리 단계에서 도 11 구성의 도면이다.
본 발명의 실시 예들은 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법들 및 커패시터를 형성하는 방법들을 포함한다. 커패시터를 형성하는 방법의 제1 예시적인 실시 예들이 도 1 내지 도 4를 참조하여 설명된다.
도 1을 참조하면, 예시적인 기판 또는 구성(10)은 베이스 기판(12)을 포함하고, 반도체 기판을 포함할 수 있다. 본 문서의 맥락에서, 용어 "반도체 기판(semiconductor substrate)" 또는 "반도체성 기판(semiconductive substrate)"은 이에 제한되지는 않지만, 반도체 웨이퍼와 같은 벌크 반도체 물질들(단독으로 또는 위에 다른 물질들을 포함하는 집합체들로) 및 반도체 물질 층들(단독으로 또는 다른 물질들을 포함하는 집합체들로)을 비롯한 반도체성 물질을 포함하는 임의의 구성을 의미하는 것으로 정의된다. 용어 "기판(substrate)"은 이에 제한되지는 않지만, 상술된 반도체 기판들을 비롯한 임의의 지지 구조를 지칭한다. 물질들은 도 1에 도시된 물질들 옆, 아래 그리고/또는 위에 있을 수 있다. 예를 들어, 집적 회로의 다른 부분적으로 또는 완전히 제조된 구성요소들이 구성(10) 주위 또는 그것 내 어딘가에 제공될 수 있다. 기판(12)은 전도성/전도체/전도(즉, 여기서 전기적으로), 반도체성/반도체/반도체 그리고 절연성/절연체/절연(즉, 여기서 전기적으로) 물질들 중 임의의 하나 이상을 포함할 수 있다. 분 문서에서, 전도성/전도체/전도 물질은 그렇지 않으면 본질적으로 절연성인 얇은 물질을 통해 양 또는 음 전하들의 이동에 의해 발생할 수 있는 전기 전도성과는 대조적으로 적어도 3 x 104 지멘스/cm(즉, 여기 어디서나 20℃에서)의 조성 고유의 전기 전도성을 갖는다. 본 문서에서, 절연성/절연체/절연 물질은 1 × 10-9 지멘스/cm 이하의 조성 고유의 전기 전도성을 갖는다(즉, 그것은 전도성 또는 반도체성과는 대조적으로 전기 저항성이다).
예시적인 기판(12)은 개구(16)가 형성된 절연성 물질(14)(예를 들어, 이산화 실리콘 및/또는 질화 실리콘)을 포함하는 것으로 도시되어 있다. 논의는 예시적인 단일 커패시터의 제조와 관련하여 진행되지만, 예를 들어 메모리의 커패시터들의 어레이 또는 다른 회로를 포함하여 더 많은 것이 제조될 수 있다. 커패시터들의 어레이 내 구성요소들을 동작시키기 위한 제어 및/또는 다른 주변 회로가 또한 제조될 수 있고, 그것들은 커패시터 어레이 또는 서브 어레이 내에 완전히 또는 부분적으로 있을 수도 그렇지 않을 수도 있다. 나아가, 다수의 서브 어레이가 또한 제조되고 독립적으로, 협력하여 또는 서로에 관해 그 외 다르게 동작될 수 있다.
개구(16) 내에는 제1 전도성 커패시터 전극(18)이 형성되어 있다. 그것은 임의의 적합한 전도성 물질(20), 예를 들어 금속 물질 및/또는 전도성으로 도핑된 반도체성 물질을 포함하거나, 그러한 물질로 필수적으로 구성되거나, 또는 그러한 물질로 구성된다. 일 실시예에서 그리고 도시된 바와 같이, 커패시터 전극은 위로 열리는 컨테이너 형상을 갖는다. 그러나, 임의의 다른 기존의 또는 장차 개발될 커패시터 전극 형상들 및/또는 최종 커패시터 형상들이 사용될 수 있다. 제1 전도성 커패시터 전극(18) 위에는 커패시터 절연체(22)가 형성되어 있다. 임의의 적합한 절연체 물질이 사용될 수 있고 이는 프로그램 가능할 수도 프로그램 가능하기 않을 수도 있다. 그에 따라, 그것은 강유전성, 반강유전성, 선형 유전성, 비선형 유전성, 고-k 유전성 등일 수 있다.
예를 들어 도 2 내지 도 4를 참조하여 후술될 바와 같이, 커패시터 절연체(22) 위에는 제2 전도성 커패시터 전극이 형성된다. 도 2를 참조하면, 커패시터 절연체(22) 위에 비정질 절연성 금속 산화물을 포함하거나, 비정질 절연성 금속 산화물로 필수적으로 구성되거나, 또는 비정질 절연성 금속 산화물로 구성되는 절연성 제1 물질(24)이 형성되어 있다. 본 문서의 맥락에서, "비정질"인 물질 또는 상태는 볼륨 기준 적어도 90% 비정질이다. 임의의 기존의 또는 장차 개발될 비정질 절연성 금속 산화물들이 사용될 수 있으며, 일부 특정 이상적 예들이 아래에 제공된다(그리고 이는 그러한 예들의 임의의 둘 이상의 조합으로 사용될 수 있다). 제1 전도성 커패시터 전극(18) 및 커패시터 절연체(22)를 포함하는 도 1에 도시된 바와 같은 구성은 절연성 물질(14) 최상단에 그리고 개구(16) 내에 예시적으로 도시된 두께들로 그러한 물질들의 층들을 침적한 다음, 물질들(22 및 20)을 다시 적어도 절연성 물질(14)의 높이 방향으로 가장 바깥쪽 표면으로 평탄화함으로써 형성될 수 있다. 대안적으로, 예로서, 도 2에 도시된 바와 같은 구성은 절연성 물질(14) 최상단에 그리고 개구(16) 내에 예시적으로 도시된 두께들로 도시된 물질들의 층들을 침적한 다음, 그러한 물질들을 다시 적어도 절연성 물질(14)의 높이 방향으로 가장 바깥쪽 표면으로 평탄화함으로써 형성될 수 있다.
도 3을 참조하면, 비정질 절연성 금속 산화물(24)(도시되지 않음)이 환원성 분위기에서 환원(즉, 화학적으로)되어 도 2의 절연성 제1 물질(24)로부터 전도성 제2 물질(26)이 형성되었다. 환원성 분위기에서의 그러한 환원 작용은: (a) 금속 산화물로부터 산소를 제거하고 금속 산화물의 화학량론을 변경하고, (b) 금속 산화물을 전도성인 결정 상태로 결정화시킨다. 본 문서의 맥락에서, "결정질"인 물질 또는 상태는 볼륨 기준 적어도 90% 결정질이다. 상이한 조성의 비정질 절연성 금속 산화물은 상이한 결정질 격자(들) 중 하나를 형성할 수 있고/거나 다결정질일 수 있다. 이와 관계 없이, 상기한 환원 작용은 비정질 절연성 금속 산화물(24)을 다시 적어도 절연성 물질(14)의 높이 방향으로 가장 바깥쪽의 표면으로 평탄화하기 전 또는 후(하더라도) 수행될 수 있다.
일 실시 예에서, 전도성 결정질 금속 산화물(26)의 전도성은 7.0 x 105 지멘스/cm 이하이다. 일 실시 예에서, 환원성 분위기는 플라즈마(원거리 플라즈마)를 포함하고, 다른 실시 예에서는 플라즈마를 포함하지 않는다. 이와 관계 없이, 일 실시 예에서 환원성 분위기는 적어도 100℃의 온도를 포함하고 1 Torr 이하의 압력을 포함한다. 단지 예로서, 플라즈마를 사용하는 경우, 환원성 분위기 내 기판 온도는 100℃ 내지 900℃이다. 환원성 분위기의 예시적인 압력은 1 mTorr 내지 1 Torr이고, 환원성 분위기에의 예시적인 노출 시간은 1초 내지 48시간이다. 예시적인 비-플라즈마 조건들은 환원성 분위기에의 동일한 노출 시간, 300°C 내지 900°C의 기판 온도 및 1 mTorr 내지 10 대기압이다.
일 실시 예에서, 환원성 분위기는 (a) 분자 및/또는 이온화된 H2, (b) 질소 이온, (c) 분자 및/또는 이온화된 NH3, (d) 분자 및/또는 이온화된 N2H2 및 (e) 분자 및/또는 이온화된 알칸(예를 들어, 이를테면 메탄, 에탄, 프로판 및 부탄 중 적어도 하나) 중 적어도 하나를 포함한다. 예를 들어, 환원성 분위기가 유래되는 가스의 임의의 적합한 흐름율(들)이 사용될 수 있다.
일 실시 예에서, 환원성 분위기는 환원 작용 동안 전도성 결정질 금속 산화물의 구성요소가 되는 비금속 원소(즉, 금속 원소도 아니고 반금속 원소도 아닌 원소)를 포함한다. 그러한 일 실시 예에서 비금속 원소는 적어도 질소이고, 그러한 일 실시 예에서 환원성 분위기는 (a) 질소 이온들, (b) 분자 및/또는 이온화된 NH3 및 (c) 분자 및/또는 이온화된 N2H2 중 적어도 하나를 포함한다.
일 실시 예에서, 비정질 절연성 금속 산화물은 Nb2O5를 포함하거나, Nb2O5로 필수적으로 구성되거나, 또는 Nb2O5로 구성되고 전도성 결정질 금속 산화물은 (a) NbOx(여기서 0 < x < 1.5) 및 (b) NbOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 Ta2O5를 포함하거나, Ta2O5로 필수적으로 구성되거나, 또는 Ta2O5로 구성되고 전도성 결정질 금속 산화물은 (a) TaOx(여기서 0 < x < 1.5) 및 (b) TaOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 TiO2를 포함하거나, TiO2로 필수적으로 구성되거나, 또는 TiO2로 구성되고 전도성 결정질 금속 산화물은 (a) TiOx(여기서 0 < x < 1.5) 및 (b) TiOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 VO2를 포함하거나, VO2로 필수적으로 구성되거나, 또는 VO2로 구성되고 전도성 결정질 금속 산화물은 (a) VOx(여기서 0 < x < 1.5) 및 (b) VOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 MoO3를 포함하거나, MoO3로 필수적으로 구성되거나, 또는 MoO3로 구성되고 전도성 결정질 금속 산화물은 (a) MoOx(여기서 0 < x < 2.5) 및 (b) MoOyNz(여기서 0 < x+y < 3.0 및 0　<　x　<　2.0) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 WO3를 포함하거나, WO3로 필수적으로 구성되거나, 또는 WO3로 구성되고 전도성 결정질 금속 산화물은 (a) WOx(여기서 0 < x < 2.5) 및 (b) WOyNz(여기서 0 < x+y < 3.0 및 0　<　x　<　2.0) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다. 일 실시 예에서, 비정질 절연성 금속 산화물은 CrO4를 포함하거나, CrO4로 필수적으로 구성되거나, 또는 CrO4로 구성되고 전도성 결정질 금속 산화물은 (a) CrO4(여기서 0 < x < 3.0) 및 (b) CrOyNz(여기서 0 < x+y < 4.0 및 0　<　x　<　3.0) 중 적어도 하나를 포함하거나, 적어도 하나로 필수적으로 구성되거나, 또는 적어도 하나로 구성된다.
도 4는 전도성 결정질 금속 산화물(26)의 조성과 동일한 조성이거나 상이한 조성을 가질 수있는 다른 전도성 물질(28)의 침적을 도시함에 따라, 예를 들어 예시적인 제2 전도성 커패시터 전극(30) 및 예시적인 커패시터(75)의 형성을 완료한다. 전도성 제2 물질(26)이 형성될 때, 그것은 환원 작용이 수행되는 동일 챔버에서 원위치에 형성될 수 있다. 이와 관계 없이, 전도성 물질(28)은 다수의 층(도시되지 않음)을 포함할 수 있고, 예를 들어 전도성 금속 질화물 및/또는 전도성 금속 산질화물을 포함할 수 있다. 예시적인 물질들(20 및 28)은 TiN, TiAlN, AlN, W, WSix 및 전도성 금속 산질화물들 중 하나 이상을 포함한다. 그러나 일례에서, 물질(26)은 NbOyNz(여기서 0　<　x+y　<　2.0 및 0 < x < 1.5)를 포함할 수 있고고, 물질(28)은 TiN일 수 있으며 이에 의해 물질들(26 및 28)의 계면은 NbON/TiON을 포함하는 전도성 이중층(예를 들어, 두 개의 전도성 산 질화물)을 형성한다. 물질들(20, 22, 24 및 26)의 각각에 대한 예시적인 각각의 두께는 15 옹스트롬 내지 500 옹스트롬이다.
다른 실시 예들에 대하여 여기에 도시되고/거나 설명된 바와 같은 임의의 다른 속성(들) 또는 양태(들)가 도 1 내지 도 4의 실시 예들에 사용될 수 있다.
다음으로 커패시터를 형성하는 방법의 다른 예시적인 실시 예가 구성(10a)에 대하여 도 5 내지 도 8을 참조하여 설명된다. 같은 물질들 및 이전 구성들에 대해 적절할 경우 상술된 실시 예들과 같은 부호들이 사용되었으며, 일부 차이는 접미사 "a"로 또는 상이한 숫자들로 표기된다. 도 5를 참조하면, 개구(16) 내에 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질(24)이 형성되어 있다.
도 6을 참조하면, 도 5의 비정질 절연성 금속 산화물 물질(24)(도시되지 않음)이 환원성 분위기에서 환원되어 절연성 제1 물질(24)로부터 위로 열리는 컨테이너 형상(일 실시 예에서)을 포함하는 전도성 제2 물질(26)이 형성되었다. 다시, 그러한 환원 작용은 (a) 금속 산화물로부터 산소를 제거하고 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시키는 환원성 분위기에서 수행된다. 그렇게 함으로써 예시적인 제1 전도성 커패시터 전극(18)이 형성되어 있다.
도 7을 참조하면, 컨테이너 형상의 제1 전도성 커패시터 전극(18) 내에 그리고 그에 바로 맞닿아 위로 열리는 컨테이너 형상(일 실시 예에서)을 포함하는 산화 장벽 물질(40)이 선택적으로 형성되어 있다. 일 실시 예에서, 산화 장벽 물질(40)은 산화 조건들에 노출되며, 그러한 노출 동안 산화 장벽 물질(40)은 전도성 결정질 금속 산화물(26)의 산화를 제한한다. 그러한 일 실시 예에서, 산화 장벽 물질(40)은 그러한 노출 동안 전도성 결정질 금속 산화물(26)의 임의의 측정 가능한 산화를 배제시킨다.
도 8을 참조하면, 산화 장벽 물질(40)에 바로 맞닿아 커패시터 절연체(22)가 형성되어 있다. 일 실시 예에서 산화 장벽 물질(40)은 절연성(예를 들어, Al2O3, Si3N4, SiO2 등)이고 일 실시 예에서 커패시터 절연체의 부분이다(예를 들어, 복합 커패시터 절연체(40/22)를 형성). 그러한 실시 예에서 물질(40)은 커패시터 절연체(22)와 동일한 조성을 갖거나 상이한 조성을 가질 수 있고, 일 실시 예에서 커패시터 절연체(40/22)의 형성은 산화 장벽 물질(40)의 형성으로 구성되거나 이의 형성을 포함한다. 일 실시 예에서,, 커패시터 절연체(22)는 산소를 포함하게 형성되고 산화 장벽 물질(40)을 산소에의 노출을 포함하는 산화 조건들에 노출시키는 단계를 더 포함하며, 그러한 노출 동안 산화 장벽 물질(40)은 전도성 결정질 금속 산화물(26)의 산화를 제한하고, 산화 장벽 물질(40)에 바로 맞닿아 커패시터 절연체(22)가 형성된다.
도 9는 커패시터 절연체(40/22) 위에 전도성 물질(28)이 제2 전도성 커패시터 전극(30)을 포함하게 형성된 예시적인 후속 가공 및 커패시터(75a)를 도시한다.
다른 몇몇 실시 예에 대하여 여기에 도시되고/거나 설명된 바와 같은 임의의 다른 몇몇 속성(들) 또는 양태(들)가 사용될 수 있다.
도 10 내지 도 12는 도 5 내지 도 9에 대하여 상술된 것들에 대안적인 예시적인 실시 예 커패시터(75b)(도 12)의 형성을 도시한다. 적절할 경우, 상술된 실시 예들과 같은 부호들이 사용되었으며, 일부 차이는 접미사 "b"로 표기된다. 도 10 내지 도 12는 각각 도 7 내지 도 9에 대하여 상술된 유사한 처리를 도시하나, 산화 장벽 물질(40b)이 전도성(예를 들어, 그것이 해칭으로 도시된다)이고, 그에 의해 제1 전도성 커패시터 전극(18b)의 부분을 형성한다. 단지 예들로서, 예시적인 전도성 물질(40b)은 임의의 하나 이상의 TiN, AlN, TixAlyNz, TixOyNz 및 Pt를 포함한다. 산화 장벽 물질(40, 40b)에 대한 예시적인 두께는 0 내지 50 옹스트롬이다. 다른 몇몇 실시 예에 대하여 여기에 도시되고/거나 설명된 바와 같은 임의의 다른 몇몇 속성(들) 또는 양태(들)가 사용될 수 있다.
일 실시 예에서, 커패시터 절연체(예를 들어, 22, 40/22)를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터(예를 들어, 75, 75a, 75b)의 적어도 하나의 전도성 커패시터 전극(예를 들어, 그것의 형상에 관계 없이, 18, 20)의 적어도 일 부분을 형성하는데 사용되는 방법은 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질(예를 들어, 24)을 형성하는 단계를 포함한다. 환원성 분위기에서 비정질 절연성 금속 산화물이 환원되어 절연성 제1 물질로부터 전도성 제2 물질(예를 들어, 26)이 형성된다. 환원성 분위기에서의 그러한 환원은 (a) 금속 산화물로부터 산소를 제거하고 금속 산화물의 화학량론을 변경하고, (b) 금속 산화물을 전도성인 결정 상태로 결정화시키는 환원성 분위기에서 수행된다.
일부 실시 예에서, 그리고 도 1 내지 도 4, 도 5 내지 도 9 및 도 10 내지 도 12의 세 개의 실시 예 중 임의의 두 개의 또는 모든 세 개의 실시 예가 조합된다.
본 문서에서, 달리 표시되지 않는 한, "높이 방향", "더 높은", "상측", "하측", "상단", "최상단", "하단", "위", "아래", "하", "밑', "위", 및 "아래"는 대체로 수직 방향을 기준으로 한다. "수평"은 주요 기판 표면을 따르는 대체적인 방향(즉, 10도 이내)을 나타내고 이에 관해 제조 동안 기판이 가공될 수 있으며, 수직은 그것에 대체로 직교하는 방향이다. "정확히 수평"이라는 언급은 주요 기판 표면을 따르는 방향이고(즉, 그로부터의 각도가 없다) 이에 관해 제조 동안 기판이 가공될 수 있다. 나아가, "수직" 및 "수평"은 여기서 사용될 때 3차원 공간에서의 기판의 배향과 관계 없이 그리고 서로에 관해 대체로 수직인 방향들이다. 또한, "높이-방향으로 연장되는" 그리고 "높이 방향으로 연장(되는)"은 정확히 수평으로부터 적어도 45°만큼 떨어져 치우쳐진 방향을 지칭한다. 나아가, 전계 효과 트랜지스터에 대해 "높이 방향으로 연장(되는)" 그리고 "높이 방향으로-연장되는", 수평으로 연장(되는) 및 수평으로-연장되는은 소스/드레인 영역들 사이 동작시 전류가 흐르는 트랜지스터의 채널 길이의 배향을 기준으로 한다. 양극성 접합 트랜지스터들에 대해, "높이 방향으로 연장(되는)", "높이 방향으로-연장되는", 수평으로 연장(되는), 수평으로-연장되는은 이미터(emitter) 및 컬렉터(collector) 사이 동작 시 전류가 흐르는 베이스 길이의 배향을 기준으로 한다.
나아가, "바로 위" 그리고 "바로 하"는 서로에 관해 두 개의 언급된 영역/물질/구성요소의 적어도 일부 측 방향 중첩(즉, 수평적으로)을 필요로 한다. 또한, "바로"가 선행되지 않는 "위"의 사용은 단지 다른 것 위에 있는 언급된 영역/물질/구성요소의 일부가 다른 것의 높이 방향으로 바깥쪽에 있을 것만을 필요로 한다(즉, 두 개의 언급된 영역/물질/구성요소의 임의의 측 방향 중첩이 있든 없든 관계 없이). 유사하게, "바로"가 선행되지 않는 "하"의 사용은 단지 다른 것 하에 있는 언급된 영역/물질/구성요소의 일부가 다른 것의 높이 방향으로 안쪽에 있을 것을만 필요로 한다(즉, 두 개의 언급된 영역/물질/구성요소의 임의의 측 방향 중첩이 있든 없든 관계 없이).
여기서 설명된 임의의 물질들, 영역들 및 구조들은 동종일 수도 동종이 아닐 수도 있고, 이와 관계 없이 그러한 것들이 가로놓이는 임의의 물질 위에 연속적일 수도 불연속적일 수도 있다. 나아가, 다르게 언급되지 않는 한, 각 물질은 임의의 적합한 또는 장차 개발될 기술을 사용하여 형성될 수 있으며, 원자층 증착, 화학 증착, 물리 증착, 에피택시얼 성장, 확산 도핑 및 이온 주입이 예들이다.
또한, "두께" 그 자체(방향 형용사가 선행되지 않는)는 상이한 조성의 바로 인접한 물질 또는 바로 인접한 영역의 가장 가까운 표면으로부터 수직으로 소정의 물질 또는 영역을 통한 평균 직선 거리로 정의된다. 또한, 여기서 설명되는 다양한 물질 또는 영역은 실질적으로 일정한 두께 또는 가변 두께들을 가질 수 있다. 가변 두께를 가질 경우, 두께는 달리 표시되지 않는 한 평균 두께를 나타내고, 그러한 물질 또는 영역은 두께가 가변인 것에 기인하여 일부 최소한의 두께 및 일부 최대한의 두께를 가질 것이다. 여기서 사용될 때, "상이한 조성"은 단지 서로 바로 맞닿아 있을 수 있는 두 개의 언급된 물질 또는 영역의 그러한 부분들이, 예를 들어, 그러한 물질들 또는 영역들이 동종이 아닐 경우, 화학적으로 그리고/또는 물리적으로 상이할 것만을 필요로 한다. 두 개의 언급된 물질 또는 영역이 서로 바로 맞닿아 있지 않을 경우, "상이한 조성"은 단지 서로 가장 가까운 두 개의 언급된 물질 또는 영역의 그러한 부분들이 그러한 물질들 또는 영역들이 동종이 아닐 경우 화학적으로 그리고/또는 물리적으로 상이할 것만을 필요로 한다. 본 문서에서, 하나의 물질, 영역 또는 구조는 서로에 관해 언급된 물질들, 영역들 또는 구조들의 적어도 일부 물리적 접촉이 있을 때 또 다른 하나에 "바로 맞닿아" 있다. 그에 반해, "바로"가 선행되지 않는 "위", "상", "인접", "따라" 그리고 "맞닿아"는 "바로 맞닿아" 뿐만 아니라 사이에 오는 물질(들), 영역(들) 또는 구조(들)가 서로에 관해 언급된 물질들, 영역들 또는 구조들과 물리적으로 접촉하지 않게 되는 구성을 포함한다.
여기서, 영역들-물질들-구성요소들은 정상 동작 시 전류가 하나에서 다른 하나로 연속적으로 흐를 수 있는 경우 서로에 관해 "전기적으로 결합"되고, 아원자 양 및/또는 음 전하들이 충분히 발생될 때 그러한 것들의 움직임에 의해 주로 그렇게 한다. 또 다른 하나의 전자 구성요소가 영역들-물질들-구성요소들 사이에 있을 수 있고 그것들에 전기적으로 결합될 수 있다. 그에 반해, 영역들-물질들-구성요소들이 "직접 전기적으로 결합되는" 것으로 언급될 때에는, 직접 전기적으로 결합된 영역들-물질들-구성요소들 사이에 어떠한 개재된 전기적 구성요소(예를 들어, 어떠한 다이오드, 트랜지스터, 레지스터, 트랜스듀서, 스위치, 퓨즈 등)도 없는 것이다.
또한, "금속 물질"은 금속 원소, 둘 이상의 금속 원소의 혼합물 또는 합금 및 임의의 전도성 금속 화합물 중 어느 하나 또는 조합이다.
결론
일부 실시 예에서, 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법은 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계를 포함한다. 환원성 분위기에서 상기 비정질 절연성 금속 산화물이 환원되어 상기 절연성 제1 물질로부터 전도성 제2 물질이 형성된다. 상기 환원성 분위기에서의 그러한 환원은 (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시킨다.
일부 실시 예에서, 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법은 제1 전도성 커패시터 전극을 형성하는 단계를 포함한다. 상기 제1 전도성 커패시터 전극 위에는 커패시터 절연체가 형성된다. 상기 커패시터 절연체 위에는 제2 전도성 커패시터 전극이 형성되고 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계를 포함한다. 환원성 분위기에서 상기 비정질 절연성 금속 산화물이 환원되어 상기 절연성 제1 물질로부터 전도성 제2 물질이 형성된다. 상기 환원성 분위기에서의 그러한 환원은 (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시킨다.
일부 실시 예에서, 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법은 비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계를 포함하는 제1 전도성 커패시터 전극을 형성하는 단계를 포함한다. 환원성 분위기에서 상기 비정질 절연성 금속 산화물이 환원되어 상기 절연성 제1 물질로부터 전도성 제2 물질이 형성된다. 상기 환원성 분위기에서의 그러한 환원은 (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시킨다. 상기 제1 전도성 커패시터 전극 위에는 커패시터 절연체가 형성된다. 상기 커패시터 절연체 위에는 제2 전도성 커패시터 전극이 형성된다.
일부 실시 예에서, 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법은 위로 열리는 컨테이너 형상을 포함하는 절연성 제1 물질을 형성하는 단계를 포함하는 제1 전도성 커패시터 전극을 형성하는 단계를 포함한다. 상기 절연성 제1 물질은 비정질 절연성 금속 산화물을 포함한다. 상기 비정질 절연성 금속 산화물은 환원성 분위기에서 환원되어 상기 절연성 제1 물질로부터 위로 열리는 컨테이너 형상을 포함하는 전도성 제2 물질이 형성된다. 상기 환원성 분위기에서의 그러한 환원은 (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고, (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시킨다. 컨테이너 형상의 상기 제1 전도성 커패시터 전극 내에 그리고 그에 바로 맞닿아 위로 열리는 컨테이너 형상을 포함하는 산화 장벽 물질이 형성된다. 상기 산화 장벽 물질은 산화 조건들에 노출된다. 상기 노출 동안 상기 산화 장벽 물질은 상기 전도성 결정질 금속 산화물의 산화를 제한한다. 상기 산화 장벽 물질에 바로 맞닿아 커패시터 절연체가 형성된다. 상기 커패시터 절연체 바로 위에는 제2 전도성 커패시터 전극이 형성된다.

Claims (33)

  1. 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법으로서,
    비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계; 및
    환원성 분위기에서 상기 비정질 절연성 금속 산화물을 환원시켜 상기 절연성 제1 물질로부터 전도성 제2 물질을 형성하는 단계를 포함하며, 상기 환원성 분위기에서의 상기 환원은:
    (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고;
    (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시키는, 방법.
  2. 청구항 1에 있어서, 상기 절연성 제1 물질은 상기 비정질 금속 산화물로 필수적으로 구성되거나 또는 상기 비정질 금속 산화물로 구성된, 방법.
  3. 청구항 1에 있어서, 상기 환원성 분위기는 플라즈마를 포함하는, 방법.
  4. 청구항 1에 있어서, 상기 환원성 분위기는 플라즈마를 포함하지 않는, 방법.
  5. 청구항 1에 있어서, 상기 환원성 분위기는 적어도 100℃의 온도를 포함하고 1 Torr 이하의 압력을 포함하는, 방법.
  6. 청구항 1에 있어서, 상기 환원성 분위기는 (a) 분자 및/또는 이온화된 H2, (b) 질소 이온, (c) 분자 및/또는 이온화된 NH3, (d) 분자 및/또는 이온화된 N2H2 및 (e) 분자 및/또는 이온화된 알칸 중 적어도 하나를 포함하는, 방법.
  7. 청구항 6에 있어서, 상기 환원성 분위기는 (a) 분자 및/또는 이온화된 H2 및 (e) 분자 및/또는 이온화된 알칸 중 적어도 하나를 포함하는, 방법.
  8. 청구항 7에 있어서, 상기 환원성 분위기는 (a) 분자 및/또는 이온화된 H2를 포함하는, 방법.
  9. 청구항 7에 있어서, 상기 환원성 분위기는 (e) 분자 및/또는 이온화된 알칸을 포함하는, 방법.
  10. 청구항 7에 있어서, 상기 분자 및/또는 이온화된 알칸은 메탄, 에탄, 프로판 및 부탄 중 적어도 하나인, 방법.
  11. 청구항 1에 있어서, 상기 환원성 분위기는 상기 환원 동안 상기 전도성 결정질 금속 산화물의 성분이 되는 비금속 원소를 포함하는, 방법.
  12. 청구항 11에 있어서, 상기 비금속 원소는 적어도 질소인, 방법.
  13. 청구항 12에 있어서, 상기 환원성 분위기는 (a) 질소 이온들, (b) 분자 및/또는 이온화된 NH3 및 (c) 분자 및/또는 이온화된 N2H2 중 적어도 하나를 포함하는, 방법.
  14. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 Nb2O5를 포함하고 상기 전도성 결정질 금속 산화물은 (a) NbOx(여기서 0 < x < 1.5) 및 (b) NbOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하는, 방법.
  15. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 Ta2O5를 포함하고 상기 전도성 결정질 금속 산화물은 (a) TaOx(여기서 0 < x < 1.5) 및 (b) TaOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하는, 방법.
  16. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 TiO2를 포함하고 상기 전도성 결정질 금속 산화물은 (a) TiOx(여기서 0 < x < 1.5) 및 (b) TiOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하는, 방법.
  17. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 VO2를 포함하고 상기 전도성 결정질 금속 산화물은 (a) VOx(여기서 0 < x < 1.5) 및 (b) VOyNz(여기서 0 < x+y < 2.0 및 0　<　x　<　1.5) 중 적어도 하나를 포함하는, 방법.
  18. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 MoO3를 포함하고 상기 전도성 결정질 금속 산화물은 (a) MoOx(여기서 0 < x < 2.5) 및 (b) MoOyNz(여기서 0 < x+y < 3.0 및 0　<　x　<　2.0) 중 적어도 하나를 포함하는, 방법.
  19. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 WO3를 포함하고 상기 전도성 결정질 금속 산화물은 (a) WOx(여기서 0 < x < 2.5) 및 (b) WOyNz(여기서 0 < x+y < 3.0 및 0　<　x　<　2.0) 중 적어도 하나를 포함하는, 방법.
  20. 청구항 1에 있어서, 상기 비정질 절연성 금속 산화물은 CrO4를 포함하고 상기 전도성 결정질 금속 산화물은 (a) CrOx(여기서 0 < x < 3.0) 및 (b) CrOyNz(여기서 0 < x+y < 4.0 및 0　<　x　<　3.0) 중 적어도 하나를 포함하는, 방법.
  21. 청구항 1에 있어서, 상기 전도성 결정질 금속 산화물의 전도성은 7.0 x 105 지멘스/cm 이하인, 방법.
  22. 청구항 1에 있어서, 결정화된 상기 금속 산화물에 바로 맞닿아 커패시터 절연체를 제공하는 단계를 포함하는, 방법.
  23. 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법으로서,
    제1 전도성 커패시터 전극을 형성하는 단계;
    상기 제1 전도성 커패시터 전극 위에 커패시터 절연체를 형성하는 단계; 및
    상기 커패시터 절연체 위에 제2 전도성 커패시터 전극을 형성하는 단계로서:
    비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계; 및
    환원성 분위기에서 상기 비정질 절연성 금속 산화물을 환원시켜 상기 절연성 제1 물질로부터 전도성 제2 물질을 형성하는 단계를 포함하며, 상기 환원성 분위기에서의 상기 환원은:
    (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고;
    (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시키는, 상기 제2 전도성 커패시터 전극을 형성하는 단계를 포함하는, 방법.
  24. 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법으로서,
    제1 전도성 커패시터 전극을 형성하는 단계로서,
    비정질 절연성 금속 산화물을 포함하는 절연성 제1 물질을 형성하는 단계; 및
    환원성 분위기에서 상기 비정질 절연성 금속 산화물을 환원시켜 상기 절연성 제1 물질로부터 전도성 제2 물질을 형성하는 단계를 포함하며, 상기 환원성 분위기에서의 상기 환원은:
    (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고;
    (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시키는, 상기 제1 전도성 커패시터 전극을 형성하는 단계;
    상기 제1 전도성 커패시터 전극 위에 커패시터 절연체를 형성하는 단계; 및
    상기 커패시터 절연체 위에 제2 전도성 커패시터 전극을 형성하는 단계를 포함하는, 방법.
  25. 청구항 24에 있어서, 상기 제1 전도성 커패시터 전극에 바로 맞닿아 산화 장벽 물질을 형성하는 단계를 포함하는, 방법.
  26. 청구항 25에 있어서, 상기 산화 장벽 물질은 절연성인, 방법.
  27. 청구항 26에 있어서, 상기 산화 장벽 물질은 커패시터 절연체의 부분이고 상기 커패시터 절연체를 형성하는 단계는 상기 산화 장벽 물질을 형성하는 단계를 포함하는, 방법.
  28. 청구항 25에 있어서, 상기 산화 장벽 물질은 전도성이고 상기 제1 전도성 커패시터 전극의 부분을 포함하는, 방법.
  29. 청구항 26에 있어서, 상기 커패시터 절연체는 산소를 포함하게 형성되고, 상기 방법은:
    상기 산화 장벽 물질을 산화 조건들에 노출시키는 단계를 더 포함하며, 상기 산화 조건들은 산소에의 노출을 포함하고, 상기 노출 동안 상기 산화 장벽 물질은 상기 전도성 결정질 금속 산화물의 산화를 제한하고, 상기 노출은 상기 제1 전도성 커패시터 전극 위 상기 커패시터 절연체의 상기 형성을 포함하며, 상기 커패시터 절연체의 상기 형성은 상기 산화 장벽 물질에 바로 맞닿아 상기 커패시터 절연체를 형성하는, 방법.
  30. 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터를 형성하는 방법으로서,
    제1 전도성 커패시터 전극을 형성하는 단계로서:
    위로 열리는 컨테이너 형상을 포함하는 절연성 제1 물질을 형성하는 단계로서, 상기 절연성 제1 물질은 비정질 절연성 금속 산화물을 포함하는, 상기 절연성 제1 물질을 형성하는 단계;
    환원성 분위기에서 상기 비정질 절연성 금속 산화물을 환원시켜 상기 절연성 제1 물질로부터 위로 열리는 컨테이너 형상을 포함하는 전도성 제2 물질을 형성하는 단계를 포함하며, 상기 환원성 분위기에서의 상기 환원은:
    (a) 상기 금속 산화물로부터 산소를 제거하고 상기 금속 산화물의 화학량론을 변경하고;
    (b) 상기 금속 산화물을 전도성인 결정 상태로 결정화시키는, 상기 제1 전도성 커패시터 전극을 형성하는 단계;
    컨테이너 형상의 상기 제1 전도성 커패시터 전극 내에 그리고 그에 바로 맞닿아 위로 열리는 컨테이너 형상을 포함하는 산화 장벽 물질을 형성하는 단계;
    상기 산화 장벽 물질을 산화 조건들에 노출시키는 단계로서, 상기 노출 동안 상기 산화 장벽 물질은 상기 전도성 결정질 금속 산화물의 산화를 제한하는, 상기 산화 조건들에 노출시키는 단계;
    상기 산화 장벽 물질에 바로 맞닿아 커패시터 절연체를 형성하는 단계;
    상기 커패시터 절연체에 바로 맞닿아 제2 전도성 커패시터 전극을 형성하는 단계를 포함하는, 방법.
  31. 청구항 30에 있어서, 상기 산화 장벽 물질은 상기 노출 동안 상기 전도성 결정질 금속 산화물의 임의의 측정 가능한 산화를 배제시키는, 방법.
  32. 청구항 30에 있어서,
    상기 산화 조건들은 산소에의 노출을 포함하고;
    상기 커패시터 절연체는 산소를 포함하게 형성되고;
    상기 노출은 상기 산화 장벽 물질에 바로 맞닿아 상기 커패시터 절연체의 상기 형성을 포함하는, 방법.
  33. 청구항 32에 있어서, 상기 산화 장벽 물질은 상기 노출 동안 상기 전도성 결정질 금속 산화물의 임의의 측정 가능한 산화를 배제시키는, 방법.
KR1020207021535A 2017-12-27 2018-12-13 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법 KR102433698B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/855,665 2017-12-27
US15/855,665 US10553673B2 (en) 2017-12-27 2017-12-27 Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor
PCT/US2018/065450 WO2019133275A1 (en) 2017-12-27 2018-12-13 Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor

Publications (2)

Publication Number Publication Date
KR20200094225A true KR20200094225A (ko) 2020-08-06
KR102433698B1 KR102433698B1 (ko) 2022-08-18

Family

ID=66948977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021535A KR102433698B1 (ko) 2017-12-27 2018-12-13 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법

Country Status (4)

Country Link
US (1) US10553673B2 (ko)
KR (1) KR102433698B1 (ko)
CN (1) CN111587482A (ko)
WO (1) WO2019133275A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US20110204475A1 (en) * 2010-02-19 2011-08-25 Intermolecular, Inc. Enhanced work function layer supporting growth of rutile phase titanium oxide
US20120262835A1 (en) * 2011-04-12 2012-10-18 Intermolecular, Inc. Method for fabricating a dram capacitor
US20130155572A1 (en) * 2011-12-20 2013-06-20 Imec Metal-Insulator-Metal Stack and Method for Manufacturing the Same
KR20150140034A (ko) * 2014-06-05 2015-12-15 삼성전자주식회사 커패시터 및 그 제조 방법
US20160093625A1 (en) * 2014-09-30 2016-03-31 Intermolecular, Inc. Method to Improve DRAM Performance

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291181B1 (ko) 1997-12-27 2001-07-12 박종섭 강유전체메모리소자제조방법
KR100524685B1 (ko) * 1997-12-27 2006-05-04 주식회사 하이닉스반도체 반도체장치의고유전체캐패시터제조방법
US6416730B1 (en) 1998-09-16 2002-07-09 Cabot Corporation Methods to partially reduce a niobium metal oxide oxygen reduced niobium oxides
US6194229B1 (en) 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6285038B1 (en) * 2000-03-01 2001-09-04 Micron Technology, Inc. Integrated circuitry and DRAM integrated circuitry
US6511896B2 (en) * 2001-04-06 2003-01-28 Micron Technology, Inc. Method of etching a substantially amorphous TA2O5 comprising layer
JP4571836B2 (ja) 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4876918B2 (ja) * 2004-09-24 2012-02-15 コニカミノルタホールディングス株式会社 透明導電膜
US7560392B2 (en) * 2006-05-10 2009-07-14 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US8319344B2 (en) * 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US8574997B2 (en) * 2011-06-06 2013-11-05 Intermolecular, Inc. Method of using a catalytic layer to enhance formation of a capacitor stack
US8859382B2 (en) * 2011-10-26 2014-10-14 Micron Technology, Inc. Methods of forming metal oxide and memory cells
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US9466660B2 (en) * 2013-10-16 2016-10-11 Micron Technology, Inc. Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures
US9147689B1 (en) 2014-04-16 2015-09-29 Micron Technology, Inc. Methods of forming ferroelectric capacitors
US20160099304A1 (en) * 2014-10-06 2016-04-07 Intermolecular, Inc. MoNx as a Top Electrode for TiOx Based DRAM Applications
US20160168699A1 (en) * 2014-12-12 2016-06-16 Asm Ip Holding B.V. Method for depositing metal-containing film using particle-reduction step
US9876018B2 (en) 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US20110204475A1 (en) * 2010-02-19 2011-08-25 Intermolecular, Inc. Enhanced work function layer supporting growth of rutile phase titanium oxide
US20130095632A1 (en) * 2010-02-19 2013-04-18 Intermolecular, Inc. Enhanced Work Function Layer Supporting Growth of Rutile Phase Titanium Oxide
US20120262835A1 (en) * 2011-04-12 2012-10-18 Intermolecular, Inc. Method for fabricating a dram capacitor
US20130155572A1 (en) * 2011-12-20 2013-06-20 Imec Metal-Insulator-Metal Stack and Method for Manufacturing the Same
KR20150140034A (ko) * 2014-06-05 2015-12-15 삼성전자주식회사 커패시터 및 그 제조 방법
US20160093625A1 (en) * 2014-09-30 2016-03-31 Intermolecular, Inc. Method to Improve DRAM Performance

Also Published As

Publication number Publication date
KR102433698B1 (ko) 2022-08-18
CN111587482A (zh) 2020-08-25
WO2019133275A1 (en) 2019-07-04
US20190198606A1 (en) 2019-06-27
US10553673B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
US11856790B2 (en) Ferroelectric capacitors
KR102185788B1 (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US11342356B2 (en) Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
US11424363B2 (en) Programmable charge-storage transistor, an array of elevationally-extending strings of memory cells, and a method of forming an array of elevationally-extending strings of memory cells
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US11825662B2 (en) Ferroelectric capacitor, a ferroelectric memory cell, an array of ferroelectric memory cells, and a method of forming a ferroelectric capacitor
KR102433698B1 (ko) 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법
US11264395B1 (en) Vertical transistor, integrated circuitry, method of forming a vertical transistor, and method of forming integrated circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right