CN111799259A - 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法 - Google Patents
包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法 Download PDFInfo
- Publication number
- CN111799259A CN111799259A CN202010013958.XA CN202010013958A CN111799259A CN 111799259 A CN111799259 A CN 111799259A CN 202010013958 A CN202010013958 A CN 202010013958A CN 111799259 A CN111799259 A CN 111799259A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride composition
- region
- bit line
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 217
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 217
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000000203 mixture Substances 0.000 claims abstract description 186
- 125000006850 spacer group Chemical group 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 23
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 9
- 230000010354 integration Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 241000252506 Characiformes Species 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- -1 etc.) Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请案涉及包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法。一些实施例包含一种集成组合件，其具有沿第一方向延伸的位线结构。所述位线结构包含导电位线，且包含在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳。所述绝缘壳包含第一氮化硅成分。所述位线结构彼此被中介区域隔开。半导体结构及绝缘垫片在所述中介区域内。所述半导体结构及绝缘垫片沿所述第一方向彼此交替。所述绝缘垫片包含第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快地被含有硫酸及过氧化氢的混合物蚀刻的速率。一些实施例包含形成集成组合件的方法。
Description
技术领域
本发明涉及包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法。
背景技术
动态随机存取存储器(DRAM)是一种类型的集成存储器。个别DRAM单元可包括与电容器电耦合的存取晶体管。电容器可形成在导电接触区域上方，且可通过导电接触区域耦合到存取晶体管的源极/漏极区域。相邻导电接触区域彼此可被设置在它们之间的绝缘垫片电隔离。
增加集成等级可能会导致集成组件的包装较紧密，且因此导致导电接触区域的空间较少。将期望开发使绝缘垫片能够收缩以便为导电接触区域提供更多空间的方法。还将期望开发具有垫片及导电接触区域的新布置的架构。
发明内容
在一个方面中，本申请案涉及一种集成组合件，其包括：位线结构，其沿第一方向延伸；所述位线结构包括导电位线，且包括在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳；所述绝缘壳包括第一氮化硅成分；所述位线结构彼此被中介区域隔开；半导体结构及绝缘垫片，其在所述中介区域内；所述半导体结构及所述绝缘垫片沿所述第一方向彼此交替；所述绝缘垫片包括第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快地被包括硫酸及过氧化氢的混合物蚀刻的速率；存储元件，其与所述半导体结构耦合；存取晶体管，其通过所述半导体结构与存储元件耦合；及导电字线，其与所述存取晶体管的栅极耦合；所述存储元件中的每一者是通过所述导电位线中的一者与所述导电字线中的一者的组合唯一地寻址。
在一个方面中，本申请案涉及一种集成组合件，其包括：线性结构，其沿第一方向延伸；所述线性结构包括导电线，且包括在所述导电线上方且沿所述导电线的侧壁延伸的绝缘壳；所述绝缘壳包括由硅及氮组成的第一氮化硅成分；所述线性结构彼此被中介区域隔开；及半导体结构及绝缘垫片，其在所述中介区域内；所述半导体结构及所述绝缘垫片沿所述第一方向彼此交替；所述绝缘垫片包括包含硅、氮及硼的第二氮化硅成分。
在一个方面中，本申请案涉及一种集成组合件，其包括：位线结构，其沿第一方向延伸；所述位线结构包括导电位线，且包括覆盖所述导电位线的绝缘材料；所述绝缘材料包括第一氮化硅成分；所述位线结构彼此被中介区域隔开；及导电材料及绝缘垫片，其在所述中介区域内；所述绝缘垫片包括第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快蚀刻速率。
在一个方面中，本申请案涉及一种形成集成组合件的方法，其包括：形成包含位线结构及在所述位线结构之间的中介区域的构造；所述位线结构沿第一方向延伸；所述位线结构包括导电位线，且包括在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳；所述绝缘壳包括第一氮化硅成分；所述中介区域包括氧化硅；形成延伸到所述中介区域的所述氧化硅中的第一开口；所述第一开口沿与所述第一方向交叉的第二方向伸长；在所述第一开口内形成第二氮化硅成分；相对于所述第一及第二氮化硅成分选择性地移除所述氧化硅以留下由所述第一及第二氮化硅成分横向地限界的第二开口；使用相对于所述第一氮化硅成分针对所述第二氮化硅成分为选择性的蚀刻物移除所述第二氮化硅成分的一些；及在移除所述第二氮化硅成分的所述一些之后，在所述第二开口内形成半导体材料。
在一个方面中，本申请案涉及一种形成集成组合件的方法，其包括：形成包含在第一方向上彼此平行地延伸的多个位线结构的结构，所述位线结构中的每一者包括导电位线及覆盖所述导电位线的第一氮化硅成分，所述结构进一步包含在所述多个位线结构的所述位线结构之间的绝缘材料；在所述绝缘材料中形成多个绝缘插塞，所述绝缘插塞中的每一者包括第二氮化硅成分；相对于所述第一及第二氮化硅成分选择性地移除所述绝缘材料以形成由所述多个位线结构及所述多个绝缘插塞界定的开口；及相对于所述第一氮化硅成分选择性地移除所述第二氮化硅成分的一些。
附图说明
图1是集成组合件的图解横截面侧视图。
图2A及2B分别是处于用于形成实例集成组合件的实例方法的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图3A及3B分别是处于可在图2A及2B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图4A及4B分别是处于可在图3A及3B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图5A及5B分别是处于可在图4A及4B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图6A及6B分别是处于可在图5A及5B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图7A及7B分别是处于可在图6A及6B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图8是沿图7A及7B的线8-8的图解横截面侧视图，且展示可利用图7A及7B的架构形成的一对实例存储器邻近存储器单元。
图9是实例存储器阵列的区域的图解示意图。
图10A及10B分别是处于与图3A及3B的过程阶段相同的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图11A及11B分别是处于可在图10A及10B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图12A及12B分别是处于可在图11A及11B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图13A及13B分别是处于可在图12A及12B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图14A及14B分别是处于可在图13A及13B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图15A及15B分别是处于可在图14A及14B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图16A及16B分别是处于可在图12A及12B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图17A及17B分别是处于可在图16A及16B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
图18A及18B分别是处于可在图17A及17B的过程阶段之后的实例过程阶段的沿图1的线A-A及B-B的图解横截面俯视图。
具体实施方式
一些实施例包含接触区域(例如半导体结构)、绝缘垫片及绝缘壳的布置；其中绝缘壳是沿导电线(例如位线)。绝缘垫片相比于绝缘壳包括不同类型的氮化硅，这可使绝缘垫片的区域能够相对于绝缘壳被选择性地移除。因此，绝缘垫片的大小可减小，这可使更多空间可用于接触区域。所述布置可并入到存储器阵列(例如DRAM阵列)中。一些实施例包含使用食人鱼溶液(即，包括硫酸及过氧化氢的混合物)相对于第二类型的氮化硅选择性地移除第一类型的氮化硅的方法。参考图1到18描述实例实施例。
参考图1，以横截面侧视图展示集成组合件(构造)10的区域。组合件包含存储器单元区域，其中一对位线12相对于图1的横截面图在页面内外延伸。尽管未展示，但是组合件进一步包含外围电路区域，其中存取电路经配置以存取存储器单元阵列区域。
位线12包括导电位线材料14。位线材料14可包括任何合适导电成分；例如各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属成分(例如金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，位线材料14可包括钨。
位线12具有顶部表面13及侧壁表面15。
绝缘垫片16是沿位线12的侧壁表面15。垫片16包括绝缘材料18。绝缘材料18可包括任何合适成分；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
在所绘示实施例中，绝缘垫片16延伸到位线12的上部表面13上方。在其它实施例中，绝缘垫片可具有与位线12的上部表面13处于约相同层级的上部表面。
绝缘材料20围绕位线12延伸。绝缘材料20可被视为形成在位线12上方且沿位线12的侧壁15延伸的绝缘壳22。在所展示实施例中，绝缘壳22的绝缘材料20与位线12的侧壁15被绝缘垫片16隔开。
绝缘壳22的绝缘材料20包括氮化硅；且在一些实施例中可被视为包括第一氮化硅成分。第一氮化硅成分20可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。
位线12、垫片16及绝缘壳22可被一起视为位线结构24。位线结构24可被视为包括位线12、包括保护位线的侧壁表面15的绝缘材料18及20且包括保护位线的上部表面13的绝缘材料20。
位线结构24相对于图1的横截面图在页面内外延伸。位线结构彼此被中介区域26横向地隔开。材料28在中介区域26内。材料28可包括任何合适成分；且在一些实施例中可包括二氧化硅(或氧化硅)、基本上由二氧化硅(或氧化硅)组成或由二氧化硅(或氧化硅)组成。在一些实施例中，材料28可包括由旋涂工艺形成的二氧化硅。
邻近于图1的组合件10提供轴系统。轴系统包含竖直z轴及水平x轴。位线结构24沿z轴竖直地延伸，且彼此沿x轴被中介区域26隔开。
图1的位线结构24及绝缘材料28可由半导体衬底(未展示)支撑。术语“半导体衬底”意指包括半导电材料的任何构造，包含但不限于块状半导电材料，例如半导电晶片(单独地或以包括其它材料的组合件的形式)及半导电材料层(单独地或以包括其它材料的组合件的形式)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，半导体衬底可包括单晶硅。
图2A及2B分别展示沿图1的线A-A及B-B的俯视横截面图。邻近于图2A及2B的组合件10提供轴系统；其中此类轴系统包含x轴且包含相对于x轴正交地延伸的y轴。位线结构24沿y轴的方向延伸。在一些实施例中，y轴方向可被称为第一方向。
在一些实施例中，结构24可被视为主要沿y轴的第一方向延伸的线性结构的实例。此类线性结构包括在导电线12上方的绝缘壳22。尽管结构24被称为“线性”结构，但是应理解，此类结构在一些实施例中可为弯曲形、波形等。
在一些实施例中，图2A及2B可被视为绘示用于在位线结构24之间形成导电接触区域的实例方法的初始过程阶段。
参考图3A及3B，形成第一开口30以延伸到中介区域26的二氧化硅28中。开口30从宽上部区域32(沿图3A的横截面展示)渐缩到窄下部区域34(沿图3B的横截面展示)。开口30沿x轴的方向伸长。在一些实施例中，x轴可被视为对应于正交于y轴的第一方向的第二方向。在所展示实施例中，位线结构24沿y轴的第一方向延伸，且开口30沿x轴的第二方向伸长。开口30被特定地绘示为沿正交于位线结构24延伸所沿的第一方向的第二方向伸长。在一些实施例中，第二方向可被视为大体上正交于第一方向；其中术语“大体上正交”意指在制造及测量的合理公差内正交。在一些实施例中，开口30伸长所沿的第二方向可被视为与位线结构24延伸所沿的第一方向交叉，且可能或可能不会大体上正交于此类第一方向。
开口30可使用任何合适处理被图案化。例如，在一些实施例中，可提供光阻掩模(未展示)以界定开口30的位置，且接着可使用一或多种合适蚀刻物形成开口30。开口30从宽上部区域32到窄下部区域34的所绘示锥形可由蚀刻工艺的固有限制引起，这在于蚀刻工艺从开口的底部区域移除材料的速度可慢于从开口的顶部区域移除材料的速度。在一些实施例(未展示)中，开口30的下部区域可与此类开口的顶部区域具有约相同宽度(即，可消除开口30的所绘示锥形)。
开口30可使用任何合适蚀刻被形成；且在一些实施例中可使用二氧化硅28的干法蚀刻被形成。
在所绘示实施例中，开口30中的每一者具有一对对置长边缘33及一对对置短边缘31。长边缘33沿x轴方向延伸，且短边缘31沿y轴方向延伸。长边缘33及短边缘31沿图3B的横截面的长度短于沿图3A的横截面的长度，这是归因于开口在行进时从图3A的上部区域到图3B的下部区域的所绘示渐缩(变窄)。
参考图4A及4B，在移除用于界定开口30的位置的光阻掩模(未展示)之后，在开口30内形成第二氮化硅成分36。第二氮化硅成分36不同于第一氮化硅成分20，且特定地经配置以相比于氮化硅成分20较快地被食人鱼溶液(即，包括硫酸及过氧化氢的溶液)蚀刻。在一些实施例中，氮化硅成分36可包括硅、氮及硼；而氮化硅成分20由硅及氮组成或基本上由硅及氮组成。氮化硅成分36内的硼的浓度可在从约20原子百分比到约30原子百分比的范围内。在一些实施例中，氮化硅成分36相比于氮化硅成分20可包括较低密度。例如，可在至少约600℃的温度(例如在从约600℃到约650℃的范围内的温度)下沉积氮化硅成分20，且可在不大于约500℃的温度下沉积氮化硅成分36。不同沉积温度可能会导致氮化硅成分36相比于氮化硅成分20具有较低密度。将氮化硅成分称为“在”特定温度“下沉积”意味着用于沉积的前体在沉积期间处于指定温度。随着沿衬底的表面沉积氮化硅成分，还可将衬底维持在指定温度。
开口30内的第二氮化硅成分36被配置为氮化硅插塞38。
参考图5A及5B，可提供另一光阻掩模(未展示)以暴露存储器单元阵列区域，同时保护外围电路区域，且接着相对于第一氮化硅成分20及第二氮化硅成分36选择性地移除二氧化硅28(图4A及4B)以留下由第一及第二氮化硅成分横向地限界的第二开口40。可利用任何合适处理相对于氮化硅成分20及36选择性地移除二氧化硅28；且在一些实施例中可利用氢氟酸(HF)选择性地移除二氧化硅28。为了理解本发明及随附权利要求书，如果第一材料相比于另一材料较快地被移除，那么第一材料被视为相对于另一材料被“选择性地移除”；这可包含但不限于相对于另一材料针对第一材料的移除为100％选择性的状况。
利用额外蚀刻来移除一些第二氮化硅成分36，且由此减小氮化硅插塞38的大小。处于图5A及5B的处理阶段的插塞38可被视为相对于处于图4A及4B的处理阶段的插塞38被塑形(即，修改)。额外蚀刻相对于第一氮化硅成分20针对第二氮化硅成分36为选择性的。额外蚀刻可利用食人鱼蚀刻物；且特定地可利用包括硫酸(H2SO4)及过氧化氢(H2O2)的混合物的蚀刻剂。可以任何合适比例提供硫酸及过氧化氢；且在一些实施例中，可通过混合约3份浓硫酸与约1份30％过氧化氢溶液而形成蚀刻剂混合物。在一些实施例中，可利用食人鱼蚀刻物来移除光阻掩模(未展示)，所述光阻掩模已用于保护外围电路区域以与存储器单元阵列区域的二氧化硅28(图4A及4B)上的湿法蚀刻隔绝。
食人鱼蚀刻物可被替代地称为SPM(硫酸/过氧化氢混合物)蚀刻物。SPM蚀刻物可在任何合适温度下进行；且在一些实施例中可在蚀刻剂的温度维持在从约80℃到约100℃的范围内时进行。SPM蚀刻物可在任何合适压力下进行；且在一些实施例中可在大气压下进行。
在所展示实施例中，归因于位线结构24对第二氮化硅材料36的附近区域提供某种保护，所以第二氮化硅成分36的蚀刻使氮化硅插塞38的尺寸沿y轴减小的量大于沿x轴减小的量。在其它实施例中，相比于本文中所绘示的实例实施例中所展示的情形，氮化硅插塞38沿y轴方向的蚀刻量可与沿x轴方向的蚀刻量更相当。
参考图6A及6B，在第二开口40内形成衬垫42。衬垫42可包括任何合适电绝缘成分；且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。在所展示实施例中，衬垫42包括第一氮化硅成分20。
衬垫42将第二开口40细分为接触孔44。接触孔44中的每一者由包括氮化物材料36及20的绝缘边界横向地包围。
衬垫42可具有任何合适厚度；且在一些实施例中可具有在从约5纳米(nm)到约15nm的范围内的厚度。
衬垫42具有沿氮化硅插塞38的横向外围延伸的区域。
氮化物插塞38在图5A及5B的处理阶段的塑形使此类插塞变窄，且由此可使接触开口44能够相比于在不使氮化硅插塞38变窄的情况下实现的情形较宽。
参考图7A及7B，在第二开口40内形成半导体材料46；且在所展示实施例中，在已从第二开口40图案化的接触开口44内形成半导体材料46。半导体材料46可包括任何合适成分；且在一些实施例中可包括硅、锗、III/V半导体材料(例如磷化镓)、半导体氧化物等中的一或多者、基本上由所述一或多者组成或由所述一或多者组成；其中术语III/V半导体材料是指包括选自周期表的III及V族的元素的半导体材料(其中III及V族是旧命名法，现在被称为13及15族)。半导体材料46可经导电掺杂以形成导电接触区域48。在一些实例实施例中，半导体材料46可包括导电掺杂硅(例如导电掺杂多晶硅)。导电掺杂硅可为n型或p型，这取决于应用。
在一些实施例中，衬垫42及氮化硅插塞38可被视为一起形成绝缘垫片43。接触区域48及绝缘垫片43在中介区域26内。接触区域48沿y轴方向(即，沿第一方向)与绝缘垫片43交替。
在一些实施例中，绝缘垫片43可被视为包括第一氮化硅成分20的第一区域39，以及第二氮化硅成分36的第二区域41。在图7A及7B的所展示实施例中，第二区域41(即，垫片43的包括第二氮化硅成分36的区域)被配置为实心芯，且第一区域39(即，垫片43的包括第一氮化硅成分20的区域)被配置为衬垫42，衬垫42沿第二氮化硅成分36的实心芯的横向表面延伸。此外，图7B展示第一氮化硅成分20的衬垫42沿第二区域41的下部部分完全围绕第二氮化硅成分36的实心芯延伸，且图7A展示衬垫42沿第二区域41的上部部分仅部分地围绕第二氮化硅成分36的实心芯延伸。
导电接触区域48可被称为半导体结构(或半导体插塞)。半导体结构48可并入到存储器单元中。例如，图8展示沿图7A及7B的线8-8的区域；且展示包括半导体结构(接触区域)48的一对存储器单元50。所述存储器单元中的每一者包含存储元件52及存取晶体管54。
存储元件52可为具有至少两种可检测状态的任何合适装置；且在一些实施例中可为例如电容器、电阻式存储器装置、导电桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。在所展示实施例中，存储元件52是电容器。所述电容器中的每一者具有与接触区域48电耦合的电极49，且具有与参考电压53电耦合的另一电极51。参考电压53可为任何合适电压；且在一些实施例中可为接地、VCC/2等。
存取晶体管54中的每一者具有与接触区域48电耦合的第一源极/漏极区域55，且具有与位线12电耦合的第二源极/漏极区域57。在所展示实施例中，所绘示的存取晶体管54的第二源极/漏极区域57被共享。存储元件52通过接触区域48与存取晶体管54电耦合。
字线WL1及WL2与所绘示的存取晶体管54的栅极电耦合。此外，位线12被展示为对应于第一位线(数字线)DL1。
所绘示的存储器单元50可被视为表示存储器阵列56的大量大体上相同存储器单元(其中术语“大体上相同”意指在制造及测量的合理公差内相同)。图9示意地绘示实例存储器阵列56的区域。所述存储器阵列包含存储器单元50、字线WL1到WL4及位线(数字线)DL1到DL4。所述存储器单元中的每一者是使用所述字线中的一者与所述数字线中的一者的组合唯一地寻址。所绘示的存储器单元可表示存储器阵列的大量存储器单元。例如，在一些实施例中，存储器阵列可包括几百个、几千个、几百万个、几亿个等存储器单元。
图1到7可被视为绘示用于制造适合于与存储器阵列的存储元件耦合的接触区域的第一实例实施例方法。参考图10到15描述另一实例方法。
参考图10A及10B，在与上文参考图3A及3B所描述的过程阶段相同的过程阶段展示组合件10a。已在中介区域26内形成渐缩的开口30。
参考图11A及11B，在开口30内形成第二氮化硅成分36，且第二氮化硅成分36被配置为使开口变窄的衬垫58。衬垫58可具有任何合适厚度，且在一些实施例中可具有在从约5nm到约15nm的范围内的厚度。
参考图12A及12B，将第一氮化硅成分20沉积于变窄的开口30内(其中在图11A及11B中标记开口30)。第一氮化硅成分20及第二氮化硅成分36一起形成结构62。结构62具有包括第一氮化硅成分20的芯区域60，且具有横向地包围芯区域的衬垫58。在一些实施例中，结构62可被视为氮化硅插塞。
氮化硅插塞62中的每一者具有沿x轴的第二方向延伸的一对对置长边缘61，且具有沿y轴的第一方向延伸的一对对置短边缘63。
参考图13A及13B，使用与上文参考图5A及5B所描述的处理类似的处理相对于第一氮化硅成分20及第二氮化硅成分36选择性地移除二氧化硅28(图12A及12B)。这在中介区域26内形成第二开口40。进行额外蚀刻以相对于第一氮化硅成分20选择性地移除一些第二氮化硅成分36。额外蚀刻可利用上文参考图5A及5B所描述的SPM蚀刻物。
移除一些第二氮化硅成分36会沿氮化硅插塞62的长边缘61减小衬垫58的厚度，且由此修改(塑形)氮化硅插塞62。在所展示实施例中，移除一些第二氮化硅成分36会移除足够的衬垫58以使衬垫沿氮化硅插塞62的长边缘61变薄，但不穿通衬垫以暴露第一氮化硅成分20的横向边缘。
参考图14A及14B，利用与上文参考图6A及6B所描述的处理类似的处理在第二开口40(图13A及13B)内形成衬垫42。在所展示实施例中，衬垫42包括第一氮化硅成分20。衬垫42将第二开口40(图13A及13B)细分为接触孔44。
氮化物插塞62在图13A及13B的处理阶段的塑形使此类插塞变窄，且由此可使接触开口44能够相比于在不使氮化硅插塞62变窄的情况下实现的情形较宽。
在一些实施例中，图13A及13B的氮化硅插塞62可被视为经塑形氮化硅插塞，其中氮化硅插塞的塑形是通过移除一些第二氮化硅成分36来完成。第一氮化硅成分36的衬垫58可被视为第一衬垫，且在图14A及14B的处理阶段形成的衬垫42可被视为沿经塑形氮化硅插塞的横向外围形成的第二衬垫。在所绘示实施例中，第二衬垫42包括第一氮化硅成分20。
参考图15A及15B，在接触开口44(图14A及14B)内形成半导体材料46，且半导体材料46形成接触区域48。
衬垫42及氮化硅插塞62一起形成与上文参考图7A及7B所描述的垫片43类似的绝缘垫片64。
接触区域48及绝缘垫片64在中介区域26内；且沿y轴方向(即，沿第一方向)彼此交替。
在一些实施例中，绝缘垫片64可被视为包括第一氮化硅成分20的第一区域63，以及第二氮化硅成分36的第二区域65。在图15A及15B的所展示实施例中，第二区域65(即，第二氮化硅成分36的区域)被配置为空心环，且第一区域63(即，第一氮化硅成分20的区域)被配置为实心芯60。图15B展示第一氮化硅成分20的衬垫42沿实心芯60的下部部分完全围绕第二氮化硅成分36的空心环65延伸，且图15A展示衬垫42沿实心芯60的上部部分仅部分地围绕空心环65延伸。在一些实施例中，衬垫42可被视为由垫片64的第三区域67构成。在一些实施例中，垫片64的第一区域63及第三区域67可被视为至少部分地包围对应于垫片64的第一区域63的实心芯60。
导电接触区域48可并入到上文参考图8所描述的类型的存储器单元50中。此类存储器单元可并入到上文参考图9所描述的类型的存储器阵列56中。
参考图16到18描述用于制造适合于与存储器阵列的存储元件耦合的接触区域的另一实例方法。
参考图16A及16B，可在图12A及12B的过程阶段之后的过程阶段展示组合件10b。
图16A及16B的实施例与图13A及13B的实施例类似，但移除一些第二氮化硅成分36已沿氮化硅插塞62的长表面61移除氮化硅成分36除外。因此，第二氮化硅成分36的衬垫58的剩余区域仅部分地包围氮化硅插塞62的芯区域60。
参考图17A及17B，在第二开口40(图16A及16B)内形成衬垫42。衬垫42将第二开口40(图16A及16B)细分为接触孔44。
参考图18A及18B，在接触开口44(图17A及17B)内形成半导体材料46，且半导体材料46形成接触区域48。
衬垫42及氮化硅插塞62一起形成与上文参考图15A及15B所描述的垫片64类似的绝缘垫片64。接触区域48及绝缘垫片64在中介区域26内；且沿y轴方向(即，沿第一方向)彼此交替。
绝缘垫片64包括第一氮化硅成分20的第一区域63，以及第二氮化硅成分36的第二区域65。在图18A及18B的所展示实施例中，第二区域65(即，第二氮化硅成分36的区域)仅部分地包围第一区域63(即，第一氮化硅成分20的区域)。衬垫42由垫片64的第三区域67构成。
图18A及18B的导电接触区域48可并入到上文参考图8所描述的类型的存储器单元50中。此类存储器单元可并入到上文参考图9所描述的类型的存储器阵列56中。
上文所论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及应用特定模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明设备、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另有指定，否则可使用现在已知或尚未开发的任何合适方法形成本文中所描述的各种材料、物质、成分等，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”及“绝缘”可用于描述具有绝缘电性质的材料。在本发明中，所述术语被视为同义。在一些情况下利用术语“介电”且在其它情况下利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变化以简化随附权利要求书内的前提基础且并非用于指示任何显著化学或电差异。
可在本发明中利用术语“电连接”及“电耦合”两者。所述术语被视为同义。在一些情况下利用一个术语且在其它情况下利用另一术语可在本发明内提供语言变化以简化随附权利要求书内的前提基础。
图式中的各种实施例的特定定向仅为说明性目的，且在一些应用中，所述实施例可相对于所展示定向旋转。本文中所提供的描述及随附权利要求书涉及具有各种特征之间的所描述关系的任何结构，而无论所述结构是在图式的特定定向中还是相对于此类定向旋转。
附图的横截面图仅展示横截面的平面内的特征，且不展示横截面的平面后的材料，除非另有指示，以便简化图式。
当结构在上文被称为“在”另一结构“上”、“邻近”或“抵靠”另一结构时，其可直接在另一结构上或也可存在中介结构。与此对比，当结构被称为“直接在”另一结构“上”、“直接邻近”或“直接抵靠”另一结构时，不存在中介结构。术语“直接在……下方”、“直接在……上方”等并不指示直接物理接触(除非另有明确陈述)，而是指示直立对准。
结构(例如层、材料等)可被称为“竖直地延伸”以指示结构大体上从底层基座(例如衬底)向上延伸。竖直地延伸的结构可相对于基座的上部表面大体上正交地延伸，或并不如此。
一些实施例包含一种集成组合件，其具有沿第一方向延伸的位线结构。所述位线结构包含导电位线，且包含在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳。所述绝缘壳包含第一氮化硅成分。所述位线结构彼此被中介区域隔开。半导体结构及绝缘垫片在所述中介区域内。所述半导体结构及绝缘垫片沿所述第一方向彼此交替。所述绝缘垫片包含第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快地被含有硫酸及过氧化氢的混合物蚀刻的速率。存储元件与所述半导体结构耦合。存取晶体管通过所述半导体结构与存储元件耦合。导电字线与所述存取晶体管的栅极耦合。所述存储元件中的每一者是通过所述导电位线中的一者与所述导电字线中的一者的组合唯一地寻址。
一些实施例包含一种集成组合件，其具有沿第一方向延伸的线性结构。所述线性结构包含导电线，且包含在所述导电线上方且沿所述导电线的侧壁延伸的绝缘壳。所述绝缘壳包含由硅及氮组成的第一氮化硅成分。所述线性结构彼此被中介区域隔开。半导体结构及绝缘垫片在所述中介区域内。所述半导体结构及绝缘垫片沿所述第一方向彼此交替。所述绝缘垫片包括包含硅、氮及硼的第二氮化硅成分。
一些实施例包含一种集成组合件，其具有沿第一方向延伸的位线结构。所述位线结构包括导电位线，且包括覆盖所述导电位线的绝缘材料。所述绝缘材料包括第一氮化硅成分。所述位线结构彼此被中介区域隔开。导电材料及绝缘垫片在所述中介区域内。所述绝缘垫片包括第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快蚀刻速率。
一些实施例包含一种形成集成组合件的方法。形成包含位线结构及在所述位线结构之间的氧化硅的构造。所述位线结构沿第一方向延伸。所述位线结构包括导电位线，且包括在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳。所述绝缘壳包括第一氮化硅成分。所述位线结构彼此被中介区域隔开。形成第一开口以延伸到所述氧化硅中。所述第一开口在所述中介区域内且沿与所述第一方向交叉的第二方向伸长。在所述第一开口内形成第二氮化硅成分。相对于所述第一及第二氮化硅成分选择性地移除所述氧化硅以留下由所述第一及第二氮化硅成分横向地限界的第二开口。使用相对于所述第一氮化硅成分针对所述第二氮化硅成分为选择性的蚀刻物移除所述第二氮化硅成分的一些。随后，在所述第二开口内形成半导体材料。
一些实施例包含一种形成集成组合件的方法。形成包含在第一方向上彼此平行地延伸的多个位线结构的结构。所述位线结构中的每一者包括导电位线及覆盖所述导电位线的第一氮化硅成分。所述结构进一步包含在所述多个位线结构的所述位线结构之间的绝缘材料。在所述绝缘材料中形成多个绝缘插塞。所述绝缘插塞中的每一者包括第二氮化硅成分。所述绝缘材料是选择性地相对于所述第一及第二氮化硅成分以形成由所述多个位线结构及所述多个绝缘插塞界定的开口。所述第二氮化硅成分的一些是选择性地相对于所述第一氮化硅成分。
根据法规，本文中所揭示的主题已用或多或少关于结构及方法特征的特定语言来描述。但是，应理解，权利要求书不限于所展示及描述的特定特征，这是因为本文中所揭示的手段包括实例实施例。因此，权利要求书应按字面上的措词提供完整范围，并根据等同原则适当地解释。
Claims (44)
1.一种集成组合件，其包括：
位线结构，其沿第一方向延伸；所述位线结构包括导电位线，且包括在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳；所述绝缘壳包括第一氮化硅成分；所述位线结构彼此被中介区域隔开；
半导体结构及绝缘垫片，其在所述中介区域内；所述半导体结构及所述绝缘垫片沿所述第一方向彼此交替；所述绝缘垫片包括第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快地被包括硫酸及过氧化氢的混合物蚀刻的速率；
存储元件，其与所述半导体结构耦合；
存取晶体管，其通过所述半导体结构与存储元件耦合；及
导电字线，其与所述存取晶体管的栅极耦合；所述存储元件中的每一者是通过所述导电位线中的一者与所述导电字线中的一者的组合唯一地寻址。
2.根据权利要求1所述的集成组合件，其中所述绝缘垫片中的每一者包含所述第二氮化硅成分的第二区域与所述第一氮化硅成分的第一区域的组合。
3.根据权利要求2所述的集成组合件，其中所述绝缘垫片的所述第二氮化硅成分被配置为实心芯。
4.根据权利要求2所述的集成组合件，其中所述绝缘垫片的所述第二氮化硅成分被配置为空心环。
5.根据权利要求2所述的集成组合件，其中所述第一区域至少部分地围绕所述第二区域延伸。
6.根据权利要求2所述的集成组合件，其中所述第二区域至少部分地围绕所述第一区域延伸。
7.根据权利要求2所述的集成组合件，其中所述第二区域至少部分地围绕所述第一区域延伸；且其中所述绝缘垫片中的每一者包含所述第一氮化硅成分的至少部分地包围所述第二区域的第三区域。
8.根据权利要求2所述的集成组合件，其中所述第二区域完全包围所述第一区域的横向外围。
9.根据权利要求2所述的集成组合件，其中所述第二区域仅部分地包围所述第一区域的横向外围。
10.根据权利要求1所述的集成组合件，其中所述第一氮化硅成分由氮化硅组成，且其中所述第二氮化硅成分包括硅、氮及硼。
11.根据权利要求10所述的集成组合件，其中所述硼在所述第二氮化硅成分中以从约20原子百分比到约30原子百分比的范围内的浓度存在。
12.根据权利要求1所述的集成组合件，其中所述第一氮化硅成分相比于所述第二氮化硅成分具有较高密度。
13.根据权利要求12所述的集成组合件，其是由在至少约600℃的温度下沉积所述第一氮化硅成分且在不大于约500℃的温度下沉积所述第二氮化硅成分的工艺形成。
14.一种集成组合件，其包括：
线性结构，其沿第一方向延伸；所述线性结构包括导电线，且包括在所述导电线上方且沿所述导电线的侧壁延伸的绝缘壳；所述绝缘壳包括由硅及氮组成的第一氮化硅成分；所述线性结构彼此被中介区域隔开；及
半导体结构及绝缘垫片，其在所述中介区域内；所述半导体结构及所述绝缘垫片沿所述第一方向彼此交替；所述绝缘垫片包括包含硅、氮及硼的第二氮化硅成分。
15.根据权利要求14所述的集成组合件，其中所述绝缘垫片中的每一者包含所述第二氮化硅成分的第二区域与所述第一氮化硅成分的第一区域的组合。
16.根据权利要求15所述的集成组合件，其中所述第一区域至少部分地围绕所述第二区域延伸。
17.根据权利要求15所述的集成组合件，其中所述第二区域至少部分地围绕所述第一区域延伸。
18.根据权利要求15所述的集成组合件，其中所述第二区域完全包围所述第一区域的横向外围。
19.根据权利要求15所述的集成组合件，其中所述第二区域仅部分地包围所述第一区域的横向外围。
20.根据权利要求14所述的集成组合件，其中所述硼在所述第二氮化硅成分中以从约20原子百分比到约30原子百分比的范围内的浓度存在。
21.根据权利要求14所述的集成组合件，其中所述半导体结构包括导电掺杂硅。
22.根据权利要求21所述的集成组合件，其进一步包括与所述半导体结构耦合的电容器。
23.一种集成组合件，其包括：
位线结构，其沿第一方向延伸；所述位线结构包括导电位线，且包括覆盖所述导电位线的绝缘材料；所述绝缘材料包括第一氮化硅成分；所述位线结构彼此被中介区域隔开；及
导电材料及绝缘垫片，其在所述中介区域内；所述绝缘垫片包括第二氮化硅成分，所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快蚀刻速率。
24.根据权利要求23所述的集成组合件，其中所述第二氮化硅成分的特征为相比于所述第一氮化硅成分具有较快地被包括硫酸及过氧化氢的混合物蚀刻的速率。
25.根据权利要求23所述的集成组合件，其中所述第二氮化硅成分中含有硼且所述第一氮化硅成分中不含有硼。
26.根据权利要求23所述的集成组合件，其中所述第二氮化硅成分在密度上低于所述第一氮化硅成分。
27.一种形成集成组合件的方法，其包括：
形成包含位线结构及在所述位线结构之间的中介区域的构造；所述位线结构沿第一方向延伸；所述位线结构包括导电位线，且包括在所述导电位线上方且沿所述导电位线的侧壁延伸的绝缘壳；所述绝缘壳包括第一氮化硅成分；所述中介区域包括氧化硅；
形成延伸到所述中介区域的所述氧化硅中的第一开口；所述第一开口沿与所述第一方向交叉的第二方向伸长；
在所述第一开口内形成第二氮化硅成分；
相对于所述第一及第二氮化硅成分选择性地移除所述氧化硅以留下由所述第一及第二氮化硅成分横向地限界的第二开口；
使用相对于所述第一氮化硅成分针对所述第二氮化硅成分为选择性的蚀刻物移除所述第二氮化硅成分的一些；及
在移除所述第二氮化硅成分的所述一些之后，在所述第二开口内形成半导体材料。
28.根据权利要求27所述的方法，其进一步包括在所述第二开口内形成所述第一氮化硅成分的衬垫以将所述第二开口细分为接触开口；且其中所述在所述第二开口内形成所述半导体材料包括在所述接触开口内形成所述半导体材料。
29.根据权利要求27所述的方法，其中所述第一开口从宽上部区域渐缩到窄下部区域。
30.根据权利要求27所述的方法，其中所述第二方向大体上正交于所述第一方向。
31.根据权利要求27所述的方法，其中所述第一氮化硅成分由氮化硅组成，且其中所述第二氮化硅成分包括硅、氮及硼。
32.根据权利要求31所述的方法，其中所述硼在所述第二氮化硅成分中以从约20原子百分比到约30原子百分比的范围内的浓度存在。
33.根据权利要求27所述的方法，其中所述第一氮化硅成分相比于所述第二氮化硅成分具有较高密度。
34.根据权利要求27所述的方法，其中在至少约600℃的温度下沉积所述第一氮化硅成分，且其中在不大于约500℃的温度下沉积所述第二氮化硅成分。
35.根据权利要求27所述的方法，其中所述第一开口内的所述第二氮化硅成分被配置为氮化硅插塞；其中所述第二氮化硅成分的在所述移除所述第二氮化硅成分的所述一些之后剩余的区域被配置为经塑形氮化硅插塞；且所述方法进一步包括在所述第二开口内形成所述半导体材料之前沿所述经塑形氮化硅插塞的横向外围沉积所述第一氮化硅成分的衬垫。
36.根据权利要求27所述的方法，其中所述在所述第一开口内形成所述第二氮化硅成分会在所述第一开口内形成所述第二氮化硅成分的衬垫以使所述第一开口变窄；且
所述方法进一步包括在所述变窄的第一开口内沉积所述第一氮化硅成分以形成由所述衬垫包围的芯区域；所述衬垫及芯区域一起被配置为所述第一开口内的氮化硅插塞。
37.根据权利要求36所述的方法，其中所述衬垫是第一衬垫；其中所述移除所述第二氮化硅成分的所述一些会将所述氮化硅插塞转变为经塑形氮化硅插塞；所述方法进一步包括在所述第二开口内形成所述半导体材料之前沿所述经塑形氮化硅插塞的横向外围沉积第二衬垫；且其中所述第二衬垫包括所述第一氮化硅成分。
38.根据权利要求36所述的方法，其中所述氮化硅插塞中的每一者具有沿所述第二方向延伸的一对对置长边缘，且具有沿所述第一方向延伸的一对对置短边缘；且其中所述移除所述第二氮化硅成分的所述一些会沿所述长边缘减小所述衬垫的厚度而不穿通所述衬垫的任何区域。
39.根据权利要求36所述的方法，其中所述氮化硅插塞中的所述每一者具有沿所述第二方向延伸的一对对置长边缘，且具有沿所述第一方向延伸的一对对置短边缘；且
其中所述移除所述第二氮化硅成分的所述一些会沿所述长边缘完全移除所述衬垫的区域。
40.根据权利要求27所述的方法，其中所述第二开口内的所述半导体材料被配置为半导体结构；且所述方法进一步包括：
形成与所述半导体结构耦合的存储元件；及
形成通过所述半导体结构与所述存储元件耦合的存取晶体管；所述存取晶体管的栅极与字线耦合；所述存储元件中的每一者是通过所述位线中的一者与所述字线中的一者的组合唯一地寻址。
41.根据权利要求27所述的方法，其中相对于所述第一氮化硅成分针对所述第二氮化硅成分为选择性的所述蚀刻物包括硫酸及过氧化氢。
42.一种形成集成组合件的方法，其包括：
形成包含在第一方向上彼此平行地延伸的多个位线结构的结构，所述位线结构中的每一者包括导电位线及覆盖所述导电位线的第一氮化硅成分，所述结构进一步包含在所述多个位线结构的所述位线结构之间的绝缘材料；
在所述绝缘材料中形成多个绝缘插塞，所述绝缘插塞中的每一者包括第二氮化硅成分；
相对于所述第一及第二氮化硅成分选择性地移除所述绝缘材料以形成由所述多个位线结构及所述多个绝缘插塞界定的开口；及
相对于所述第一氮化硅成分选择性地移除所述第二氮化硅成分的一些。
43.根据权利要求42所述的方法，其中所述第二氮化硅成分中含有硼且所述第一氮化硅成分中不含有硼。
44.根据权利要求42所述的方法，其中所述第二氮化硅成分在密度上低于所述第一氮化硅成分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/378,075 US10957699B2 (en) | 2019-04-08 | 2019-04-08 | Integrated assemblies which include two different types of silicon nitride, and methods of forming integrated assemblies |
| US16/378,075 | 2019-04-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111799259A true CN111799259A (zh) | 2020-10-20 |
Family
ID=72661894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010013958.XA Pending CN111799259A (zh) | 2019-04-08 | 2020-01-07 | 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10957699B2 (zh) |
| CN (1) | CN111799259A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10937790B1 (en) * | 2019-08-14 | 2021-03-02 | Nanya Technology Corporation | Semiconductor device with air gap structure and method for preparing the same |
| KR20230042963A (ko) | 2021-09-23 | 2023-03-30 | 삼성전자주식회사 | 카본 함유의 콘택-펜스를 포함한 반도체 소자 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660581B1 (en) * | 2003-03-11 | 2003-12-09 | International Business Machines Corporation | Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices |
| CN1525570A (zh) * | 2003-02-24 | 2004-09-01 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| US20050277249A1 (en) * | 2004-05-26 | 2005-12-15 | Werner Juengling | Methods for forming semiconductor structures |
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| US20180040560A1 (en) * | 2016-08-08 | 2018-02-08 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
| US9947669B1 (en) * | 2017-05-09 | 2018-04-17 | Winbond Electronics Corp. | Dynamic random access memory and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548996B1 (ko) * | 2003-07-14 | 2006-02-02 | 삼성전자주식회사 | 바 형태의 스토리지 노드 콘택 플러그들을 갖는 디램 셀들및 그 제조방법 |
| KR100688576B1 (ko) * | 2005-10-14 | 2007-03-02 | 삼성전자주식회사 | 수직채널 트랜지스터를 갖는 반도체 메모리 장치 및 그제조방법 |
| US9332791B1 (en) * | 2009-09-11 | 2016-05-10 | Tarry Medical Products, Inc | Multipurpose positioning device for infants |
| KR102164542B1 (ko) * | 2014-05-21 | 2020-10-12 | 삼성전자 주식회사 | 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법 |
| KR102214506B1 (ko) * | 2014-08-21 | 2021-02-09 | 삼성전자 주식회사 | 콘택 플러그를 포함하는 반도체 소자 및 그 제조 방법 |
-
2019
- 2019-04-08 US US16/378,075 patent/US10957699B2/en active Active
-
2020
- 2020-01-07 CN CN202010013958.XA patent/CN111799259A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525570A (zh) * | 2003-02-24 | 2004-09-01 | ���ǵ�����ʽ���� | 半导体器件及其制造方法 |
| US6660581B1 (en) * | 2003-03-11 | 2003-12-09 | International Business Machines Corporation | Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices |
| US7067385B2 (en) * | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
| US20050277249A1 (en) * | 2004-05-26 | 2005-12-15 | Werner Juengling | Methods for forming semiconductor structures |
| US20180040560A1 (en) * | 2016-08-08 | 2018-02-08 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
| US9947669B1 (en) * | 2017-05-09 | 2018-04-17 | Winbond Electronics Corp. | Dynamic random access memory and method of manufacturing the same |
| CN108878442A (zh) * | 2017-05-09 | 2018-11-23 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200321341A1 (en) | 2020-10-08 |
| US10957699B2 (en) | 2021-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11217588B2 (en) | Integrated assemblies comprising voids between active regions and conductive shield plates, and methods of forming integrated assemblies | |
| US8409948B2 (en) | Methods of forming transistors, and methods of forming memory arrays | |
| US11062989B2 (en) | Assemblies which include wordlines over gate electrodes | |
| US20070164319A1 (en) | Silicon pillars for vertical transistors | |
| JP3860582B2 (ja) | 半導体装置の製造方法 | |
| US9236427B2 (en) | Multi-material structures and capacitor-containing semiconductor constructions | |
| US10177152B1 (en) | Integrated assemblies comprising stud-type capacitors | |
| CN113496731A (zh) | 半导体存储器装置及其形成方法 | |
| US10825484B2 (en) | Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies | |
| US9960167B1 (en) | Method for forming semiconductor device | |
| CN111799259A (zh) | 包含两种不同类型的氮化硅的集成组合件及形成集成组合件的方法 | |
| US11678477B2 (en) | Semiconductor constructions, and semiconductor processing methods | |
| US20220036927A1 (en) | Integrated Assemblies Having Void Regions Between Digit Lines and Conductive Structures, and Methods of Forming Integrated Assemblies | |
| US20220320000A1 (en) | Integrated Assemblies and Methods of Forming Integrated Assemblies | |
| US6822301B2 (en) | Maskless middle-of-line liner deposition | |
| US6967161B2 (en) | Method and resulting structure for fabricating DRAM cell structure using oxide line spacer | |
| US11616119B2 (en) | Integrated assemblies and methods forming integrated assemblies | |
| US20240341077A1 (en) | Memory device having planarized fins and method of manufacturing the same | |
| CN115472559A (zh) | 半导体器件及其制备方法 | |
| CN118613051A (zh) | 集成电路器件及制造其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20240517 |
|
| AD01 | Patent right deemed abandoned |