CN1187693A

CN1187693A - 动态随机存取存储器绝缘层上有硅的结构和制作方法

Info

Publication number: CN1187693A
Application number: CN97102121A
Authority: CN
Inventors: 孙世伟
Original assignee: United Microelectronics Corp
Current assignee: Blue Ze Technology Co., Ltd.
Priority date: 1997-01-09
Filing date: 1997-01-09
Publication date: 1998-07-15
Anticipated expiration: 2017-01-09
Also published as: CN1063289C

Abstract

一种动态随机存取存储器绝缘层上有硅的结构和制作方法包括:一氧化埋层上覆盖有硅表层且在硅基底之上;多个场氧化区域,形成并延伸过该基底的硅表层,且与该硅氧化埋层接触;多个栅极氧化层、多个栅电极和多个源/漏极区;一渠沟,开放并穿过转换场效应晶体管的源/漏极区间;沉积一多晶硅层以排列渠沟,并对该多晶硅层构图以形成至少部分存储电容器的低电极;多个低电容电极,覆盖着一薄介电层;一掺杂多晶硅的高电容电极。

Description

动态随机存取存储器绝缘层上有硅的结构和制作方法

本发明涉及一种动态随机存取存储器(DRAM)绝缘层上有硅(Silicon OnInsulator；SOI)的结构和工艺，特别是涉及一种改进的绝缘层上有硅的制造方法，以增加操作时的速度和软错免疫力(Soft-Error Immunity)。

DRAM包含一个阵列的电荷存储电容器(Storage Capacitor)和一个对应阵列的转换场效应晶体管，在进行数据的读取与写入的操作时，此DRAM的转换场效应晶体管可以用作开关(Switch)，其一边耦合到电荷存储电容器，另一边则耦接到相关的位线(bit line)。一个典型的DRAM存储单元包含一个电荷存储电容器和一个转换场效应晶体管，该转换场效应晶体管有一与位线相接的源/漏极区和第二个相接于电荷存储电容器的电极的源/漏极区。为了获得高密度的DRAM，转换场效应晶体管和电荷存储电容器均制造得很小，并且很紧密地聚集在一起，邻近的DRAM存储单元也尽可能地靠近聚集，这些紧密相临的DRAM存储单元之间有侧面的绝缘结构，例如场氧化区域(FieldOxide Isolation Regions)。在相邻的场效应晶体管的源/漏极区间，这些场氧化绝缘区域的宽度和厚度，理想的工艺是能将寄生(Parasitic)晶体管效应减到最小。场氧化区域愈宽，寄生场效应晶体管通道的长度愈长，这些通道在场氧化区域中增加元件间的绝缘性并减少寄生晶体管效应。当然，提供愈宽的场氧化区域会导致愈小的DRAM的密度，所以，场氧化区域宽度的选择会影响产品性能的好坏。另一方面，场氧化区域愈厚，同样寄生晶体管效应也愈小，因为增加了场氧化区域顶端配线(wiring lines)和寄生场效应晶体管通道的距离。困难的是，我们不可能制造厚的场氧化区域而不使其更宽，因此，更小和更有效的元件绝缘结构是增进DRAM性能的一种方式。

另外一个DRAM可以改进的地方为转换场效应晶体管的转换速度(Switching Speed)，当减少寄生电容与场效应晶体管源/漏极区的耦合时，转换速度也会跟着减少。一些耦合到场效应晶体管源/漏极区的寄生电容，其来源是由于这些电容联接到P/N结(P/N junctions)，而此P/N结是在源/漏极区和存在源/漏极区间各种不同的杂质区之间的。通常来说，场氧化绝缘区所产生的绝缘可以由场氧化区内注入离子来完成，目的为增加寄生场效应晶体管的临界电压(Threshold Voltage)，并减低寄生晶体管效应。这种通道阻绝注入法(Channel Stop Implantation)与源/漏极区注入法有相反的导电型式，其P/N结形成于源/漏极区和通道阻绝区之间；这些P/N结的电容与转换场效应晶体管源/漏极区耦合就可减少转换场效应晶体管的转换速度。

此外，场效应晶体管的工艺也会导致寄生电容和转换场效应晶体管源/漏极区耦合度的增加，为了限制这种短通道效应(Short Channel Effect)，我们可以在传统DRAM轻微掺杂P型的基底中，注入P型的杂质于通道区下方，例如一种打穿(Punchthrough)或反打穿(Anti-Punchthrough)的注入法，而反打穿的注入法所能达到的最高密度只达到源/漏极区注入法的底限。要再强调，一般源/漏极区利用反打穿的注入法来形成P/N结，而这些P/N结的电容能进一步减低转换场效应晶体管的转换速度。

一种改进场绝缘区效率和减低寄生电容的方法，Kim等人曾在文献“AHigh Performance 16M DRAM on a Thin Film SOI(薄膜SOI上的高性能16MDRAM”)”，1995 Symposium on VLSI第143页到144页上描述过，那是在制造DRAM时，使用有氧化埋层的硅基底，也就是绝缘层上有硅(SOI)的基底。一般而言，SOI基底接合硅基底，即在此基底的表面上，有一薄的硅晶体层(layer of crystalline)覆盖在薄的硅氧化层(layer of silicon oxide)上。在一绝缘层上有硅(SOI)的DRAM中，转换场效应晶体管和构成DRAM存储单元的存储电容器是在硅晶体层表面形成的，而硅氧化层分开了硅表层和硅基底，场氧化绝缘区在硅表层中形成，向下延伸到硅氧化埋层，因此，DRAM的器件有源区(Active Device Regions)水平的绝缘被场氧化区包围，而垂直的绝缘被硅氧化埋层包围。因为该器件有源区完全被绝缘层包住，当从SOI的DRAM的转换场效应晶体管移动寄生电容源时，通道阻绝注入法一般来说是不需要的。使用氧化埋层结构可以进一步提供一个优点，就是减少SOIDRAM工艺的软错率(Soft Error Rate)。

现有的SOI DRAM结构使用有边的电容电极，但其不会延伸在基底表面之下，相反，本发明的优选实施例提供一种DRAM连合存储电容器，此电容部分形成在SOI基底中。举例而言，一渠沟可以形成于穿过转换场效应晶体管的源/漏极区，并且一多晶硅电极也部分形成于渠沟中，即使当该渠沟完全延伸过氧化埋层并与硅基底接触，由源/漏极区和渠沟电容低电极具有的电容，也不会增加转换场效应晶体管的转换速度。

在上述文献中提到DRAM结构的缺点，即DRAM结构完全在薄硅表层上形成，由于这一设计，DRAM结构中的电容完全由覆盖在基底的绝缘层上的叠层超结构(stacked superstructure)而实现。这种叠层电容结构使得DRAM表面结构不平坦，限制了聚焦深度，并使得解析度无法再提高。用该叠层电容超结构当作DRAM的电荷存储电容器还有另一个缺点，就是如果要使DRAM密度提高，DRAM表面结构就会更不平坦。

因此，本发明的主要目的是提供一种动态随机存取存储器绝缘层上有硅的结构和工艺，用以在设计电容结构时提高更大的弹性，以提高解析度和平坦的DRAM表面结构。

为达到上述目的，本发明提供一种动态随机存取存储器绝缘层上有硅的结构和工艺，利用一存储电容器，延伸入SOIDRAM表面的薄硅层；在没有更复杂的超结构下，这样的结构可以提供更高的DRAM存储单元电容值。

根据本发明的一个优选实施例，提出一种动态随机存取存储器绝缘层上有硅的结构，该结构包括：一基底，具有硅表层，并覆盖着硅氧化埋层；和一场绝缘区域，形成于该基底的表面，延伸过该基底的硅表层，并与该硅氧化埋层接触，为该硅表层上的器件有源区，一第一和第二源/漏极区，形成于该器件有源区，为该硅表层上的通道区；一栅极氧化层，在该通道区上；一栅极，在栅极氧化层上；一渠沟，形成于并穿过该第一源/漏极区，通过硅表层且进入硅氧化埋层中；一低电容电极，延伸至该渠沟；一介电层，在该低电容电极上；以及一高电容电极。

根据本发明的另一个优选实施例，提出一种动态随机存取存储器绝缘层上有硅的制作方法，该方法的步骤包括：提供一基底，具有硅表层，并覆盖着硅氧化埋层；在该硅表层形成一场绝缘区域，以限定出该硅表层上的有源器件区；在该有源器件区域上形成一氧化层；在该氧化层上形成多个栅极；在该硅表层上形成一第一和第二源/漏极区；在该栅极上沉积一绝缘层；在该绝缘层上利用已经开放在第一源/漏极区上的物质形成一光致抗蚀剂掩模；穿过该绝缘层、该硅表层和该绝缘层，蚀刻多个渠沟；沉积一第一多晶硅层以排列该渠沟，并对该第一多晶硅层构图，形成一低电容电极；在该低电容电极上提供一介电层；以及沉积一第二多晶硅层，以形成一高电容电极。

根据本发明的一个优选实施例，DRAM形成于有氧化埋层的基底，适当的基底可由不同的方法形成，举例来说，植入氧化分离法(SIMOX)，将SOI粘在硅晶体层上，而硅氧化物是以物理方法粘在硅或其它基底上，有时用硅氧化层之间的静电粘着法。另外一个方式在绝缘结构上形成硅，是在硅氧化层上沉积非晶硅的结晶，这项技术，“区域熔化再结晶法”，与前述的SIMOX，均记载在Wolf所写教科书中，“Silicon Processing for The VLSI Era，Volume2：Process Integration”(1990)第66页到78页，可一起作比较。在许多例子中，SIMOX是较常用的技术，因为它类似于半导体中的工艺方法，SIMOX可由提供高能量和高电流注入而更加强。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明，附图中：

图1至图5是一系列剖面图，用以解释本发明的工艺步骤的一个优选实施例；以及

图6是本发明的另一优选实施例的剖面示意图。

请参阅图1至图5，其表示根据本发明的一个优选实施例，一种动态随机存取存储器绝缘层上有硅的制作工艺步骤的示意图。首先，请参阅图1，为本发明的一个优选实施例的工艺的第一步骤的侧视示意图，提供制造SOIDRAM的中间产物，硅基底10其上有硅氧化埋层11，硅氧化埋层11厚度约介于1000埃到5000埃之间，依据制作时氧化离子植入基底时的能量分布而定，氧化埋层的上界深度约可达约1000埃到3000埃之间，当然，若使用其他技术形成基底，或是制作方法改变，这些条件也会跟着改变。场氧化区域12，形成时延伸过基底上的薄硅晶体层表面，并穿过薄硅晶体层接于硅氧化埋层11，场氧化区域可用任何已知的方法形成，图中场氧化区域12是由现有的硅局部氧化法(LOCOS)，值得强调的是，浅渠沟分隔相当适合于此处所提的SOIDRAM，这种渠沟蚀刻入基底中并由绝缘物质填满。

一种临界调整的注入法(Threshold Adjust Implantation)，或者临界调整注入硅表层的有源器件区域，可以在DRAM制作工艺中实行。一栅极氧化层13，形成于基底表面薄硅晶体层的有源器件区域上的热氧化物，多晶硅沉积在栅极氧化层13上，或同时此多晶硅层以离子植入，然后再退火。此处掺杂有杂质的多晶硅层定义为栅极电极14和顶端配线15。当一单独的多晶硅层显示在转换场效应晶体管的栅极电极上，其他不同的栅极结构也能视为栅极电极被使用，举例来说，一氧化层能形成在多晶硅栅极电极或多层(如多晶硅化金属)栅极电极上。

接着，再植入杂质，通常用N型的杂质，例如磷，可以产生源/漏极区16，17。如果要形成一轻微掺杂杂质的漏极结构，则需伴随栅极电极旁提供绝缘的结构，此电极在轻微掺杂杂质之后，继续注入更多的N型杂质。在一些例子中，形成源/漏极区时，会更需要植入均匀且比一般源/漏极区少的N型杂质，这是因为SOIDRAM结构中，由于在氧化埋层和硅之间的晶格不相合，导致在硅表层会含有某种程度的晶格系，由于这种晶格系在硅表层中很容易出现，所以杂质的植入会产生比一般更多的晶格损害，除此之外，晶格系可以预防减少缺陷时的植入损害，更确切地说，为了除去晶格损害而延展，反而使晶格缺陷更加倍或扩大。因此，我们会尽量减少植入的程度，为了有适当的器件几何结构，一般设计要求是，低的缺陷密度和低的离子植入量，可以提供较佳的成品率但却不管源/漏极区的低导电性。除此之外，在存储电容器的低电极中掺杂多晶硅层的扩散，可以提高杂质的浓度，而且在一些DRAM场效应晶体管的源/漏极区上没有晶格损害，以下会有仔细的描述。植入杂质到源/漏极区16与17，之后再退火(annealing)，在栅极电极14下产生通道区18，如图1所示，SOIDRAM中转换场效应晶体管的有源区，水平的绝缘有场氧化区域12，垂直的绝缘有硅氧化埋层11。

其次，请参阅图2，图2中的构件与图1中相同的部分以相同的编号标示，这里仅就差异部分作说明。经由图1的步骤完成之后，利用化学气相沉积法(Chemical Vapor Deposition；CVD)，以TEOS(Tetra-Ethyl-Ortho-Silicate)气体为主，厚度可达约3000埃，此相当厚的绝缘物质沉积在器件表面上，形成硅氧化层20。然后，利用回蚀(Etch Back)过程或化学机械研磨(ChemicalMechanical Polish；CMP)，绝缘层表面可较平坦。接着，在硅氧化层20上形成光致抗蚀剂掩模，以去除一部分绝缘层，产生开口21，硅氧化层20上是用大量各向异性(Substantially Anisotropic)反应离子蚀刻法(Reactive IonEtching；RIE)以四氟化碳(CF₄)为气体源。如图2所示，一部分的源/漏极区17会暴露出来，重要的是，开口21要比源/漏极区17窄，使得DRAM存储单元的源/漏极区16，17可以操作。

接着，请参阅图3，在绝缘层蚀刻之后，在N型源/漏极区17中继续蚀刻，一般是用氯和溴的混合物作气体源，如氯化氢(HCl)和溴化氢(HBr)。穿过场氧化区域12，及硅氧化埋层11，以硅基底10作蚀刻的停止点，结果N型源/漏极区17被蚀刻成源/漏极区22，如图3所示。

其次，请参阅图4，当通道形成之后，多晶硅层以约在600℃到650℃之间，用低压化学气相沉积法(Low Pressure CVD)方式沉积，此多晶硅层厚度约在1500埃到2500埃之间，且此多晶硅层所注入的磷或砷离子，其数量大约为0.5×10¹⁶/cm²到2.0×10¹⁶/cm²之间。为了强化此注入法的退火操作，若要加强源/漏极区22的导电率，可以从掺杂多晶硅层扩散离子到源/漏极区22中，然而，退火操作的时间相当快速，约在10秒到30秒之间，其温度约在900℃到1000℃之间。提供在多晶硅层的光致抗蚀剂掩模，是为了对储存电容器的低电极23构图，掩模去除之后的结构如图4所示。

接着，请参阅图5，上述的掺杂多晶硅低电极23之后由一电容介电层24覆盖着，此电容介电层24愈薄愈好，其厚度约在40埃到200埃之间，举例来说，一适当的介电层可以是一种氧化层，在5分钟之内和温度约在800℃到900℃之间完成氧化，另一方面，一些薄介电层也可以形成此电容介电层24，如由氮化硅(约70埃)和氧化硅(约20埃)形成的双层“氮氧”(NO)介电层，或者由氮化硅和氧化硅形成的“氧氮氧”(ONO)介电层。其他高介电常数的薄膜也能形成，例如Ta₂O₅或钛酸钡锶等可以均匀且稳定制造出的物质，最后，在电容介电层24上沉积一掺杂多晶硅层25，如图5所示，作为储存电容器的高电极，然后根据传统的工艺再完成储存电容器和SOIDRAM的其余部分。

最后，请参阅图6，其表示另一优选实施例，图6中的构件与图5中相同的部分以相同的编号标示，这里仅就差异部分做说明，其中通道延伸到硅基底10中，为了形成此结构，根据图3所提及的氧化埋层11的蚀刻步骤，可以再蚀刻入基底10中，参照源/漏极区22相同的蚀刻方式，再继续往下蚀刻至约2000埃到4000埃之间，如图6所示，之后的工艺根据传统方式，在此不再赘述。

虽然已公开本发明的一个优选实施例，但是其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作出一些更动与润饰，因此本发明的保护范围应当由后附的权利要求来限定。

Claims

1、一种动态随机存取存储器绝缘层上有硅的结构，该结构包括：

(a)一基底，具有硅表层，并覆盖着硅氧化埋层；

(b)一场绝缘区域，形成于该基底的表面，延伸过该基底的硅表层，并与该硅氧化埋层接触，为该硅表层上的有源器件区；

(c)一第一和第二源/漏极区，形成于该有源器件区之中，为该硅表层上的通道区；

(d)一栅极氧化层，形成在该通道区上；

(e)一栅极电极，在栅极氧化层上；

(f)一渠沟，形成于该第一和第二源/漏极区，通过硅表层且进入硅氧化埋层中；

(g)一低电容电极，延伸至该渠沟；

(h)一介电层，在该低电容电极上；以及

(i)一高电容电极。

2、如权利要求1所述的结构，其中该低电容电极包含多晶系的第一层，连接于该第一源/漏极区和该硅氧化埋层。

3、如权利要求2所述的结构，其中该低电容电极延伸过该硅氧化埋层和该多晶系的第一层，连接于该硅氧化埋层之下的基底。

4、如权利要求3所述的结构，其中该低电容电极延伸进入在该硅氧化埋层之下的基底，深度至少约1000埃。

5、如权利要求2所述的结构，其中该场绝缘区域包含硅氧化物。

6、如权利要求2所述的结构，其中高电容电极包含多晶系的第二层。

7、如权利要求6所述的结构，包括一绝缘薄膜，覆盖在栅极上，渠沟延伸过绝缘薄膜，而低电容电极延伸于该绝缘薄膜表面。

8、一种动态随机存取存储器绝缘层上有硅的制作方法，该方法的步骤包括：

(a)提供一基底，具有硅表层，并覆盖着硅氧化埋层；

(b)在该硅表层形成一场绝缘区域，以限定出该硅表层上的有源器件区；

(c)在该有源器件区域上形成一氧化层；

(d)在该氧化层上形成多个栅极；

(e)在该硅表层上形成一第一和第二源/漏极区；

(f)在该栅极上沉积一绝缘层；

(g)在该绝缘层上利用已经开放在第一源/漏极区上的物质形成一光致抗蚀剂掩模；

(h)穿过该绝缘层、该硅表层和该绝缘层，蚀刻多个渠沟；

(i)沉积一第一多晶硅层以排列该渠沟，并对该第一多晶硅层构图，形成一低电容电极；

(j)在该低电容电极上提供一介电层；以及

(k)沉积一第二多晶硅层，以形成一高电容电极。

9、如权利要求8所述的方法，其中该第一和第二源/漏极区通过在基底中注入杂质而形成的。

10、如权利要求8所述的方法，其中该第一和第二源/漏极区利用该栅极作部分掩模，在该栅极两侧形成该第一和第二源/漏极区。

11、如权利要求8所述的方法，其中该低电容电极形成时与该第一和第二源/漏极区相接触。

12、如权利要求9所述的方法，其中该低电容电极中掺杂有杂质，且在沉积该第一多晶硅层之后，通过退火可以将杂质从该低电容电极扩散到该硅表层中。

13、如权利要求9所述的方法，其中该基底形成在注入氧化物离子的硅基底上。

14、如权利要求8所述的方法，其中该渠沟穿过该第一源/漏极区，并且遗留部分的该第一源/漏极区在该渠沟的两侧。