CN108075038A - 动态随机存储器及其形成方法 - Google Patents

动态随机存储器及其形成方法 Download PDF

Info

Publication number
CN108075038A
CN108075038A CN201610994767.XA CN201610994767A CN108075038A CN 108075038 A CN108075038 A CN 108075038A CN 201610994767 A CN201610994767 A CN 201610994767A CN 108075038 A CN108075038 A CN 108075038A
Authority
CN
China
Prior art keywords
gate structure
layer
source
opening
drain doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610994767.XA
Other languages
English (en)
Inventor
林曦
沈忆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610994767.XA priority Critical patent/CN108075038A/zh
Priority to EP17200237.0A priority patent/EP3321984A1/en
Priority to US15/805,851 priority patent/US10685962B2/en
Publication of CN108075038A publication Critical patent/CN108075038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种动态随机存储器及其形成方法，其中动态随机存储器的形成方法包括：提供基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；在所述层间介质层中形成第一开口，所述第一开口暴露出栅极结构一侧的源漏掺杂区；在所述第一开口中形成存储结构，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层上的存储介质层和位于存储介质层上的第二导电层。所述动态随机存储器的形成方法使得工艺得到简化。

Description

动态随机存储器及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种动态随机存储器及其形成方法。
背景技术
动态随机存储器是一种重要的存储器。动态随机存储器的存储单元主要包括一个存储电容、和存储电容串联连接的一个晶体管。其中，存储电容用于存储数据，晶体管用于控制对存储电容中数据的存储。
动态随机存储器的工作原理为：动态随机存储器的字线(word line)电连接至存储单元中晶体管的栅极，字线控制所述晶体管的开关；所述晶体管的源极电连接至位线(bit line)，以形成电流传输通路；所述晶体管的漏极电连接至所述存储电容的存储基板，以达到数据存储或输出的目的。
目前，常用的动态随机存储器中，存储电容通常设计为沟槽式电容或者堆叠式电容。其中，沟槽式电容深埋在半导体衬底中，堆叠式电容堆叠于半导体衬底上。
然而，现有技术形成的动态随机存储器的工艺较为复杂。
发明内容
本发明解决的问题是提供一种动态随机存储器及其形成方法，以简化形成动态随机存储器的工艺。
为解决上述问题，本发明提供一种动态随机存储器的形成方法，包括：提供基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；在所述层间介质层中形成第一开口，所述第一开口暴露出栅极结构一侧的源漏掺杂区；在所述第一开口中形成存储结构，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层上的存储介质层和位于存储介质层上的第二导电层。
可选的，形成所述存储结构的方法包括：在所述第一开口的底部表面和侧壁表面形成第一导电层；在所述第一开口中形成位于第一导电层上的存储介质层；在所述第一开口中形成位于存储介质层上的第二导电层。
可选的，所述栅极结构具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区。
可选的，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，第一导电层在平行于栅极结构延伸方向上的数量为多个，各个第一导电层分别位于栅极结构一侧的各个源漏掺杂区表面且分立设置。
可选的，所述第一开口位于栅极结构的第一侧，所述第一开口还延伸至第一侧在平行于栅极结构延伸方向上相邻源漏掺杂区之间的基底上；形成所述第一导电层的方法包括：在所述第一开口的底部表面和侧壁表面形成第一初始导电层；去除相邻源漏掺杂区之间基底上的第一初始导电层，形成所述第一导电层。
可选的，所述第一开口位于栅极结构的第一侧；所述动态随机存储器的形成方法还包括：在所述层间介质层中形成第二开口，所述第二开口暴露出栅极结构第二侧的源漏掺杂区；在所述第二开口中形成位线层。
可选的，在形成所述第一开口的同时形成所述第二开口。
可选的，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，位线层在平行于栅极结构延伸方向上的数量为多个，各个位线层分别位于栅极结构第二侧的各个源漏掺杂区表面且分立设置。
可选的，所述第二开口还延伸至第二侧在平行于栅极结构延伸方向上相邻源漏掺杂区之间的基底上；形成所述位线层的方法包括：在所述第二开口的底部表面和侧壁表面形成初始位线层；去除相邻源漏掺杂区之间基底上的初始位线层，形成所述位线层。
可选的，所述存储结构为阻变存储结构，所述存储介质层的材料为阻变材料；或者，所述存储结构为相变存储结构，所述存储介质层的材料为相变材料；或者，所述存储结构为电容存储结构，所述存储介质层的材料为电容介质材料。
可选的，所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌；所述相变材料为硫属化物；或者，所述相变材料为含锗、锑和碲的合成材料；所述电容介质材料为氧化铪、氧化铝或氧化锆。
本发明还提供一种动态随机存储器，包括：基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；第一开口，位于层间介质层中，所述第一开口暴露出栅极结构一侧的源漏掺杂区；存储结构，位于所述第一开口中，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层上的存储介质层和位于存储介质层上的第二导电层。
可选的，所述存储结构为阻变存储结构，所述存储介质层的材料为阻变材料；或者，所述存储结构为相变存储结构，所述存储介质层的材料为相变材料；或者，所述存储结构为电容存储结构，所述存储介质层的材料为电容介质材料。
可选的，所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌；所述相变材料为硫属化物；或者：所述相变材料为含锗、锑和碲的合成材料；所述电容介质材料为氧化铪、氧化铝或氧化锆。
可选的，所述栅极结构具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区。
可选的，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，第一导电层在平行于栅极结构延伸方向上的数量为多个，各个第一导电层分别位于栅极结构一侧的各个源漏掺杂区表面且分立设置。
可选的，所述第一开口位于栅极结构的第一侧；所述动态随机存储器还包括：第二开口，贯穿层间介质层且暴露出栅极结构第二侧的源漏掺杂区；位线层，位于第二开口中。
可选的，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，位线层在平行于栅极结构延伸方向上的数量为多个，各个位线层分别位于栅极结构第二侧的各个源漏掺杂区表面且分立设置。
可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构横跨所述鳍部；所述源漏掺杂区分别位于所述栅极结构两侧的鳍部中。
可选的，所述基底为平面式的半导体衬底。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的动态随机存储器的形成方法中，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面，且在所述层间介质层中形成暴露出栅极结构一侧的源漏掺杂区的第一开口。在第一开口中形成存储结构后，存储结构能够和栅极结构一侧的源漏掺杂区直接接触。因此存储结构和源漏掺杂区之间无需通过多层互联进行电学连接，使得动态随机存储器的形成方法得到简化。
进一步，所述存储介质层的材料为阻变材料或相变材料，形成的存储位稳定，存储结构不会因为失去电源而丢失存储信息。使得动态随机存储器的存储性能较好。
本发明技术方案提供的动态随机存储器中，存储结构能够和栅极结构一侧的源漏掺杂区直接接触，因此存储结构和源漏掺杂区之间无需通过多层互联结构进行电学连接。使得动态随机存储器的形成工艺简化。
附图说明
图1是一种动态随机存储器的结构示意图；
图2至图5是本发明一实施例提供的动态随机存储器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的动态随机存储器的工艺较为复杂。
图1是一种动态随机存储器的结构示意图，动态随机存储器包括：半导体衬底100；位于半导体衬底100上的选择晶体管；位于选择晶体管上的互联结构；位于互联结构上介质层；贯穿介质层的沟槽，所述沟槽暴露出互联结构的顶部表面；位于沟槽中的电容结构150，所述电容结构150包括位于沟槽侧壁表面和底部表面的第一导电层、位于第一导电层表面的电容介质层、以及位于电容介质层表面的第二导电层。
所述选择晶体管包括：位于半导体衬底100上的栅极结构120；位于栅极结构120两侧半导体衬底100中的源漏掺杂区130。所述电容结构150通过所述互联结构与源漏掺杂区130电学连接。
然而，上述方法形成的动态随机存储器的工艺较为复杂，经研究发现，原因在于：
为了提高电容结构150的存储性能，需要使第一导电层、电容介质层和第二导电层在垂直于半导体衬底100表面方向的尺寸较大，因此需要在介质层中形成深度较深的沟槽。而深度较深的所述沟槽需要所在的介质层厚度较厚，厚度较厚的介质层并不适于作为CMOS前段工艺中所需形成的层间介质层，因此电容结构150不能在进行CMOS的前段工艺过程中形成，需要在形成CMOS器件之后，在CMOS器件上方形成所述电容结构150。因此电容结构150和源漏掺杂区130并不直接接触。为了实现电容结构150和源漏掺杂区130的电学连接，需要在电容结构150和源漏掺杂区130之间形成多层互联结构，因而导致动态随机存储器的形成工艺较为复杂。
在此基础上，本发明提供一种动态随机存储器的形成方法，包括：提供基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；在所述层间介质层中形成第一开口，所述第一开口暴露出栅极结构一侧的源漏掺杂区；在所述第一开口中形成存储结构，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层表面的存储介质层和位于存储介质层表面的第二导电层。
所述方法中，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面，且在所述层间介质层中形成暴露出栅极结构一侧的源漏掺杂区的第一开口。在第一开口中形成存储结构后，存储结构能够和栅极结构一侧的源漏掺杂区直接接触。因此存储结构和源漏掺杂区之间无需通过多层互联进行电学连接，使得动态随机存储器的形成方法得到简化。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图5是本发明一实施例提供的动态随机存储器形成过程的结构示意图。
参考图2，提供基底，所述基底上具有栅极结构220和层间介质层240，所述栅极结构220两侧的基底中分别具有源漏掺杂区230，所述层间介质层240位于栅极结构220、基底和源漏掺杂区230的表面。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200上的鳍部210。在其它实施例中，所述基底为平面式的半导体衬底。
所述半导体衬底200为形成动态随机存储器提供工艺平台。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅。半导体衬底200也可以是硅、锗、锗化硅等半导体材料。本实施例中，所述半导体衬底200的材料为单晶硅。
本实施例中，所述鳍部210通过图形化所述半导体衬底200而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层；图形化所述鳍部材料层，形成鳍部。
所述鳍部210的数量为一个或多个。当所述鳍部210的数量为多个时，鳍部210的排列方向垂直于鳍部210的延伸方向。
所述半导体衬底200上还具有隔离结构(未图示)，所述隔离结构覆盖平行于鳍部210延伸方向上的部分侧壁。所述隔离结构的表面低于所述鳍部210的顶部表面。所述隔离结构的材料为氧化硅。
本实施例中，所述栅极结构220横跨所述鳍部210，覆盖鳍部210的部分侧壁表面和部分顶部表面。
所述栅极结构220包括位于基底上的栅介质层和位于栅介质层上的栅电极层。具体的，所述栅介质层位于部分隔离结构上、覆盖鳍部210的部分侧壁表面和部分顶部表面。
本实施例中，所述栅介质层的材料为高K(大于3.9)介质材料，所述栅电极层的材料为金属。
所述层间介质层240的材料为氧化硅、氮氧化硅或碳氧化硅。所述层间介质层还位于隔离结构上。
本实施例中，形成所述栅极结构220、源漏掺杂区230和层间介质层240的步骤包括：在所述基底上形成伪栅极结构，所述伪栅极结构包括位于基底上的伪栅介质层和位于伪栅介质层上的伪栅电极层；在所述伪栅极结构两侧的基底中分别形成源漏掺杂区230；在基底上形成覆盖伪栅极结构侧壁且暴露出伪栅极结构的顶部表面的第一层间介质层，所述第一层间介质层还覆盖所述源漏掺杂区230；形成所述第一层间介质层后，去除所述伪栅电极层，形成凹槽；在所述凹槽中形成栅电极层；在所述第一层间介质层和栅电极层表面形成第二层间介质层；所述第二层间介质层和第一层间介质层构成层间介质层240。
所述伪栅电极层的材料为多晶硅。
当所述伪栅介质层的材料为氧化硅时，还包括：去除所述伪栅电极层后，去除所述伪栅介质层，形成凹槽；在所述凹槽中形成栅电极层之前，还包括：在所述凹槽的侧壁和底部形成栅介质层。
当所述伪栅介质层的材料为高K介质材料时，形成所述开口后，伪栅介质层构成栅介质层。
在其它实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。相应的，形成所述栅极结构、源漏掺杂区和层间介质层的步骤包括：在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成源漏掺杂区；形成层间介质层，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面。
所述栅极结构220具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区230。
参考图3，在所述层间介质层240中形成第一开口251，所述第一开口251暴露出栅极结构220一侧的源漏掺杂区230。
具体的，本实施例中，所述第一开口251位于栅极结构220的第一侧。
所述第一开口251用于容置存储结构。
本实施例中，还在层间介质层240中形成第二开口252，所述第二开口252暴露出栅极结构220第二侧的源漏掺杂区230。
所述第二开口251用于容置位线层。
本实施例中，在形成第一开口251的同时，形成第二开口252，使得工艺简化。在其它实施例中，分别形成第一开口和第二开口。
结合参考图4和图5，图5为图4基础上朝向层间介质层240的俯视图，图4为图5中沿切割线A-A1的剖面结构示意图，在所述第一开口251中形成存储结构260；在所述第二开口252中形成位线层270。
所述存储结构260包括位于第一开口251侧壁表面和底部表面的第一导电层261、位于第一导电层261上的存储介质层262和位于存储介质层262上的第二导电层263。
形成所述存储结构260的方法包括：在所述第一开口251的底部表面和侧壁表面形成第一导电层261；在所述第一开口251中形成位于第一导电层261上的存储介质层262；在所述第一开口251中形成位于存储介质层262上的第二导电层263。
本实施例中，所述栅极结构220第一侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，且所述栅极结构220第二侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，相应的，第一导电层261在平行于栅极结构220延伸方向上的数量为多个，各个第一导电层261分别位于栅极结构220第一侧的各个源漏掺杂区230表面且分立设置。在此情况下，栅极结构220第一侧的各个第一导电层251之间电学绝缘，栅极结构220第一侧的各个第一导电层251对应的存储结构能够独立工作。
在其它实施例中，所述栅极结构第一侧的源漏掺杂区的数量为一个，所述栅极结构第二侧的源漏掺杂区的数量为一个。
本实施例中，所述第一开口251还延伸至第一侧在平行于栅极结构220延伸方向上相邻源漏掺杂区230之间的基底上。
所述第一导电层261的材料包括金属。
本实施例中，形成所述第一导电层261的方法包括：在所述第一开口251的底部表面和侧壁表面形成第一初始导电层；去除相邻源漏掺杂区230之间的基底上的第一初始导电层，形成所述第一导电层261。
形成所述第一初始导电层的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。去除相邻源漏掺杂区230之间的基底上的第一初始导电层的工艺为有掩膜的刻蚀工艺。
本实施例中，所述第一初始导电层还位于第二开口252的侧壁和底部、以及层间介质层240上。在去除栅极结构220第一侧相邻源漏掺杂区230之间的基底上的第一初始导电层的同时，去除第二开口252中的全部第一初始导电层。所述第一导电层261还位于部分层间介质层240上。
本实施例中，所述存储介质层262还位于层间介质层240上。所述存储介质层262的形成方法包括：在所述第一开口251和第二开口252的侧壁和底部、以及层间介质层240上形成初始存储介质层，所述初始存储介质层位于第一导电层261上；去除所述第二开口252的侧壁和底部的初始存储介质层，形成存储介质层262。
形成所述初始存储介质层的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。去除所述第二开口252的侧壁和底部的初始存储介质层的工艺为有掩膜的刻蚀工艺。
在一个实施例中，所述存储介质层262的材料为阻变材料，所述存储结构260为阻变存储结构。所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌。
在另一个实施例中，所述存储介质层262的材料为相变材料，所述存储结构260为相变存储结构。所述相变材料为硫属化物，或者：所述相变材料为含锗、锑和碲的合成材料。
当所述存储介质层262的材料采用阻变材料或相变材料时，形成的存储位稳定，存储结构260不会因为失去电源而丢失存储信息，因此使得动态随机存储器的存储性能较好。
在又一个实施例中，所述存储介质层262的材料为电容介质材料，所述存储结构260为电容存储结构。所述电容介质材料为氧化铪、氧化铝或氧化锆。
本实施例中，在形成存储结构260的过程中形成位线层270。
本实施例中，所述第二导电层263还位于所述层间介质层240上。在形成第二导电层263的同时在所述第二开口252中形成位线层270。
所述第二导电层263的材料包括金属。
本实施例中，形成所述第二导电层263和位线层270方法包括：在所述第一开口251和第二开口252中形成导电膜。所述第一开口251中和层间介质层240上的导电膜构成第二导电层263，所述第二开口252中的导电膜构成位线层270。
形成所述导电膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。
本实施例中，所述第二开口252还延伸至第二侧在平行于栅极结构220延伸方向上相邻源漏掺杂区230之间的基底上。
本实施例中，所述栅极结构220第一侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，且所述栅极结构220第二侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，位线层270在平行于栅极结构220延伸方向上的数量为多个，各个位线层270分别位于栅极结构220第二侧的各个源漏掺杂区230表面且分立设置。
所述位线层270的材料包括金属。
本实施例中，形成所述第二导电层263和位线层270方法还包括：去除栅极结构220第二侧相邻源漏掺杂区230之间的基底上的导电膜，使各个源漏掺杂区230上的位线层270分立设置。
去除栅极结构220第二侧相邻源漏掺杂区230之间的基底上的导电膜的工艺为有掩膜的刻蚀工艺。
本实施例中，还包括：去除层间介质层240上的第二导电层263、存储介质层262和第一导电层261。去除层间介质层240上的第二导电层263、存储介质层262和第一导电层261的工艺为平坦化工艺，如化学机械研磨工艺。
本实施例中，去除层间介质层240上的第二导电层263、存储介质层262和第一导电层261后，位于第一开口251侧壁的所述第一导电层261的顶部表面齐平于层间介质层240的顶部表面。
需要说明的是，在其它实施例中，第一开口和第二开口分别形成，存储结构和位线层分别在不同的工艺制程中形成。相应的，形成位线层的方法包括：在所述第二开口的底部表面和侧壁表面、相邻源漏掺杂区之间基底上、以及层间介质层上形成初始位线层；去除相邻源漏掺杂区之间基底上、以及层间介质层上的初始位线层，形成所述位线层。
在其它实施例中，位于第一开口侧壁的第一导电层的顶部表面低于层间介质层的顶部表面。
相应的，当位于第一开口侧壁的第一导电层的顶部表面低于层间介质层的顶部表面时，形成所述第一导电层的方法包括：在所述第一开口的底部表面和侧壁表面、以及层间介质层上形成第一初始导电层；形成第一初始导电层后，在所述第一开口中形成牺牲层，所述牺牲层的表面低于所述层间介质层的顶部表面；以所述牺牲层为掩膜，去除位于第一开口部分侧壁、以及层间介质层上的第一初始导电层，形成所述第一导电层；然后去除所述牺牲层。
所述牺牲层的材料为有机聚合物，如抗反射涂层。
形成所述牺牲层的工艺为：在所述第一开口中和层间介质层上形成牺牲材料层；去除层间介质层上的牺牲材料层和所述第一开口中部分牺牲材料层，形成所述牺牲层。形成所述牺牲材料层的方法包括旋涂工艺。
本实施例中，所述牺牲层的表面低于或齐平于所述隔离结构的顶部表面。相应的，位于第一开口侧壁表面的第一导电层的顶部表面低于或齐平于所述隔离结构。使得当在垂直于鳍部延伸方向上排列多个鳍部时，各个鳍部中的第一导电层分立排列，因此各个鳍部中的第一导电层电学绝缘。同时使得第一开口侧壁的第一导电层的顶部表面低于层间介质层的顶部表面。
在其它实施例中，所述牺牲层的表面高于隔离结构的顶部表面且低于层间介质层的顶部表面。在此情况下，若需要使各个鳍部中的第一导电层分立排列，则需要采用单独的刻蚀工艺去除在垂直于鳍部延伸方向上相邻鳍部之间的第一初始导电层。
形成所述第一导电层后，形成存储介质层和第二导电层，所述存储介质层位于第一导电层表面和第一导电层暴露出的第一开口侧壁，所述第二导电层位于存储介质层表面。相应的，形成存储介质层和第二导电层的方法包括：在所述第一导电层表面、第一导电层暴露出的第一开口侧壁表面、以及层间介质层上形成初始存储介质层；在所述初始存储介质层表面形成第二初始导电层；去除层间介质层上的初始存储介质层和第二初始导电层，在第一开口中形成所述存储介质层和第二导电层。
由于位于第一开口侧壁的第一导电层的顶部表面低于层间介质层的顶部表面，因此使得存储介质层能够将第一导电层完全覆盖，因此连接第二导电层的导线无需准确对准第二导电层就能避免第二导电层和第一导电层发生短路，从而降低了连接第二导电层的导线的工艺难度。
本实施例中，所述层间介质层240位于栅极结构220、基底和源漏掺杂区230的表面，且在所述层间介质层240中形成暴露出栅极结构220一侧的源漏掺杂区230的第一开口251(参考图3)。在第一开口251中形成存储结构260后，存储结构260能够和栅极结构220一侧的源漏掺杂区230直接接触。因此存储结构260和源漏掺杂区230之间无需通过多层互联进行电学连接，使得动态随机存储器的形成方法得到简化。
本实施例中，所述位线层270还用于电学连接源漏掺杂区230和其它的半导体器件。
相应的，本实施例还提供一种采用上述方法形成的动态随机存储器，请继续结合参考图4和图5，包括：基底，所述基底上具有栅极结构220和层间介质层240，所述栅极结构220两侧的基底中分别具有源漏掺杂区230，所述层间介质层240位于栅极结构220、基底和源漏掺杂区230的表面；第一开口251(参考图3)，位于层间介质层240中，所述第一开口251暴露出栅极结构220一侧的源漏掺杂区230；存储结构260，位于第一开口251中，所述存储结构260包括位于第一开口251侧壁表面和底部表面的第一导电层261、位于第一导电层261上的存储介质层262和位于存储介质层262上的第二导电层263。
所述基底参照前述内容，不再详述。
所述栅极结构220的位置、结构和材料参照前述内容，不再详述。
所述源漏掺杂区230的位置和数量参照前述内容，不再详述。
所述存储结构260的材料为阻变存储结构，存储介质层262的材料为阻变材料；或者，所述存储结构260为相变存储结构，所述存储介质层262的材料为相变材料；或者，所述存储结构260为电容存储结构，所述存储介质层262的材料为电容介质材料。
所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌；所述相变材料为硫属化物；或者，所述相变材料为含锗、锑和碲的合成材料；所述电容介质材料为氧化铪、氧化铝或氧化锆。
所述栅极结构220具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区230。
所述第一开口251位于栅极结构220的第一侧。
当所述栅极结构220第一侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，且所述栅极结构220第二侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个时，第一导电层261在平行于栅极结构220延伸方向上的数量为多个，各个第一导电层261分别位于栅极结构220一侧的各个源漏掺杂区230表面且分立设置。
所述动态随机存储器还包括：第二开口252(参考图3)，贯穿层间介质层240且暴露出栅极结构220第二侧的源漏掺杂区230；位线层270，位于第二开口252中。
当所述栅极结构220第一侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个，且所述栅极结构220第二侧的源漏掺杂区230在平行于栅极结构220延伸方向上的数量为多个时，位线层270在平行于栅极结构220延伸方向上的数量为多个，各个位线层270分别位于栅极结构220第二侧的各个源漏掺杂区230表面且分立设置。
本实施例提供的动态随机存储器中，存储结构260能够和栅极结构220一侧的源漏掺杂区230直接接触，因此存储结构260和源漏掺杂区230之间无需通过多层互联结构进行电学连接。使得动态随机存储器的形成工艺简化。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种动态随机存储器的形成方法，其特征在于，包括：
提供基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；
在所述层间介质层中形成第一开口，所述第一开口暴露出栅极结构一侧的源漏掺杂区；
在所述第一开口中形成存储结构，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层上的存储介质层和位于存储介质层上的第二导电层。
2.根据权利要求1所述的动态随机存储器的形成方法，其特征在于，形成所述存储结构的方法包括：在所述第一开口的底部表面和侧壁表面形成第一导电层；在所述第一开口中形成位于第一导电层上的存储介质层；在所述第一开口中形成位于存储介质层上的第二导电层。
3.根据权利要求2所述的动态随机存储器的形成方法，其特征在于，所述栅极结构具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区。
4.根据权利要求3所述的动态随机存储器的形成方法，其特征在于，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，第一导电层在平行于栅极结构延伸方向上的数量为多个，各个第一导电层分别位于栅极结构一侧的各个源漏掺杂区表面且分立设置。
5.根据权利要求4所述的动态随机存储器的形成方法，其特征在于，所述第一开口位于栅极结构的第一侧，所述第一开口还延伸至第一侧在平行于栅极结构延伸方向上相邻源漏掺杂区之间的基底上；形成所述第一导电层的方法包括：在所述第一开口的底部表面和侧壁表面形成第一初始导电层；去除相邻源漏掺杂区之间基底上的第一初始导电层，形成所述第一导电层。
6.根据权利要求3所述的动态随机存储器的形成方法，其特征在于，所述第一开口位于栅极结构的第一侧；所述动态随机存储器的形成方法还包括：在所述层间介质层中形成第二开口，所述第二开口暴露出栅极结构第二侧的源漏掺杂区；在所述第二开口中形成位线层。
7.根据权利要求6所述的动态随机存储器的形成方法，其特征在于，在形成所述第一开口的同时形成所述第二开口。
8.根据权利要求6所述的动态随机存储器的形成方法，其特征在于，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，位线层在平行于栅极结构延伸方向上的数量为多个，各个位线层分别位于栅极结构第二侧的各个源漏掺杂区表面且分立设置。
9.根据权利要求8所述的动态随机存储器的形成方法，其特征在于，所述第二开口还延伸至第二侧在平行于栅极结构延伸方向上相邻源漏掺杂区之间的基底上；形成所述位线层的方法包括：在所述第二开口的底部表面和侧壁表面形成初始位线层；去除相邻源漏掺杂区之间基底上的初始位线层，形成所述位线层。
10.根据权利要求1所述的动态随机存储器的形成方法，其特征在于，所述存储结构为阻变存储结构，所述存储介质层的材料为阻变材料；或者，所述存储结构为相变存储结构，所述存储介质层的材料为相变材料；或者，所述存储结构为电容存储结构，所述存储介质层的材料为电容介质材料。
11.根据权利要求10所述的动态随机存储器的形成方法，其特征在于，所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌；所述相变材料为硫属化物；或者，所述相变材料为含锗、锑和碲的合成材料；所述电容介质材料为氧化铪、氧化铝或氧化锆。
12.一种动态随机存储器，其特征在于，包括：
基底，所述基底上具有栅极结构和层间介质层，所述栅极结构两侧的基底中分别具有源漏掺杂区，所述层间介质层位于栅极结构、基底和源漏掺杂区的表面；
第一开口，位于层间介质层中，所述第一开口暴露出栅极结构一侧的源漏掺杂区；
存储结构，位于所述第一开口中，所述存储结构包括位于第一开口侧壁表面和底部表面的第一导电层、位于第一导电层上的存储介质层和位于存储介质层上的第二导电层。
13.根据权利要求12所述的动态随机存储器，其特征在于，所述存储结构为阻变存储结构，所述存储介质层的材料为阻变材料；或者，所述存储结构为相变存储结构，所述存储介质层的材料为相变材料；或者，所述存储结构为电容存储结构，所述存储介质层的材料为电容介质材料。
14.根据权利要求13所述的动态随机存储器，其特征在于，所述阻变材料为氧化铪、氧化锆、氧化铜或氧化锌；所述相变材料为硫属化物；或者：所述相变材料为含锗、锑和碲的合成材料；所述电容介质材料为氧化铪、氧化铝或氧化锆。
15.根据权利要求12所述的动态随机存储器，其特征在于，所述栅极结构具有相对的第一侧和第二侧，所述第一侧和第二侧暴露出源漏掺杂区。
16.根据权利要求15所述的动态随机存储器，其特征在于，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，第一导电层在平行于栅极结构延伸方向上的数量为多个，各个第一导电层分别位于栅极结构一侧的各个源漏掺杂区表面且分立设置。
17.根据权利要求15所述的动态随机存储器，其特征在于，所述第一开口位于栅极结构的第一侧；所述动态随机存储器还包括：第二开口，贯穿层间介质层且暴露出栅极结构第二侧的源漏掺杂区；位线层，位于第二开口中。
18.根据权利要求17所述的动态随机存储器，其特征在于，当所述栅极结构第一侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个，且所述栅极结构第二侧的源漏掺杂区在平行于栅极结构延伸方向上的数量为多个时，位线层在平行于栅极结构延伸方向上的数量为多个，各个位线层分别位于栅极结构第二侧的各个源漏掺杂区表面且分立设置。
19.根据权利要求12所述的动态随机存储器，其特征在于，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构横跨所述鳍部；所述源漏掺杂区分别位于所述栅极结构两侧的鳍部中。
20.根据权利要求12所述的动态随机存储器，其特征在于，所述基底为平面式的半导体衬底。
CN201610994767.XA 2016-11-11 2016-11-11 动态随机存储器及其形成方法 Pending CN108075038A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610994767.XA CN108075038A (zh) 2016-11-11 2016-11-11 动态随机存储器及其形成方法
EP17200237.0A EP3321984A1 (en) 2016-11-11 2017-11-07 Dynamic random access memory and fabrication method thereof
US15/805,851 US10685962B2 (en) 2016-11-11 2017-11-07 Dynamic random access memory and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610994767.XA CN108075038A (zh) 2016-11-11 2016-11-11 动态随机存储器及其形成方法

Publications (1)

Publication Number Publication Date
CN108075038A true CN108075038A (zh) 2018-05-25

Family

ID=60293756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610994767.XA Pending CN108075038A (zh) 2016-11-11 2016-11-11 动态随机存储器及其形成方法

Country Status (3)

Country Link
US (1) US10685962B2 (zh)
EP (1) EP3321984A1 (zh)
CN (1) CN108075038A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909001A (zh) * 2021-04-07 2021-06-04 芯盟科技有限公司 动态随机存取存储器及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102490277B1 (ko) * 2017-09-26 2023-01-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11532669B2 (en) * 2019-08-23 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11573957B2 (en) 2019-12-09 2023-02-07 Salesforce.Com, Inc. Natural language processing engine for translating questions into executable database queries
US11587935B2 (en) * 2020-04-03 2023-02-21 Nanya Technology Corporation Semiconductor device with embedded storage structure and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187693A (zh) * 1997-01-09 1998-07-15 联华电子股份有限公司 动态随机存取存储器绝缘层上有硅的结构和制作方法
US5808855A (en) * 1995-12-04 1998-09-15 Chartered Semiconductor Manufacturing Pte Ltd Stacked container capacitor using chemical mechanical polishing
JP2008047931A (ja) * 2007-09-18 2008-02-28 Toshiba Corp 半導体装置の製造方法
CN101315811A (zh) * 2008-07-22 2008-12-03 中国科学院上海微系统与信息技术研究所 动态相变存储器
US20110241166A1 (en) * 2010-03-30 2011-10-06 Globalfoundries Inc. Semiconductor Device Comprising a Capacitor Formed in the Contact Level
CN104752432A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 嵌入式动态随机存储器单元及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2621181B2 (ja) * 1987-06-12 1997-06-18 日本電気株式会社 Ｍｉｓ型半導体記憶装置
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US7605033B2 (en) * 2004-09-01 2009-10-20 Micron Technology, Inc. Low resistance peripheral local interconnect contacts with selective wet strip of titanium
WO2008087499A1 (en) * 2007-01-17 2008-07-24 Stmicroelectronics Crolles 2 Sas Manufacturing method of dram capacitors and corresponding device
US8665629B2 (en) * 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
TWI455250B (zh) * 2009-10-14 2014-10-01 Inotera Memories Inc 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9455195B2 (en) * 2014-12-05 2016-09-27 International Business Machines Corporation Method of forming performance optimized gate structures by silicidizing lowered source and drain regions
KR102290538B1 (ko) * 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102449901B1 (ko) * 2015-06-23 2022-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
KR102551745B1 (ko) * 2016-11-09 2023-07-06 삼성전자주식회사 반도체 장치
CN108074871B (zh) * 2016-11-11 2020-06-09 中芯国际集成电路制造(上海)有限公司 动态随机存储器及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808855A (en) * 1995-12-04 1998-09-15 Chartered Semiconductor Manufacturing Pte Ltd Stacked container capacitor using chemical mechanical polishing
CN1187693A (zh) * 1997-01-09 1998-07-15 联华电子股份有限公司 动态随机存取存储器绝缘层上有硅的结构和制作方法
JP2008047931A (ja) * 2007-09-18 2008-02-28 Toshiba Corp 半導体装置の製造方法
CN101315811A (zh) * 2008-07-22 2008-12-03 中国科学院上海微系统与信息技术研究所 动态相变存储器
US20110241166A1 (en) * 2010-03-30 2011-10-06 Globalfoundries Inc. Semiconductor Device Comprising a Capacitor Formed in the Contact Level
CN104752432A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 嵌入式动态随机存储器单元及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909001A (zh) * 2021-04-07 2021-06-04 芯盟科技有限公司 动态随机存取存储器及其形成方法
CN112909001B (zh) * 2021-04-07 2022-05-10 芯盟科技有限公司 动态随机存取存储器及其形成方法

Also Published As

Publication number Publication date
US20180138183A1 (en) 2018-05-17
US10685962B2 (en) 2020-06-16
EP3321984A1 (en) 2018-05-16

Similar Documents

Publication Publication Date Title
US11251369B2 (en) Semiconductor constructions
CN108389861B (zh) 半导体元件及其形成方法
CN106876397B (zh) 三维存储器及其形成方法
CN108075038A (zh) 动态随机存储器及其形成方法
CN103903994B (zh) 包括气隙的半导体器件及其制造方法
CN205542903U (zh) 非易失性集成电路存储器单元和电阻性随机存取存储结构
CN108933136A (zh) 半导体结构、存储器结构及其制备方法
CN109716521A (zh) 用于三维存储器件的接触结构
CN110010607B (zh) 非挥发性存储器结构及其制造方法
CN106159086A (zh) Rram器件
CN106847789A (zh) 导电结构、包含导电结构的系统及装置，及相关方法
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN105448840B (zh) 半导体结构的形成方法
CN203760476U (zh) 半导体器件
JP4743371B2 (ja) キャパシタ電極と接するプラグを有する半導体素子及びその製造方法
CN108346666A (zh) 半导体元件及其制作方法
CN111403405B (zh) 一种3d nand存储结构及其制备方法
TWI713029B (zh) 電阻式記憶體裝置及其製造方法
CN108022933A (zh) 闪存器件及其制造方法
CN108074871A (zh) 动态随机存储器及其形成方法
CN109427786A (zh) 半导体存储装置及其制作工艺
CN209045568U (zh) 晶体管和半导体存储器
CN105990392A (zh) 电阻式随机存取存储器及其制造方法
CN106298481A (zh) 相变存储器及其形成方法
CN110707089B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525