CN110707089B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN110707089B
CN110707089B CN201910847366.5A CN201910847366A CN110707089B CN 110707089 B CN110707089 B CN 110707089B CN 201910847366 A CN201910847366 A CN 201910847366A CN 110707089 B CN110707089 B CN 110707089B
Authority
CN
China
Prior art keywords
layer
substrate
protective
material layer
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910847366.5A
Other languages
English (en)
Other versions
CN110707089A (zh
Inventor
王启光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910847366.5A priority Critical patent/CN110707089B/zh
Publication of CN110707089A publication Critical patent/CN110707089A/zh
Application granted granted Critical
Publication of CN110707089B publication Critical patent/CN110707089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体器件的制备方法，包括：提供基底，所述基底的端部形成有N层台阶，一层所述台阶的水平面与相邻层所述台阶的竖直面相连形成角落；在所述基底的顶表面上形成阻挡层；形成覆盖所述角落的保护层，所述保护层具有覆盖所述竖直面的侧部和沿远离所述竖直面的方向延伸的延伸部，所述延伸部覆盖部分所述水平面；以所述阻挡层和所述保护层为掩膜对所述基底进行刻蚀，以形成新的台阶；去除所述延伸部后，继续沿着所述阻挡层和所述保护层对所述基底进行刻蚀，以再次形成新的台阶。本发明解决了由于曝光和刻蚀的次数刻蚀较多，三维存储器的制备速度较低，制备成本增加的技术问题。

Description

半导体器件的制备方法
技术领域
本发明属于半导体技术领域，具体涉及半导体器件的制备方法。
背景技术
三维存储器(NAND)是一种比硬盘驱动器更好的存储设备，具有功耗低、质量轻等优点，其中，三维(3D)结构的NAND存储器因是将存储单元三维地布置在衬底之上而具有集成密度高、存储容量大，从而在电子产品中得到了更广泛的应用。
传统三维存储器台阶结构的制备方法为对堆叠结构的多个堆叠对进行逐层刻蚀，每次刻蚀的厚度为一层堆叠对，随着堆叠结构越来越高，曝光和刻蚀的次数也随着增加，三维存储器的制作速度降低，制备成本增加。
发明内容
本发明提供了一种半导体器件的制备方法，以解决由于曝光和刻蚀的次数刻蚀较多，半导体器件的制备速度较低，制备成本增加的技术问题。
本发明提供了一种半导体器件的制备方法，包括：
提供基底，所述基底的端部形成有N层台阶，一层所述台阶的水平面与相邻层所述台阶的竖直面相连形成角落；
在所述基底的顶表面上形成阻挡层；
形成覆盖所述角落的保护层，所述保护层具有覆盖所述竖直面的侧部和沿远离所述竖直面的方向延伸的延伸部，所述延伸部覆盖部分所述水平面；
以所述阻挡层和所述保护层为掩膜对所述基底进行刻蚀，以形成新的台阶；
去除所述延伸部后，继续沿着所述阻挡层和所述保护层对所述基底进行刻蚀，以再次形成新的台阶。
其中，所述保护层为L型。
其中，所述保护层的形成方法包括：
形成覆盖所述基底和阻挡层的第一保护材料层，所述第一保护材料层与所述台阶共形；
形成覆盖所述第一保护材料层的第二保护材料层，所述第二保护材料层与第一保护材料层共形；
去除部分所述第二保护材料层，以形成侧墙；
以所述侧墙为掩膜对所述第一保护材料层进行刻蚀，以形成所述保护层；
去除所述侧墙。
其中，所述第一保护材料层的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，所述第二保护材料层的材料为无定型碳或多晶硅。
其中，所述半导体器件为三维存储器。
其中，所述基底包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括若干堆叠对，所述堆叠对包括绝缘层和位于所述绝缘层上的牺牲层，所述若干堆叠对的端部形成有所述N层台阶；
形成所述阻挡层之前，至少一个所述堆叠对形成顶层的所述台阶，两个以上的所述堆叠对形成其他层的所述台阶。
其中，仅一个所述堆叠对形成顶层的所述台阶。
其中，所述保护层的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，所述牺牲层的材料为氮化硅、无定型硅或多晶硅。
其中，所述制备方法还包括：
去除所述保护层和阻挡层；
去除所述牺牲层后，在所述牺牲层所在的位置形成金属栅；
形成覆盖所述台阶和所述基底顶表面的介质层；
在所述介质层内形成若干导电插塞，若干所述导电插塞分别与所述金属栅的端部电连接。
综上所述，本发明首先通过提供基底，基底的端部形成有N层台阶，至少一个堆叠对形成顶层的台阶，两个以上的堆叠对形成其他层的台阶，然后通过保护层的形成与刻蚀、以及台阶的刻蚀，实现台阶数量上的翻倍，以新的台阶结构，减少了掩膜层的沉积、刻蚀次数和去除掩膜层的工序，提高了三维存储器中台阶结构的形成速度，提高生产效率，降低成本。且由于本申请的刻蚀的次数大幅度减少，上层的位线不会受到损伤。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例中所需要使用的附图进行说明。
图1-5为传统方法制备的三维存储器的示意图。
图6是本发明提供的一种三维存储器的制备方法流程示意图。
图7是本发明的基底上形成掩膜层的结构示意图。
图8是本发明的基底上形成阻挡层的结构示意图。
图9是本发明的基底上形成第一保护材料层的结构示意图。
图10是本发明的第一保护材料层上形成第二保护材料层的结构示意图。
图11是本发明的第二保护材料层形成侧墙的结构示意图。
图12是本发明的第一保护材料层形成保护层的结构示意图。
图13是本发明的保护层上去除侧墙的结构示意图。
图14是本发明的基底形成新的台阶的结构示意图。
图15是本发明的保护层去除延伸部的结构示意图。
图16是本发明再次形成新的台阶的结构示意图。
图17是本发明的新的台阶去除侧部的结构示意图。
图18是本发明的台阶上形成介质层的结构示意图。
图19是本发明的介质层上形成接触孔的结构示意图。
图20是本发明的接触孔内形成导电插塞的结构示意图。
具体实施方式
以下是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
本发明提供一种半导体器件的制备方法，制备出的半导体器件包括但不限于三维存储器。如下将以三维存储器的制备方法为例进行说明。
在描述本发明的具体实施方式之前，先简单介绍下传统的制备三维存储器的方法。其一般过程为：如图1-图5所示，在衬底101上形成堆叠结构102，堆叠结构102包括多个依次层叠设置的堆叠对103，在堆叠结构102上形成光阻层30，光刻光阻层30以形成图案化的光阻层30，以图形化的光阻30为掩膜，对堆叠结构102进行刻蚀，每次的刻蚀厚度为一个堆叠对103，经过多次对光阻的修剪和对堆叠结构102的刻蚀，形成台阶结构。由此可知，上述方法每刻蚀一次，在原有的基础上增加一级台阶，并且都要经过沉积光阻、图案化光阻和刻蚀堆叠结构102的步骤，在实际应用中，过程繁琐，效率低下，制作工艺成本较高。且由于逐层刻蚀，曝光和刻蚀的次数较多，容易使得上层的位线由于过刻蚀而受到损伤。
基于上述问题，本发明提供一种半导体器件的制备方法。请参阅图6，图6为本发明提供的一种半导体器件的制备方法的流程图。本申请首先通过基底20的端部形成有N层台阶，然后通过保护层601的形成与刻蚀、以及台阶201的刻蚀，实现台阶数量上的翻倍，减少掩膜层的沉积、刻蚀次数和去除掩膜层的工序，提高三维存储器中台阶结构的形成速度，提高生产效率。
半导体器件的制备方法的过程在图6中示出。如图6所示，该方法可以大致概括为如下过程：提供基底20(S1)，形成阻挡层40(S2)，形成保护层601(S3)，形成台阶80(S4)，再次形成新的台阶90(S5)。以下将分别描述。
该方法首先执行S1操作，提供基底20。
S1，请参阅图7-图8，提供基底20，基底20的端部形成有N层台阶，一层台阶的水平面与相邻层台阶的竖直面相连形成角落A。基底20包括衬底101和位于衬底101上的堆叠结构102，堆叠结构102包括若干堆叠对103，堆叠对103包括绝缘层103a和位于绝缘层103a上的牺牲层103b，若干堆叠对103的端部形成有N层台阶。形成阻挡层40之前，至少一个堆叠对103形成顶层的台阶202，两个以上的堆叠对102形成其他层的台阶201。在一个具体的实施例中，仅一个堆叠103对形成顶层的台阶202，除了顶层的其它层台阶201均包括的堆叠对103的个数相同，均为m个堆叠对103，每个堆叠对103包括一层绝缘层103a与一层牺牲层103b。m可以为奇数，也可以为偶数。角落A为“L”型。角落A包括竖直面A1以及与竖直面A1连接的水平面A2。
本申请中，请继续参阅图7-图8，所述N层台阶的形成方法包括：
S11，提供基底20。
S12，在基底20上形成掩膜层50，掩膜层50使得基底20的部分顶表面露出。
S13，以掩膜层50为掩膜刻蚀基底20以形成一层台阶202，台阶202包括一个堆叠对103。
S14，在基底20上形成另一掩膜层，另一掩膜层使得基底20的部分顶表面露出。此步骤中，另一掩膜层覆盖掩膜50或者不覆盖掩膜50。
S15，以另一掩膜层为掩膜刻蚀基底20以形成新的台阶201，台阶201包括至少两个堆叠对103。
S16，去除部分另一掩膜层后，继续以另一掩膜层为掩膜刻蚀基底20以再次形成新的台阶201。
S17，第N-2次去除部分另一掩膜层后，继续以另一掩膜层为掩膜刻蚀基底20以形成N层台阶。
衬底101的材质例如为硅，当然还可以为其他含硅的衬底，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底101内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构102为层叠设置的堆叠对103，堆叠对103包括交替层叠绝缘层103a和牺牲层103b，每个堆叠对103中的绝缘层靠近衬底101，每个堆叠对103中的牺牲层103b背离衬底101。可以采用化学气相沉积(Chemical VaporDeposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底101上交替沉积。绝缘层103a例如由氧化硅构成，牺牲层103b例如由氮化硅构成，其会在后续工艺中会被金属替换而作为金属栅103c。绝缘层103a还可以为氮氧化硅等，牺牲层103b还可以为无定型硅、多晶硅等。
在上述S1之后，根据本发明实施例的方法继续执行S2，以形成阻挡层40。
S2，请继续参阅图8，在基底20的顶表面上形成阻挡层40。也就是说，在顶层台阶202的表面上形成阻挡层40。阻挡层40可以直接形成在顶层台阶202的表面上。
在上述S2之后，根据本发明实施例的方法继续执行S3，以形成保护层601。
S3，请参阅图13，形成覆盖角落的保护层601，保护层601具有覆盖竖直面A1的侧部601a和沿远离竖直面A1的方向延伸的延伸部601b，延伸部601b覆盖部分水平面A2。保护层601为L型。在每个角落A上形成保护体601后，每个角落A的部分边缘水平面A2露出。角落A的部分边缘水平面A2露出的面积为角落A整个水平面A2面积的1/m。
本步骤中，根据每个台阶201包含的堆叠对103的个数，确定角落A边缘水平面A2的露出面积，即确定保护层601覆盖的下层台阶201的面积，确定下层台阶201的边缘水平面A2露出的面积。如每个台阶201的堆叠对103的个数为3，保护层601覆盖角落A水平面A2的面积为整个角落A水平面A2面积的2/3，角落A露出的边缘水平面A2的面积为整个角落A水平面A2面积的1/3，即保护层601覆盖的下层台阶201面积的2/3，下层台阶201的边缘水平面A2露出的面积为1/3。
在上述S3之后，根据本发明实施例的方法继续执行S4，以形成新的台阶80。
S4，请参阅图14，以阻挡层40和保护层601为掩膜对基底20进行刻蚀，以形成新的台阶80。本步骤中，本步骤中，在刻蚀基底20时，由于阻挡层40的保护，顶层台阶层202不会被刻蚀；由于保护层601形成在角落A上，角落A的侧面A1与未露出的底面A2被保护，角落A边缘露出的水平面A2被刻蚀，刻蚀后的基底20形成新的台阶80。本步骤中，角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m。在一个具体的实施例中，m＝3。
在上述S4之后，根据本发明实施例的方法继续执行S5，以再次形成新的台阶90。
S5，请参阅图15-图16，去除延伸部601b后，继续沿着阻挡层40和保护层601对基底20进行刻蚀，以再次形成新的台阶90。
本步骤中，请参阅图15，首先刻蚀多个角落A水平面A2上的延伸部601b以形成刻蚀后的保护层601，刻蚀后的保护层601为竖直面A1的侧部601a，侧部601a使得多个角落A的部分边缘水平面A2露出。从而，在刻蚀保护层601时，也是根据每个台阶201包含的堆叠对103的个数，确定角落A边缘水平面A2的露出面积。如每个台阶201的堆叠对103的个数为3，角落A露出的边缘水平面A2的面积仍然为1/3。
在一个具体的实施例中，保护层601的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，牺牲层的材料为氮化硅、无定型硅或多晶硅。保护层601与牺牲层的刻蚀选择比较大，从而在刻蚀延伸部601b时，将仅仅刻蚀延伸部601b，不会刻蚀牺牲层103b，进而避免了对台阶80的破坏，使得后续的工艺可以稳定进行。
在形成新的台阶之前，保护层601覆盖的角落A的边缘水平面A2的面积为1/m，在一个具体的实施例中，保护层601覆盖的角落A的边缘水平面A2的面积为1/3，形成新的台阶结构90后，就可以将保护层601的侧部601a去除。
从而，本发明中，首先通过提供基底20，基底20的端部形成有N层台阶，至少一个堆叠对形成顶层的台阶202，两个以上的堆叠对103形成其他层的台阶201，然后通过保护层601的形成与刻蚀、以及台阶201的刻蚀，实现台阶数量上的翻倍，以新的台阶结构，减少了掩膜层50的沉积、刻蚀次数和去除掩膜层50的工序，提高了三维存储器中台阶结构的形成速度，提高生产效率，降低成本。且由于本申请的刻蚀的次数大幅度减少，上层的位线不会受到损伤。
在上述S5之后，根据本发明实施例的方法继续执行S6，以形成导电插塞130。
在步骤S6中，请参阅图17-图20，导电插塞130的制成方法具体包括S61-S64。导电插塞130的制成方法具体包括S61-S64。
S61，请参阅图17，去除保护层601和阻挡层40。本步骤中，去除的保护层601为保护层601的侧部601a。
S62，去除牺牲层103b后，在牺牲层103b所在的位置形成金属栅103c。
S63，请参阅图18，形成覆盖台阶90和基底20顶表面的介质层120。介质层120覆盖整个台阶。介质层120可通过化学机械研磨形成。
S64，请参阅图19-图20，在介质层120内形成若干导电插塞130，若干导电插塞130分别与金属栅103c的端部电连接。具体的，在介质层120中形成延伸至每个堆叠对103的接触孔120a。接触孔120a通过刻蚀形成。刻蚀方法包括干法刻蚀或者湿法刻蚀。在接触孔120a内形成导电插塞130。导电插塞130用于将台阶90引出来与其他部件导通。
本申请中，保护层601可以通过至少如下三种方法形成：
第一种：
S31，形成覆盖基底20和阻挡层40的第一保护材料层60，第一保护材料层60与台阶201共形。
S32，刻蚀第一保护材料层60以形成保护层601，且使得角落A的部分边缘水平面A2露出。本步骤也使得阻挡层40露出。且需刻蚀形成的角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m。也就是说，当一层台阶201包括的堆叠对103的个数为3时，角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/3。
第二种：
S33，形成覆盖基底20和阻挡层40的第一保护材料层60，第一保护材料层60与台阶201共形。
S34，请参阅图11，在第一保护材料层60的侧壁上形成侧墙701，以侧墙701为掩膜，刻蚀第一保护材料层60以形成保护层601。本步骤也使得阻挡层40露出。本步骤中，第一保护材料层60跟随基底20的变化趋势发生变化，即第一保护材料层60也为“台阶结构”型。且第一保护材料层60的厚度在角落A的底面A2与侧面A1上基本相等。从而当第一保护材料层60也为“台阶结构”型时，侧墙701可在第一保护材料层60的侧壁上形成，且侧墙701使得第一保护材料层60露出的面积为1/m。从而，在以侧墙701为掩膜，刻蚀第一保护材料层60以形成保护层601时，侧墙701可使得角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m。在本步骤中，第一保护材料层60与侧墙701的刻蚀选择比不同，从而在刻蚀第一保护材料层60时，侧墙701可以不被刻蚀，或者刻蚀的量较少。
在一种具体的实施方式中，第一保护材料层60的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，侧墙701的材料为无定型碳或多晶硅。第一保护材料层60与侧墙701的刻蚀选择比差距较大。
第三种：
S35，请参阅图9，形成覆盖基底20和阻挡层40的第一保护材料层60，第一保护材料层60与台阶201共形。
S36，请参阅图10，形成覆盖第一保护材料层60的第二保护材料层70，第二保护材料层70与第一保护材料层60共形。本步骤中，第一保护材料层60跟随台阶201的变化趋势发生变化，第二保护材料层70跟随第一保护材料层60的变化趋势发生变化，即第一保护材料层60为“台阶结构”型，第二保护材料层70也为“台阶结构”型。且第二保护材料层70的厚度在第一保护材料层60的底面与侧面上基本相等。
S37，请参阅图11，去除部分第二保护材料层70，以形成侧墙701。本步骤中，刻蚀角落A底面A2上的第二保护材料层70，以形成设于第一保护材料层60侧壁上的侧墙701。本步骤中，刻蚀角落A底面A2上的第二保护材料层70，也即是刻蚀第一保护材料层60底面上的第二保护材料层70。第一保护材料层60与第二保护材料层70的刻蚀选择比不同，从而在刻蚀第二保护材料层70时，第一保护材料层60可以不被刻蚀，或者刻蚀的量较少。
在一个具体的实施例中，第一保护材料层60的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，第二保护材料层70的材料为无定型碳或多晶硅。第一保护材料层60与第二保护材料层70的刻蚀选择比差距较大。
S38，请参阅图12，以侧墙701为掩膜对第一保护材料层60进行刻蚀，以形成保护层601。本步骤也使得阻挡层40露出。该步骤与步骤S34类似，在此不再赘述。
请参阅图13，去除侧墙701。
上述三种方法中，保护层601的第一种形成方式简单，但是第一种方法控制形成的角落A的部分边缘水面A2露出的面积为角落A水平面A2面积的1/m较难；保护层601的第二种形成方式虽然可通过侧墙701的设置控制角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m，但是侧墙701的直接形成工艺较难，成本较高；保护层601的第三种形成方式虽然工艺流程长，但是工艺较为成熟，成本低，且可通过第二保护材料层70刻蚀后形成的侧墙701控制角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m。在一个具体的实施例中，m为3。
在实际的工艺生产中，保护层601的第三种方法工艺较为成熟，成本低，且可以精确控制角落A的部分边缘水平面A2露出的面积为角落A水平面A2面积的1/m，为实际生产中采用较多的工艺。
请参阅图19，除了上述三维存储器的制备方法，本发明实施例还提供了一种三维存储器。本发明实施例的三维存储器及三维存储器的制备方法都可以实现本发明的优点，二者可以一起使用，当然也可以单独使用，本发明对此没有特别限制。例如，作为一种选择，下文提供的三维存储器可由上述的三维存储器制备方法所形成。
至于该三维存储器件的效果及各结构已在上文有介绍，这里不再描述。
本发明实施例提供了一种电子设备，包括本发明实施例提供的三维存储器。具体而言，电子设备可以为电子计算机、智能手机、智能电视、智能机顶盒、智能路由器、电子数码相机等具有存储装置的设备。本实施例的电子设备通常还包括处理器、输入输出装置、显示装置等。本发明实施例提供的三维存储器通过封装等工艺制作形成闪存等存储装置，存储装置用于存储文件或数据，并供处理器调用。具体而言，处理器可以向存储装置，即本实施例的三维存储器中写入数据，也可以从存储装置，即本实施例的三维存储器中读取数据。输入输出装置用于输入指令或输出信号，显示装置将信号可视化，实现电子设备的各种功能。本发明实施例提供的电子设备，通过采用本发明实施例提供的三维存储器，不仅极大地降低了电子设备的制备时间与制备成本，而且还提高了电子设备的稳定性能与存储性能。
以上对本发明实施方式所提供的内容进行了详细介绍，本文对本发明的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种半导体器件的制备方法，其特征在于，包括：
提供基底，所述基底的端部形成有N层台阶，一层所述台阶的水平面与相邻层所述台阶的竖直面相连形成角落；
在所述基底的顶表面上形成阻挡层；
形成覆盖所述角落的保护层，所述保护层为L型，所述保护层具有侧部和延伸部，所述侧部沿平行于所述竖直面的方向延伸，且覆盖所述竖直面和所述水平面朝向所述竖直面的部分，所述延伸部的厚度小于所述侧部的厚度，所述延伸部沿远离所述侧部的方向延伸，且覆盖所述水平面朝向所述侧部的部分；
以所述阻挡层和所述保护层为掩膜对所述基底进行刻蚀，以形成新的台阶；
去除所述延伸部后，继续沿着所述阻挡层和所述保护层对所述基底进行刻蚀，以再次形成新的台阶。
2.根据权利要求1所述的制备方法，其特征在于，所述保护层的形成方法包括：
形成覆盖所述基底和阻挡层的第一保护材料层，所述第一保护材料层与所述台阶共形；
形成覆盖所述第一保护材料层的第二保护材料层，所述第二保护材料层与第一保护材料层共形；
去除部分所述第二保护材料层，以形成侧墙；
以所述侧墙为掩膜对所述第一保护材料层进行刻蚀，以形成所述保护层；
去除所述侧墙。
3.根据权利要求2所述的制备方法，其特征在于，所述第一保护材料层的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，所述第二保护材料层的材料为无定型碳或多晶硅。
4.根据权利要求1所述的制备方法，其特征在于，所述半导体器件为三维存储器。
5.根据权利要求4所述的制备方法，其特征在于，所述基底包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括若干堆叠对，所述堆叠对包括绝缘层和位于所述绝缘层上的牺牲层，所述若干堆叠对的端部形成有所述N层台阶；
形成所述阻挡层之前，至少一个所述堆叠对形成顶层的所述台阶，两个以上的所述堆叠对形成其他层的所述台阶。
6.根据权利要求5所述的制备方法，其特征在于，仅一个所述堆叠对形成顶层的所述台阶。
7.根据权利要求5所述的制备方法，其特征在于，所述保护层的材料为氧化铝、氧化铪、氧化锆或者氧化钛中的至少一种，所述牺牲层的材料为氮化硅、无定型硅或多晶硅。
8.根据权利要求5所述的制备方法，其特征在于，所述制备方法还包括：
去除所述保护层和阻挡层；
去除所述牺牲层后，在所述牺牲层所在的位置形成金属栅；
形成覆盖所述台阶和所述基底顶表面的介质层；
在所述介质层内形成若干导电插塞，若干所述导电插塞分别与所述金属栅的端部电连接。
CN201910847366.5A 2019-09-06 2019-09-06 半导体器件的制备方法 Active CN110707089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910847366.5A CN110707089B (zh) 2019-09-06 2019-09-06 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910847366.5A CN110707089B (zh) 2019-09-06 2019-09-06 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN110707089A CN110707089A (zh) 2020-01-17
CN110707089B true CN110707089B (zh) 2022-11-18

Family

ID=69195158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910847366.5A Active CN110707089B (zh) 2019-09-06 2019-09-06 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN110707089B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118084349A (zh) * 2024-04-29 2024-05-28 四川虹基光玻新材料科技有限公司 Ar和af膜层结构及ar和af镀膜玻璃产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591406A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand中台阶的形成方法
CN107968094A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种用于3d nand闪存的台阶结构成形工艺
CN109155317A (zh) * 2018-05-18 2019-01-04 长江存储科技有限责任公司 三维存储器件中的阶梯形成

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591406A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种3d nand中台阶的形成方法
CN107968094A (zh) * 2017-11-21 2018-04-27 长江存储科技有限责任公司 一种用于3d nand闪存的台阶结构成形工艺
CN109155317A (zh) * 2018-05-18 2019-01-04 长江存储科技有限责任公司 三维存储器件中的阶梯形成

Also Published As

Publication number Publication date
CN110707089A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
US10672711B2 (en) Word line contact structure for three-dimensional memory devices and fabrication methods thereof
US20230215761A1 (en) Air gaps in memory array structures
US20130270625A1 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
KR20190122821A (ko) 3차원 메모리 소자를 위한 트렌치 구조
JP2020513225A (ja) ３次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法
JP2014053615A (ja) 半導体装置及びその製造方法
CN109887917B (zh) 电子设备、三维存储器及其制作方法
CN109727908A (zh) 3d nand存储器件中导电插塞的形成方法及3d nand存储器件
TW201436102A (zh) 3d陣列的大馬士革導體
CN111430361A (zh) 一种3d nand存储器件的制造方法
TW202137514A (zh) 立體記憶體元件和製作方法
WO2022148067A1 (zh) 半导体结构及其制作方法
CN109273456B (zh) 三维存储器的制造方法
CN110707089B (zh) 半导体器件的制备方法
TWI575714B (zh) 三維記憶體
KR102647874B1 (ko) 3차원 메모리 디바이스 및 그 제조 방법
CN111492482B (zh) 三维存储器件及其制作方法
TWI440138B (zh) 記憶體及其製作方法
TWI647819B (zh) 立體記憶體元件及其製作方法
CN110473877B (zh) 三维存储器的制备方法、三维存储器及电子设备
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
TW201635608A (zh) 記憶體裝置及其製造方法
CN113066795B (zh) 一种半导体器件及其制备方法
CN220108614U (zh) 一种半导体器件
CN114639638B (zh) 半导体结构的制作方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant