CN107591406A - 一种3d nand中台阶的形成方法 - Google Patents
一种3d nand中台阶的形成方法 Download PDFInfo
- Publication number
- CN107591406A CN107591406A CN201710775215.4A CN201710775215A CN107591406A CN 107591406 A CN107591406 A CN 107591406A CN 201710775215 A CN201710775215 A CN 201710775215A CN 107591406 A CN107591406 A CN 107591406A
- Authority
- CN
- China
- Prior art keywords
- layer
- composite bed
- side wall
- etching
- middle section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明实施例提供一种3D NAND中台阶的形成方法，该方法包括：刻蚀堆叠层的顶层复合层，以形成中央区域，所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层，在所述中央区域上形成阻挡层，所述阻挡层用于保护中央区域不被刻蚀，通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2n层所述复合层，n为正整数，进行n次以下步骤：在每一层台阶的侧壁上形成侧墙，以所述侧墙为掩蔽，刻蚀去除当前待刻蚀台阶的上半部分堆叠层，并去除所述侧墙。该方法中，采用在台阶侧壁形成侧墙的方法，使台阶在一定程度上呈倍数增长，提高了3D NAND中台阶的形成速度，有利于提高生产效率。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种3D NAND中台阶的形成方法。
背景技术
NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。而3D NAND(三维NAND)是一种新型的闪存类型，能够在二维NAND闪存的基础上，进一步提高了存储容量，降低存储成本。
图1为3D NAND的半导体器件的结构示意图，包括多层的存储阵列36、位于存储阵列36下方的底层选择栅LS(Lower SG)、位于存储阵列36上方的顶层选择栅US(Upper SG)、位于顶层选择栅US上面的字线BL(Bit Line)、以及从存储阵列36每一层延伸出来的控制栅CG(Control Gate)。对于每一层的存储器来说，由这一层的控制栅CG延伸出来，通过错位排布的接触插塞连接到控制电压信号输入线29。
每一层的存储器的控制栅26延伸出存储阵列，由金属插塞267连接至电压信号输入线29(参照图1)，所述电压信号输入线29作为位线。控制栅CG层按照台阶状依次往上叠，金属插塞267沿着台阶依次向上错开排列，以连接到不同的位线(电压信号输入线29)上。在这样的结构中，控制栅的层数和存储容量呈正比，即台阶的级数和存储容量呈正比。
现有技术中对台阶的刻蚀方法为逐层刻蚀，如图2所示，在衬底100上，氮化硅层1101及其上的氧化硅层1102形成一层复合层，多个复合层堆叠形成堆叠层110，在堆叠层上旋涂光阻120，以图形化的光阻为掩蔽，对堆叠层进行刻蚀，每次的刻蚀厚度为一层复合层，经过多次对光阻的修剪和对堆叠层的刻蚀，形成台阶。
随着人们对于存储容量的追求，需要制作更大容量的存储器，也就需要制作更多层的控制栅，如8层、32层、64层等，因此需要进一步提高控制栅台阶形成的速度，在节约制作成本的前提下，获得更多的控制栅，从而获得更大的存储容量。
发明内容
本发明提供了一种3D NAND中台阶的形成方法，提高3D NAND中台阶的形成速度，提高生产效率。
本发明提供了一种3D NAND中台阶的形成方法，包括：
刻蚀堆叠层的顶层复合层，以形成中央区域；所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层；
在所述中央区域上形成阻挡层；所述阻挡层用于保护中央区域不被刻蚀；
通过多次刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2n层所述复合层，n为正整数；
进行n次以下步骤：
在每一层台阶的侧壁上形成侧墙，以所述侧墙为掩蔽，刻蚀去除当前待刻蚀台阶中上半部分的堆叠层，并去除所述侧墙。
可选地，在每一层台阶的侧壁上形成侧墙，包括：沉积侧墙材料；进行干法刻蚀，以在每一层台阶的侧壁上形成侧墙。
可选地，所述侧墙材料为多晶硅。
可选地，所述阶梯结构中每个阶梯面的宽度相等，所述侧墙占据阶梯面宽度的一半。
可选地，所述刻蚀堆叠层的顶层复合层，以形成中央区域，包括：在顶层复合层上形成修剪的第一光阻；以所述第一光阻为掩蔽，刻蚀顶层复合层，以形成中央区域；去除所述第一光阻。
可选地，所述图案化的第一光阻，是根据预设的中央区域宽度确定的。
可选地，所述阻挡层由对堆叠层和侧墙材料具有高选择比的材料形成。
可选地，所述阻挡层由多层所述复合层形成。
可选地，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，包括：旋涂第二光阻；通过多次所述第二光阻的修剪以及所述堆叠层的刻蚀工艺，形成从底层复合层至顶层复合层的台阶结构，每次刻蚀工艺中刻蚀的厚度为2n层所述复合层；去除所述第二光阻。
可选地，在形成中央区域后，除第一层复合层之外，剩余的复合层层数为2n+1层时，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，包括：在第一层复合层的侧壁上形成侧墙；以所述侧墙为掩蔽，刻蚀去除第一层复合层之外的上半部分堆叠层的，并去除所述侧墙。
可选地，所述在第一层复合层的侧壁上形成侧墙，包括：沉积侧墙材料；进行干法刻蚀，以在第一层复合层的侧壁上形成所述侧墙。
本发明实施例提供的3D NAND中台阶的形成方法，刻蚀堆叠层的顶层复合层，以形成中央区域，所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层，在所述中央区域上形成阻挡层，所述阻挡层用于保护中央区域不被刻蚀，通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2n层所述复合层，n为正整数，进行n次以下步骤：在每一层台阶的侧壁上形成侧墙，以所述侧墙为掩蔽，刻蚀去除当前待刻蚀台阶中的上半部分堆叠层，并去除所述侧墙。该方法中，采用在台阶侧壁形成侧墙的方法，使台阶在一定程度上呈倍数增长，提高了3D NAND中台阶的形成速度，有利于提高生产效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为3D NAND台阶的结构示意图；
图2为现有技术中的3D NAND台阶的形成方法示意图；
图3为根据本发明形成3D NAND中台阶的实施例的流程图；
图4为根据本发明形成3D NAND中台阶的另一实施例的流程图；
图5为根据本发明形成3D NAND中台阶的另一实施例示意图；
图6为根据本发明形成3D NAND中台阶的又一实施例的流程图；
图7为根据本发明形成3D NAND中台阶的又一实施例示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
现有技术中，对于台阶的蚀刻步骤如图2所示。由此可知，上述方法每刻蚀一次，在原有的基础上增加一级台阶，并且都要经过沉积光阻、图案化光阻和刻蚀堆叠层的步骤，在实际应用中，过程繁琐，效率低下。
本申请提出的方法能够提高刻蚀效率，减少台阶形成时间，下面结合附图3对本申请的3D NAND中台阶的形成方法进行具体描述。台阶的形成方法包括：
S01，刻蚀所述堆叠层的顶层复合层，以形成中央区域；所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层。
衬底在半导体领域，可以理解为一种用于在其上形成晶体管或其他半导体器件的基底。在本发明实施例中，衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底为硅衬底。
该步骤中，由氮化硅层和氧化硅层交替层叠来形成堆叠层，所述堆叠层由多个复合层堆叠而成，一个复合层包括一层氮化硅层及其上的一层氧化硅层，根据垂直方向所需形成的存储单元的个数来确定复合层的层数，复合层的层数例如可以为8层、32层、64层等，复合层的层数越多，越能提高集成度。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层。
所述刻蚀所述堆叠层的顶层复合层，以形成中央区域，可具体为：在顶层复合层上形成图案化的第一光阻；以所述第一光阻为掩蔽，刻蚀顶层复合层，以形成中央区域；去除所述第一光阻。
所述图案化的第一光阻，是根据预设的中央区域宽度确定的。所述中央区域，在后续的堆叠层刻蚀过程中作为基线，以顶层复合层为水平宽度最窄的复合层，台阶刻蚀完成后，复合层的水平宽度从上至下逐渐增加。
所述形成图案化的第一光阻可具体为：在堆叠层上旋涂光阻，以一定形状的掩膜板作为掩蔽对光阻进行曝光，光阻中曝光的部分能溶于光阻显影液，而未曝光的那部分不溶于光阻显影液，因此通过光阻显影液的处理，形成和掩膜板一样的图案。其中，第一光阻可以是正向光阻材料，也可以是反向光阻材料，第一光阻的选取不影响本申请的实现。
在本申请实施例中，所述旋涂光阻可具体为：将光阻滴到层叠材料表面的中心，然后使硅基片旋转，利用离心力把多余的光阻甩出去，只剩下需要厚度的光阻。不同的光阻对应不同的黏度，光阻的厚度由其黏度和转速决定。
所述刻蚀顶层复合层可以是干法刻蚀，例如RIE(反应离子刻蚀)的方法，也可以是湿法刻蚀。刻蚀厚度为一层复合层，刻蚀厚度根据刻蚀速率计算得到，刻蚀的位置及宽度根据中央区域的预设值而定。
第一光阻的去除方法可以是再次曝光，使其溶于显影液，也可以是其他去除方法，不影响本申请实施例的实现。
S02，在所述中央区域形成阻挡层；所述阻挡层用于保护中央区域不被刻蚀。
所述在中央区域形成阻挡层可以是沉积阻挡层，通过修剪形成中央区域上的阻挡层，也可以是其他形成方法。
所述阻挡层用于保护中央区域在之后的刻蚀堆叠层、修剪侧墙和去除侧墙过程中不被刻蚀，可以是由对堆叠层和侧墙材料具有高选择比的材料形成，也可以由多层所述复合层形成，复合层的层数由之后刻蚀的堆叠层总层数决定。
S03，通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2n层所述复合层，n为正整数。
所述刻蚀可具体为：旋涂第二光阻；通过多次第二光阻的修剪以及堆叠层的刻蚀工艺，形成从底层复合层至顶层复合层的台阶结构，每次刻蚀工艺中刻蚀的厚度为2n层复合层；去除所述第二光阻。
所述旋涂第二光阻和所述旋涂第一光阻的过程类似，在此不再赘述。
对于除顶层复合层外，剩余复合层层数为m*2n(m为正整数)层的情况，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，可具体为：进行m-1次第二光阻的修剪以及堆叠层的刻蚀工艺，每次刻蚀的台阶厚度为2n，形成从底层复合层至顶层复合层共m个厚度为2n的台阶。
当m＝2时，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，还可以具体为：在第一层复合层的侧壁上形成侧墙；以所述侧墙为掩蔽，刻蚀去除第一层复合层之外的堆叠层的上半部分，并去除所述侧墙。所述在第一层复合层的侧壁上形成侧墙，包括：沉积侧墙材料；进行干法刻蚀，以在第一层复合层的侧壁上形成所述侧墙。所述第二光阻的修剪可以是，以一定形状的掩膜板作为遮挡进行曝光，通过光阻显影液的处理，光阻形成和掩膜板一样或相反的图案。所述堆叠层的刻蚀工艺可以是干法刻蚀，也可以是湿法刻蚀。
第一光阻的去除方法可以是再次曝光，使其溶于显影液，也可以是其他去除方法，不影响本申请实施例的实现。
进行n次步骤S04。
S04，在每一层台阶的侧壁上形成侧墙，以所述侧墙为掩蔽，刻蚀去除当前待刻蚀台阶的上半部分堆叠层，并去除所述侧墙。
所述在每一层台阶的侧壁上形成侧墙可具体为：沉积侧墙材料，进行干法刻蚀，以在每一层台阶的侧壁上形成侧墙。
所述侧墙材料和堆叠层材料具有高选择比，可以是多晶硅薄膜。在本申请其他实施例中，侧墙材料也可以是其他硬掩膜材料。
所述沉积侧墙材料可以是气相沉积侧墙材料形成薄膜。在沉积的过程中，由于侧墙材料覆盖在台阶表面上，台阶的高度差导致沉积后的薄膜在不同位置厚度不同，在台阶内侧沉积的侧墙材料较多，因此侧墙材料的外在形状也是台阶。在本申请其他实施例中，沉积的方式根据侧墙材料的不同也可以有对应不同的选择，在此不做限定。
所述侧墙的形成，干法刻蚀中的等离子体自上往下轰击是，侧墙材料被刻蚀的高度基本相同，因为台阶内侧具有更多的侧墙材料，侧墙材料和堆叠层材料具有高的选择比，因此在干法刻蚀之后，堆叠层材料的形状不会受到影响，而在堆叠层台阶的内侧会有侧墙材料的残留，形成侧墙。
在本申请其他实施例中，也可以根据掩膜的材料特性选取其他修剪方式，其并不影响本申请的实现。
在本申请实施例中，所述阶梯结构中每个阶梯面的宽度可以是相等的，则所述侧墙材料的沉积厚度为阶梯面的一半，即对侧墙材料进行干法刻蚀之后，所述侧墙占据阶梯面宽度的一半，所以形成的台阶都是相同宽度和高度的。在本申请其他实施方式中，对台阶的宽度要求不高时，每个阶梯面的宽度可以不相等，因此侧墙的厚度也可以为其他尺寸，并不影响本申请实施例的实现。所述刻蚀去除当前待刻蚀台阶中的上半部分堆叠层，具体为：利用干法刻蚀或湿法刻蚀，去除当前待刻蚀台阶中未被侧墙覆盖的堆叠层，刻蚀厚度为当前待刻蚀台阶高度的一半，以使台阶的数量变为原来的两倍。
所述去除侧墙的方式与修剪侧墙材料的方式相同，在此不做赘述。
在本申请实施例中，对于堆叠层的刻蚀厚度为多层，通过进行侧墙材料的沉积、修剪以及堆叠材料的刻蚀，实现台阶数量上的翻倍，减少掩膜层的沉积、刻蚀次数和去除掩膜层的工序，提高3D NAND中台阶的形成速度，提高生产效率。
为了更好地理解本发明的技术方案和技术效果，以m＝3，n＝2为例，进行本申请另一实施例的介绍，如图4示出了本申请另一实施例的流程图，附图5体现的是本申请另一实施例中执行了相应的步骤之后，台阶的形成状况。台阶的形成方法包括：
S11，刻蚀所述堆叠层的顶层复合层，以形成中央区域；所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层。
在该具体的实施例中，所述衬底100为体硅衬底。除中央区域外，所述堆叠层的层数为6层。
所述刻蚀所述堆叠层的顶层复合层，以形成中央区域的具体过程与S01相似，在此不再赘述，如图5(1)，堆叠层110上形成第一光阻层120，以所述第一光阻120为掩蔽刻蚀堆叠层110，形成中央区域如图5(2)所示。
S12，在所述中央区域上形成阻挡层。
所述在中央区域形成阻挡层可以是沉积阻挡层，通过修剪形成中央区域上的阻挡层，也可以是其他形成方法，形成的阻挡层220如图5(3)所示。
所述阻挡层220用于保护中央区域在之后的刻蚀堆叠层、修剪侧墙和去除侧墙过程中不被刻蚀，可以是由对堆叠层和侧墙材料具有高选择比的材料形成，也可以由多层所述复合层形成，复合层的层数由之后刻蚀的堆叠层总层数决定。
S13，通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2层所述复合层。
所述多次刻蚀可具体为：旋涂第二光阻230，如图5(4)，修剪所述光阻，以修剪后的光阻为掩蔽，刻蚀堆叠层形成如图5(5)的台阶，所述刻蚀厚度为2层复合层；再次修剪所述光阻，以所述修剪后的光阻为掩蔽刻蚀堆叠层形成如图5(6)所示的台阶，去除所述第二光阻。
所述第二光阻的修剪同步骤S02中的修剪方式相同，在此不再赘述。
第一光阻的去除方法可以是再次曝光，使其溶于显影液，也可以是其他去除方法，不影响本申请实施例的实现。
S14，在每一层台阶的侧壁上形成侧墙。
该步骤可具体为：沉积侧墙材料，进行干法刻蚀，以在每一层台阶的侧壁上形成侧墙。
所述侧墙材料和堆叠层材料具有高选择比，可以是多晶硅薄膜。在本申请其他实施例中，侧墙材料也可以是其他硬掩膜材料。
所述沉积侧墙材料可以是气相沉积侧墙材料形成薄膜240。在沉积的过程中，由于侧墙材料覆盖在台阶表面上，台阶的高度差导致沉积后的薄膜在不同位置厚度不同，在台阶内侧沉积的侧墙材料较多，因此侧墙材料的外在形状也是台阶。在本申请其他实施例中，沉积的方式根据侧墙材料的不同也可以有对应不同的选择，在此不做限定。沉积的侧墙材料240如图5(7)所示。
所述侧墙250的形成，干法刻蚀中的等离子体自上往下轰击，侧墙材料240被刻蚀的高度基本相同，因为台阶内侧具有更多的侧墙材料，侧墙材料和堆叠层材料具有高的选择比，因此在干法刻蚀之后，堆叠层材料的形状不会受到影响，而在堆叠层台阶的内侧会有侧墙材料的残留，形成侧墙250，如图5(8)。
在本申请其他实施例中，也可以根据掩膜的材料特性选取其他修剪方式，其并不影响本申请的实现。
在本申请实施例中，所述阶梯结构中每个阶梯面的宽度可以是相等的，则所述侧墙材料的沉积厚度为阶梯面的一半，即对侧墙材料进行干法刻蚀之后，所述侧墙材料的水平厚度为阶梯面宽度的一半，所以形成的台阶都是相同宽度和高度的。
S15，以所述侧墙为掩蔽，刻蚀去除台阶中的上层复合层，并去除所述侧墙。
所述刻蚀去除台阶中的上层堆叠层，具体为：利用干法刻蚀或湿法刻蚀，去除原有的一级台阶中未被侧墙覆盖的堆叠层，刻蚀厚度为1层所述复合层，台阶的数量变为6个，如图5(9)。
所述去除侧墙的方式与修剪侧墙材料的方式相同，在此不做赘述。
形成全部台阶如图5(10)所示。
下面针对m＝2，n＝2的情况，进行本申请又一实施例的介绍，如图6示出了本申请又一实施例的流程图，附图7体现的是本申请又一实施例中执行了相应的步骤之后，台阶的形成状况。台阶的形成方法包括：
S21，刻蚀所述堆叠层的顶层复合层，以形成中央区域；所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层；
在该具体的实施例中，所述衬底100为体硅衬底。除中央区域外，所述堆叠层的层数为8层。
所述刻蚀所述堆叠层的顶层复合层，以形成中央区域的具体过程与步骤与S01相似，在此不再赘述，形成如图7(1)中的第一光阻层320，形成的中央区域如图7(2)所示。
S22，在所述中央区域上形成阻挡层。
所述在中央区域形成阻挡层330可以是沉积阻挡层，通过修剪形成中央区域上的阻挡层，也可以是其他形成方法。形成的阻挡层330如图7(3)所示。
所述阻挡层用于保护中央区域在之后的刻蚀堆叠层、修剪侧墙和去除侧墙过程中不被刻蚀，可以是由对堆叠层和侧墙材料具有高选择比的材料形成，也可以由多层所述复合层形成，复合层的层数由之后刻蚀的堆叠层总层数决定。
S23，通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括4层所述复合层。
所述通过刻蚀形成从底层复合层至顶层复合层的台阶结构可具体为：在第一层复合层的侧壁上形成侧墙；以所述侧墙为掩蔽，刻蚀去除第一层复合层之外的堆叠层的上半部分，并去除所述侧墙。
所述在第一层复合层的侧壁上形成侧墙，包括：沉积侧墙材料340；进行干法刻蚀，以在第一层复合层的侧壁上形成所述侧墙350。如图7(4)和7(5)所示。
所述以所述侧墙350为掩蔽，刻蚀去除第一层复合层之外的堆叠层的上半部分可以是通过干法刻蚀所示堆叠层的上半部分，也可以是通过湿法刻蚀所述堆叠层的上半部分，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构的厚度为4层复合层，如图7(6)所示。
所述去除侧墙的方式可以是干法刻蚀。
S24，在每一层台阶的侧壁上形成侧墙。
该步骤可具体为：沉积侧墙材料360，进行干法刻蚀，以在每一层台阶的侧壁上形成侧墙370。
所述侧墙材料和堆叠层材料具有高选择比，可以是多晶硅薄膜。在本申请其他实施例中，侧墙材料也可以是其他硬掩膜材料。
所述沉积侧墙材料可以是气相沉积侧墙材料形成薄膜。在沉积的过程中，由于侧墙材料覆盖在台阶表面上，台阶的高度差导致沉积后的薄膜在不同位置厚度不同，在台阶内侧沉积的侧墙材料较多，因此侧墙材料的外在形状也是台阶，如图7(7)所示。在本申请其他实施例中，沉积的方式根据侧墙材料的不同也可以有对应不同的选择，在此不做限定。
所述侧墙的形成，干法刻蚀中的等离子体自上往下轰击是，侧墙材料被刻蚀的高度基本相同，因为台阶内侧具有更多的侧墙材料，侧墙材料和堆叠层材料具有高的选择比，因此在干法刻蚀之后，堆叠层材料的形状不会受到影响，而在堆叠层台阶的内侧会有侧墙材料的残留，形成侧墙370，如图7(8)所示。
在本申请其他实施例中，也可以根据掩膜的材料特性选取其他修剪方式，其并不影响本申请的实现。
在本申请实施例中，所述阶梯结构中每个阶梯面的宽度可以是相等的，则所述侧墙材料的沉积厚度为阶梯面的一半，即对侧墙材料进行干法刻蚀之后，所述侧墙材料的水平厚度为阶梯面宽度的一半，所以形成的台阶都是相同宽度和高度的。
S25，以所述侧墙370为掩蔽，刻蚀去除台阶中2层的上层堆叠层，并去除所述侧墙。
所述刻蚀去除台阶中2层的上层堆叠层，具体为：利用干法刻蚀或湿法刻蚀，去除原有的一级台阶中未被侧墙覆盖的堆叠层，刻蚀厚度为2层，台阶的数量变为4个，如图7(9)所示。
所述去除侧墙的方式与修剪侧墙材料的方式相同，在此不做赘述。
S26，在每一层台阶的侧壁上形成侧墙380。
该步骤可具体为：沉积侧墙材料，进行干法刻蚀，以在每一层台阶的侧壁上形成侧墙。
步骤S26中的具体方式和步骤S24中类似，在此不再赘述。
S27，以所述侧墙为掩蔽，刻蚀去除台阶中1层的上层堆叠层，并去除所述侧墙。
所述刻蚀去除台阶中1层的上层堆叠层，具体为：利用干法刻蚀或湿法刻蚀，去除原有的一级台阶中未被侧墙覆盖的堆叠层，刻蚀厚度为1层，台阶的数量变为8个，如图7(10)所示。
所述去除侧墙的方式与修剪侧墙材料的方式相同，在此不做赘述。
在本申请实施例中，对于堆叠层的刻蚀厚度为2n层，即可以是2层、4层、8层等，通过连续多次进行侧墙材料的沉积、修剪以及堆叠材料的刻蚀，实现台阶数量上的翻倍，减少掩膜层的沉积、刻蚀次数和去除掩膜层的工序，提高3D NAND中台阶的形成速度，提高生产效率。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的模块或单元可以是或者也可以不是物理上分开的，作为模块或单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
Claims (11)
1.一种3D NAND中台阶的形成方法，其特征在于，包括：
刻蚀堆叠层的顶层复合层，以形成中央区域；所述堆叠层形成在衬底上，所述堆叠层由多个复合层堆叠而成，每个复合层包括氮化硅层及其上的氧化硅层；
在所述中央区域上形成阻挡层；所述阻挡层用于保护中央区域不被刻蚀；
通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，所述台阶结构中的每一层台阶包括2n层所述复合层，n为正整数；
进行n次以下步骤：
在每一层台阶的侧壁上形成侧墙，以所述侧墙为掩蔽，刻蚀去除当前待刻蚀台阶的上半部分堆叠层，并去除所述侧墙。
2.根据权利要求1所述的形成方法，所述在每一层台阶的侧壁上形成侧墙，包括：
沉积侧墙材料；
进行干法刻蚀，以在每一层台阶的侧壁上形成所述侧墙。
3.根据权利要求2所述的形成方法，其特征在于，所述侧墙材料为多晶硅。
4.根据权利要求2或3所述的形成方法，其特征在于，所述阶梯结构中每个阶梯面的宽度相等，所述侧墙占据阶梯面宽度的一半。
5.根据权利要求1所述的形成方法，其特征在于，所述刻蚀所述堆叠层的顶层复合层，以形成中央区域，包括：
在顶层复合层上形成图案化的第一光阻；
以所述第一光阻为掩蔽，刻蚀顶层复合层，以形成中央区域；
去除所述第一光阻。
6.根据权利要求5所述的形成方法，其特征在于，所述图案化的第一光阻，是根据预设的中央区域宽度确定的。
7.根据权利要求1所述的形成方法，其特征在于，所述阻挡层由对堆叠层和侧墙材料具有高选择比的材料形成。
8.根据权利要求1所述的形成方法，其特征在于，所述阻挡层由多层所述复合层形成。
9.根据权利要求1所述的形成方法，其特征在于，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，包括：
旋涂第二光阻；
通过所述第二光阻的修剪以及所述堆叠层的刻蚀工艺，形成从底层复合层至中央区域的台阶结构，每次刻蚀工艺中刻蚀的厚度为2n层所述复合层；
去除所述第二光阻。
10.根据权利要求1所述的形成方法，其特征在于，在形成中央区域后，除第一层复合层之外，剩余的复合层层数为2n+1层时，所述通过刻蚀，形成从底层复合层至顶层复合层的台阶结构，包括：
在第一层复合层的侧壁上形成侧墙；
以所述侧墙为掩蔽，刻蚀去除第一层复合层之外的上半部分堆叠层，并去除所述侧墙。
11.根据权利要求10所述的形成方法，其特征在于，所述在第一层复合层的侧壁上形成侧墙，包括：
沉积侧墙材料；
进行干法刻蚀，以在第一层复合层的侧壁上形成所述侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775215.4A CN107591406B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand中台阶的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775215.4A CN107591406B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand中台阶的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107591406A true CN107591406A (zh) | 2018-01-16 |
| CN107591406B CN107591406B (zh) | 2018-12-18 |
Family
ID=61051645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775215.4A Active CN107591406B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand中台阶的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107591406B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107742605A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 一种防止台阶接触孔刻蚀穿通的方法及结构 |
| TWI668804B (zh) * | 2018-04-18 | 2019-08-11 | 大陸商長江存儲科技有限責任公司 | 用於形成三維記憶體設備的階梯結構的方法 |
| CN110223983A (zh) * | 2019-05-08 | 2019-09-10 | 长江存储科技有限责任公司 | 台阶结构的制作方法 |
| CN110707089A (zh) * | 2019-09-06 | 2020-01-17 | 长江存储科技有限责任公司 | 半导体器件的制备方法 |
| CN111162081A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种台阶区形成方法和一种半导体器件的制造方法 |
| CN112151443A (zh) * | 2020-09-25 | 2020-12-29 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
| CN112201662A (zh) * | 2020-09-24 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种nada阶梯结构的形成方法 |
| CN112673472A (zh) * | 2020-12-04 | 2021-04-16 | 长江存储科技有限责任公司 | 半导体器件制作 |
| WO2021127980A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110015338A (ko) * | 2009-08-07 | 2011-02-15 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
| US20120003831A1 (en) * | 2010-07-05 | 2012-01-05 | Daehyuk Kang | Methods of Forming Nonvolatile Memory Devices Using Nonselective and Selective Etching Techniques to Define Vertically Stacked Word Lines |
| CN102468283A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 存储器件及其制造方法、存储系统和多层器件 |
| US20120171861A1 (en) * | 2011-01-03 | 2012-07-05 | Sang-Yong Park | Methods of fabricating three-dimensional semiconductor device |
| US20140141610A1 (en) * | 2008-06-11 | 2014-05-22 | Beom-jun Jin | Non-volatile memory devices including vertical nand strings and methods of forming the same |
| CN104576597A (zh) * | 2013-10-29 | 2015-04-29 | 旺宏电子股份有限公司 | 一种接触窗结构及其形成方法 |
| US20160056165A1 (en) * | 2014-08-25 | 2016-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20160093513A1 (en) * | 2014-09-26 | 2016-03-31 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device structure and manufacturing methods |
| CN106992179A (zh) * | 2016-01-21 | 2017-07-28 | 株式会社东芝 | 半导体装置及其制造方法 |
-
2017
- 2017-08-31 CN CN201710775215.4A patent/CN107591406B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140141610A1 (en) * | 2008-06-11 | 2014-05-22 | Beom-jun Jin | Non-volatile memory devices including vertical nand strings and methods of forming the same |
| KR20110015338A (ko) * | 2009-08-07 | 2011-02-15 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
| US20120003831A1 (en) * | 2010-07-05 | 2012-01-05 | Daehyuk Kang | Methods of Forming Nonvolatile Memory Devices Using Nonselective and Selective Etching Techniques to Define Vertically Stacked Word Lines |
| CN102468283A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 存储器件及其制造方法、存储系统和多层器件 |
| US20120171861A1 (en) * | 2011-01-03 | 2012-07-05 | Sang-Yong Park | Methods of fabricating three-dimensional semiconductor device |
| CN104576597A (zh) * | 2013-10-29 | 2015-04-29 | 旺宏电子股份有限公司 | 一种接触窗结构及其形成方法 |
| US20160056165A1 (en) * | 2014-08-25 | 2016-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20160093513A1 (en) * | 2014-09-26 | 2016-03-31 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device structure and manufacturing methods |
| CN105514018A (zh) * | 2014-09-26 | 2016-04-20 | 中芯国际集成电路制造(北京)有限公司 | 制造半导体装置的方法 |
| CN106992179A (zh) * | 2016-01-21 | 2017-07-28 | 株式会社东芝 | 半导体装置及其制造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107742605A (zh) * | 2017-11-23 | 2018-02-27 | 长江存储科技有限责任公司 | 一种防止台阶接触孔刻蚀穿通的方法及结构 |
| US10930662B2 (en) | 2018-04-18 | 2021-02-23 | Yangtze Memory Technologies Co., Ltd. | Method for forming staircase structure of three-dimensional memory device |
| TWI668804B (zh) * | 2018-04-18 | 2019-08-11 | 大陸商長江存儲科技有限責任公司 | 用於形成三維記憶體設備的階梯結構的方法 |
| US10529732B2 (en) | 2018-04-18 | 2020-01-07 | Yangtze Memory Technologies Co., Ltd. | Method for forming staircase structure of three-dimensional memory device |
| CN110223983A (zh) * | 2019-05-08 | 2019-09-10 | 长江存储科技有限责任公司 | 台阶结构的制作方法 |
| CN110707089A (zh) * | 2019-09-06 | 2020-01-17 | 长江存储科技有限责任公司 | 半导体器件的制备方法 |
| CN110707089B (zh) * | 2019-09-06 | 2022-11-18 | 长江存储科技有限责任公司 | 半导体器件的制备方法 |
| WO2021127980A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
| US11587945B2 (en) | 2019-12-24 | 2023-02-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional NAND memory device with reduced RC delay |
| CN111162081A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种台阶区形成方法和一种半导体器件的制造方法 |
| CN111162081B (zh) * | 2020-01-02 | 2022-04-26 | 长江存储科技有限责任公司 | 一种台阶区形成方法和一种半导体器件的制造方法 |
| CN112201662A (zh) * | 2020-09-24 | 2021-01-08 | 上海华力集成电路制造有限公司 | 一种nada阶梯结构的形成方法 |
| CN112201662B (zh) * | 2020-09-24 | 2024-03-12 | 上海华力集成电路制造有限公司 | 一种nand阶梯结构的形成方法 |
| CN112151443A (zh) * | 2020-09-25 | 2020-12-29 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
| CN112673472A (zh) * | 2020-12-04 | 2021-04-16 | 长江存储科技有限责任公司 | 半导体器件制作 |
| WO2022116149A1 (en) * | 2020-12-04 | 2022-06-09 | Yangtze Memory Technologies Co., Ltd. | Semiconductor device fabrication |
| CN112673472B (zh) * | 2020-12-04 | 2022-07-15 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107591406B (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107591406B (zh) | 一种3d nand中台阶的形成方法 | |
| CN113611706B (zh) | 在三维存储器件中的阶梯结构及用于形成其的方法 | |
| CN110767655B (zh) | 三维存储器的制作方法 | |
| JP5263547B2 (ja) | ピッチを２倍以上にマルチプリケーションするための単一スペーサープロセスと、関連する中間ｉｃ構造 | |
| CN109314114B (zh) | 用于三维存储器件双侧布线的阶梯结构 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| CN109155318B (zh) | 多分割3d nand存储器件 | |
| CN109155317A (zh) | 三维存储器件中的阶梯形成 | |
| CN111566813B (zh) | 在三维存储器件中的阶梯结构及用于形成其的方法 | |
| CN109690774B (zh) | 用于三维存储器的阶梯结构和接触结构 | |
| CN109496354B (zh) | 形成三维存储器设备的多分区阶梯结构的方法 | |
| US20230102588A1 (en) | Staircase formation in three-dimensional memory device | |
| KR20220000807A (ko) | 메모리 어레이 구조물의 에어 갭 | |
| CN110034124A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109314112B (zh) | 形成用于三维存储器件双侧布线的阶梯结构的方法 | |
| US11084032B2 (en) | Method to create multilayer microfluidic chips using spin-on carbon as gap fill and spin-on glass tone inversion | |
| CN112106198A (zh) | 存储器器件及其制造方法 | |
| CN114586153A (zh) | 在三维存储器件中的阶梯结构及用于形成其的方法 | |
| KR20220079599A (ko) | 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법 | |
| JP2013065772A (ja) | 半導体装置の製造方法 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN108091562A (zh) | Sonos存储器的ono刻蚀方法 | |
| CN110176458A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN109728099A (zh) | 一种闪存器件及其制造方法 | |
| CN111357109B (zh) | 三维存储器件的多分区阶梯结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |